JP2844958B2 - 薄膜ｅｌ発光装置の駆動方法 - Google Patents
薄膜ｅｌ発光装置の駆動方法Info
- Publication number
- JP2844958B2 JP2844958B2 JP3124543A JP12454391A JP2844958B2 JP 2844958 B2 JP2844958 B2 JP 2844958B2 JP 3124543 A JP3124543 A JP 3124543A JP 12454391 A JP12454391 A JP 12454391A JP 2844958 B2 JP2844958 B2 JP 2844958B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light emitting
- emitting device
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブＥＬ発光装置
の駆動方法に関し、特にアクティブＥＬ発光装置を駆動
する電源電圧と駆動信号とを同期して駆動する方法に関
する。
の駆動方法に関し、特にアクティブＥＬ発光装置を駆動
する電源電圧と駆動信号とを同期して駆動する方法に関
する。
【０００２】
【従来の技術】ＥＬ発光装置は１個以上のエレクトロル
ミネッセンス素子（以下、ＥＬ素子と言う）を一定の順
序で電気的に刺激し、所望の光学信号を発生させる発光
装置である。ＥＬ素子は高い精度で一枚のガラス基板等
の上に集積化できるので、多数の素子を面状に配列した
ものは文字表示パネルとして利用され、又一次元的に配
列して電子式印字装置のイメージバー等の露光系として
利用できる。これらの発光装置は薄型軽量に製造できて
空間利用率が高いこと、又可搬型装置への組み込みが容
易であること、にじみのない見易い表示が得られること
などの多くの利点を有するため、近年非常に研究が進め
られている（”A 6"×6" in 240 lpi electroluminesce
nt display panel", F.C. Luo, et al., IEEE TRANSACT
IONS ON ELECTRON DEVICES, VOL. ED-22 (1975) 739)。
ミネッセンス素子（以下、ＥＬ素子と言う）を一定の順
序で電気的に刺激し、所望の光学信号を発生させる発光
装置である。ＥＬ素子は高い精度で一枚のガラス基板等
の上に集積化できるので、多数の素子を面状に配列した
ものは文字表示パネルとして利用され、又一次元的に配
列して電子式印字装置のイメージバー等の露光系として
利用できる。これらの発光装置は薄型軽量に製造できて
空間利用率が高いこと、又可搬型装置への組み込みが容
易であること、にじみのない見易い表示が得られること
などの多くの利点を有するため、近年非常に研究が進め
られている（”A 6"×6" in 240 lpi electroluminesce
nt display panel", F.C. Luo, et al., IEEE TRANSACT
IONS ON ELECTRON DEVICES, VOL. ED-22 (1975) 739)。
【０００３】ＥＬ発光装置のうちでもアクティブＥＬ発
光装置は各発光素子を駆動する電源およびスイッチング
素子等、制御上必要な一切の基本回路素子を各ＥＬ素子
毎に有するようにしたもので、通常薄膜技術を用いてガ
ラス基板等の上に集積されている。代表的な基本回路
（以下、これを１ビットＥＬ回路又は単に１ビット回路
という）は図１に示す構成を有する。ここにＥＬ素子Ｃ
ELは駆動電源Ｖａが接続されており、スイッチング素子
ＱD のオン／オフによって駆動され、又は駆動停止され
る。スイッチング素子ＱD は薄膜トランジスタ（以下、
ＴＦＴという）で構成される。ＴＦＴＱD はそのゲート
電圧ＶGDがしきい値電圧を超えるとドレインおよびソー
ス間が導通し（オン状態）、しきい値以下に下がると不
導通（オフ状態）となる。ゲート電圧ＶGDはこれに接続
されたデータ保持用コンデンサＣｓの充電電圧に等し
い。従ってコンデンサＣｓの充電を別のＴＦＴスイッチ
ング素子Ｑｗにより制御することにより、ＥＬ素子ＣEL
の発光を制御できる。すなわち、スイッチング素子ＱD
のゲートに接続された信号線に高電位の信号が現われた
ときにスイッチング素子Ｑｗを導通させれば素子ＱDが
オン状態となり、低電位の信号が現われたときに素子Ｑ
ｗを導通すれば素子ＱD がオフ状態となる。このような
１ビットＥＬ回路を高密度に集積されたＥＬ発光装置
（図７）は、適当な制御装置により電気的に走査するこ
とにより、すなわち各１ビット回路に上記データ信号と
ストローブ信号（以下、制御信号という）を順次に与え
ることにより、所望の発光状態を実現するようにされて
いる（図６）。
光装置は各発光素子を駆動する電源およびスイッチング
素子等、制御上必要な一切の基本回路素子を各ＥＬ素子
毎に有するようにしたもので、通常薄膜技術を用いてガ
ラス基板等の上に集積されている。代表的な基本回路
（以下、これを１ビットＥＬ回路又は単に１ビット回路
という）は図１に示す構成を有する。ここにＥＬ素子Ｃ
ELは駆動電源Ｖａが接続されており、スイッチング素子
ＱD のオン／オフによって駆動され、又は駆動停止され
る。スイッチング素子ＱD は薄膜トランジスタ（以下、
ＴＦＴという）で構成される。ＴＦＴＱD はそのゲート
電圧ＶGDがしきい値電圧を超えるとドレインおよびソー
ス間が導通し（オン状態）、しきい値以下に下がると不
導通（オフ状態）となる。ゲート電圧ＶGDはこれに接続
されたデータ保持用コンデンサＣｓの充電電圧に等し
い。従ってコンデンサＣｓの充電を別のＴＦＴスイッチ
ング素子Ｑｗにより制御することにより、ＥＬ素子ＣEL
の発光を制御できる。すなわち、スイッチング素子ＱD
のゲートに接続された信号線に高電位の信号が現われた
ときにスイッチング素子Ｑｗを導通させれば素子ＱDが
オン状態となり、低電位の信号が現われたときに素子Ｑ
ｗを導通すれば素子ＱD がオフ状態となる。このような
１ビットＥＬ回路を高密度に集積されたＥＬ発光装置
（図７）は、適当な制御装置により電気的に走査するこ
とにより、すなわち各１ビット回路に上記データ信号と
ストローブ信号（以下、制御信号という）を順次に与え
ることにより、所望の発光状態を実現するようにされて
いる（図６）。
【０００４】ところでこのような発光装置は近年益々そ
の高速化と共に発光素子の高密度化に向けて改良が進め
られている。発光素子の高密度化は表示装置あるいはイ
メージバーとしての画質を高める必須の条件であるが、
これは当然に上記の基本回路の高密度化を来たす。しか
し基本回路を高密度に集積するとＴＦＴも非常に小さく
なり、したがってドレインとゲート間の距離が接近し、
本来は絶縁されているべきドレインとゲートとの間に実
際は寄生容量ＣGDが発生する。この寄生容量は駆動電源
電圧Ｖａを素子ＱD のゲートに供給する（フィードスル
ー）こととなる。その結果スイッチング素子ＱD がオフ
状態でゲート電圧が低電位であるべきときにフィードス
ルーによってゲート電圧を変動させる。しかもスイッチ
ング素子ＱD がオフにされたときのドレイン電圧によっ
て寄生容量ＣGDが充電されるので、この充電電圧が重畳
されて、ゲート電圧が不本意に高まってしまう。このた
め図２に示すように、例えばスイッチング素子ＱD のオ
フ時（時間Ｔ２とＴ３の区間）でゲート電圧ＶGDが本来
は低電圧Ｖ1 となっているべきときにフィードスルーに
よってＶ3 まで上昇することがある。するとＥＬ素子が
発光してしまうという問題が生ずる。Ｖ3 はときに４ボ
ルト以上になることが確認されている。
の高速化と共に発光素子の高密度化に向けて改良が進め
られている。発光素子の高密度化は表示装置あるいはイ
メージバーとしての画質を高める必須の条件であるが、
これは当然に上記の基本回路の高密度化を来たす。しか
し基本回路を高密度に集積するとＴＦＴも非常に小さく
なり、したがってドレインとゲート間の距離が接近し、
本来は絶縁されているべきドレインとゲートとの間に実
際は寄生容量ＣGDが発生する。この寄生容量は駆動電源
電圧Ｖａを素子ＱD のゲートに供給する（フィードスル
ー）こととなる。その結果スイッチング素子ＱD がオフ
状態でゲート電圧が低電位であるべきときにフィードス
ルーによってゲート電圧を変動させる。しかもスイッチ
ング素子ＱD がオフにされたときのドレイン電圧によっ
て寄生容量ＣGDが充電されるので、この充電電圧が重畳
されて、ゲート電圧が不本意に高まってしまう。このた
め図２に示すように、例えばスイッチング素子ＱD のオ
フ時（時間Ｔ２とＴ３の区間）でゲート電圧ＶGDが本来
は低電圧Ｖ1 となっているべきときにフィードスルーに
よってＶ3 まで上昇することがある。するとＥＬ素子が
発光してしまうという問題が生ずる。Ｖ3 はときに４ボ
ルト以上になることが確認されている。
【０００５】またスイッチング素子ＱD のオフ時に上記
のように不本意な発光をしないまでも、ゲート電圧が上
昇するためにドレイン電流が増大し、無用の電力を消費
することとなる。この無効電流はＥＬ発光装置基板を発
熱させ、装置の制御を困難にし、また寿命を短くする等
の問題を起こす。
のように不本意な発光をしないまでも、ゲート電圧が上
昇するためにドレイン電流が増大し、無用の電力を消費
することとなる。この無効電流はＥＬ発光装置基板を発
熱させ、装置の制御を困難にし、また寿命を短くする等
の問題を起こす。
【０００６】
【発明が解決しようとする課題】本発明は上述したＥＬ
素子の高密度化に伴って生ずる寄生容量に起因する上記
問題の解決のためになされたものであって、具体的には
上記寄生容量に起因するスイッチング素子オフ時の発光
を防止するとともに無効ドレイン電流を低減することを
課題とする。
素子の高密度化に伴って生ずる寄生容量に起因する上記
問題の解決のためになされたものであって、具体的には
上記寄生容量に起因するスイッチング素子オフ時の発光
を防止するとともに無効ドレイン電流を低減することを
課題とする。
【０００７】
【課題を解決するための手段】このため、本発明はＥＬ
素子を駆動する駆動電源電圧とスイッチング素子ＱDを
制御する制御信号とを同期することにより、ＥＬ素子に
直列接続された第一のＴＦＴスイッチング素子をオン状
態からオフ状態にするときはＥＬ駆動電圧を負極性電圧
とする手段を与える。
素子を駆動する駆動電源電圧とスイッチング素子ＱDを
制御する制御信号とを同期することにより、ＥＬ素子に
直列接続された第一のＴＦＴスイッチング素子をオン状
態からオフ状態にするときはＥＬ駆動電圧を負極性電圧
とする手段を与える。
【０００８】また本発明は高密度アクティブＥＬ発光装
置の走査において上記同期を果たしつつ最適、かつ的確
に各発光素子を発光させるため、適切に時分割した走査
によりＥＬ素子を駆動する方法を提供する。
置の走査において上記同期を果たしつつ最適、かつ的確
に各発光素子を発光させるため、適切に時分割した走査
によりＥＬ素子を駆動する方法を提供する。
【０００９】
【作用】上記駆動電源電圧の同期化によって、寄生容量
の充電電圧が抑制される。その結果前記第一スイッチン
グ素子がオフ時にもそのゲート電圧が不本意に上昇する
ことが防止され、オフ時にＥＬ素子が発光することが防
止される。
の充電電圧が抑制される。その結果前記第一スイッチン
グ素子がオフ時にもそのゲート電圧が不本意に上昇する
ことが防止され、オフ時にＥＬ素子が発光することが防
止される。
【００１０】また上記の同期化によってゲート電圧が低
くなる結果、無効ドレイン電流が抑制される。
くなる結果、無効ドレイン電流が抑制される。
【００１１】またＥＬ素子の走査が最適に時分割される
結果、ＥＬ素子が高密度に集積されても上記同期化が可
能となる。
結果、ＥＬ素子が高密度に集積されても上記同期化が可
能となる。
【００１２】
【実施例】図面を参照して、以下に本発明の実施例を説
明する。図３はＥＬ素子ＣELをオン／オフ制御する第一
のＴＦＴスイッチング素子ＱDのゲート電圧ＶGDとドレ
イン電圧ＶDVとの関係を示す１ビット基本回路（図１）
の等価回路である。スイッチング素子ＱD がオフとなっ
ているときは、該ドレイン電圧ＶDVが寄生容量ＣGDとデ
ータ保持用コンデンサＣｓの直列回路に印加されてお
り、両コンデンサによって分割された電圧がゲートにか
かっている。寄生容量がなければ、このような電圧はゲ
ートにかからない。
明する。図３はＥＬ素子ＣELをオン／オフ制御する第一
のＴＦＴスイッチング素子ＱDのゲート電圧ＶGDとドレ
イン電圧ＶDVとの関係を示す１ビット基本回路（図１）
の等価回路である。スイッチング素子ＱD がオフとなっ
ているときは、該ドレイン電圧ＶDVが寄生容量ＣGDとデ
ータ保持用コンデンサＣｓの直列回路に印加されてお
り、両コンデンサによって分割された電圧がゲートにか
かっている。寄生容量がなければ、このような電圧はゲ
ートにかからない。
【００１３】この寄生容量により上記オフ時に生ずるゲ
ート電圧を概算するために、素子ＱD のオフ時ドレイン
電流を無視する。ドレイン側が負極性になったときには
素子ＱD が導通してＥＬ素子を最大駆動電源電圧Ｖｐｋ
に充電するので、ドレインにはこの充電電圧と駆動電圧
Ｖａ＝Ｖｐｋsin ωｔとが重畳されたものが現われる。
駆動電源電圧Ｖａのストローブ信号に対する位相をψと
すると、ドレイン電圧ＶDVは ＶDV＝Ｖｐｋ（１＋sin （ωｔ＋ψ）） ・・・・・ （１）で与えら れる。このドレイン電圧によって素子ＱD がオン状態か
らオフ状態にされたときに寄生容量に帯電される電荷に
よってゲートに以下に計算する充電電圧ＶGSO がかか
る。この充電電圧ＶGSO は、素子ＱD をオフにするデー
タ信号に対するオフ時ドレイン電圧の位相、すなわち駆
動電源電圧の位相に依存する。
ート電圧を概算するために、素子ＱD のオフ時ドレイン
電流を無視する。ドレイン側が負極性になったときには
素子ＱD が導通してＥＬ素子を最大駆動電源電圧Ｖｐｋ
に充電するので、ドレインにはこの充電電圧と駆動電圧
Ｖａ＝Ｖｐｋsin ωｔとが重畳されたものが現われる。
駆動電源電圧Ｖａのストローブ信号に対する位相をψと
すると、ドレイン電圧ＶDVは ＶDV＝Ｖｐｋ（１＋sin （ωｔ＋ψ）） ・・・・・ （１）で与えら れる。このドレイン電圧によって素子ＱD がオン状態か
らオフ状態にされたときに寄生容量に帯電される電荷に
よってゲートに以下に計算する充電電圧ＶGSO がかか
る。この充電電圧ＶGSO は、素子ＱD をオフにするデー
タ信号に対するオフ時ドレイン電圧の位相、すなわち駆
動電源電圧の位相に依存する。
【００１４】素子ＱD がオフになるときを時間の基準ｔ
＝０とし、このときのデータ保持用コンデンサＣｓにか
かる電圧をＶSO、寄生容量ＣGDの充電電荷量をｑとする
とすると、初期条件は（添え字の「ｏ」は初期時を示
す） ＶDVO ＝ＶGSO ＋ＶSO ・・・・・（２） かつ ｑ＝ＣGD・ＶGSO ＝Ｃｓ・ＶSO ・・・・・（３） 従って ＶGDO ＝ＶSO ＝ＶDVO ／（１＋Ｃｓ／ＣGD） ＝Ｖｐｋ（１＋sin ψ）／（１＋Ｃｓ／ＣGD） ・・・（４） で与えられる。
＝０とし、このときのデータ保持用コンデンサＣｓにか
かる電圧をＶSO、寄生容量ＣGDの充電電荷量をｑとする
とすると、初期条件は（添え字の「ｏ」は初期時を示
す） ＶDVO ＝ＶGSO ＋ＶSO ・・・・・（２） かつ ｑ＝ＣGD・ＶGSO ＝Ｃｓ・ＶSO ・・・・・（３） 従って ＶGDO ＝ＶSO ＝ＶDVO ／（１＋Ｃｓ／ＣGD） ＝Ｖｐｋ（１＋sin ψ）／（１＋Ｃｓ／ＣGD） ・・・（４） で与えられる。
【００１５】通常、駆動電圧Ｖａは相当の高周波である
ため（例えば１ｋＨｚ）、この充電電圧は直ちにはデー
タ保持用コンデンサによって形成される閉回路では開放
されない。このため、この電圧がゲートに残り、スイッ
チング素子ＱD がオフ時でもこの素子をオンにすること
がある。従って、本発明はこの充電電圧の影響を最小に
するように駆動電圧Ｖａをデータ信号に同期するもので
ある。上記の式（４）から、ＶGDO を最小にするには
（制御信号を基準にして）位相ψを - π／２とすれば
よいことがわかる。すなわち、スイッチング素子Ｑをオ
フにするのは駆動電圧Ｖａが負極性となったとき、好ま
しくは負極性の最大値となったときであることが判る。
図４はψが π／２、０、ーπ／２の場合のストローブ
信号STROBE、ドレイン電圧ＶDV、ゲート電圧ＶGDの位相
関係を示す。この図はψ＝π／２のときが最もゲート制
御に不利であることを示している。
ため（例えば１ｋＨｚ）、この充電電圧は直ちにはデー
タ保持用コンデンサによって形成される閉回路では開放
されない。このため、この電圧がゲートに残り、スイッ
チング素子ＱD がオフ時でもこの素子をオンにすること
がある。従って、本発明はこの充電電圧の影響を最小に
するように駆動電圧Ｖａをデータ信号に同期するもので
ある。上記の式（４）から、ＶGDO を最小にするには
（制御信号を基準にして）位相ψを - π／２とすれば
よいことがわかる。すなわち、スイッチング素子Ｑをオ
フにするのは駆動電圧Ｖａが負極性となったとき、好ま
しくは負極性の最大値となったときであることが判る。
図４はψが π／２、０、ーπ／２の場合のストローブ
信号STROBE、ドレイン電圧ＶDV、ゲート電圧ＶGDの位相
関係を示す。この図はψ＝π／２のときが最もゲート制
御に不利であることを示している。
【００１６】ところですべてのＥＬ素子の駆動電圧をそ
のデータ信号に対して位相制御する必要があるが、実用
化されるＥＬ表示装置においては１フレーム（全画素）
の走査をいくつかのブロックに時分割し、各ブロックご
とに共通の信号で一斉に駆動を開始（所謂バースト）す
る。この場合は上記駆動電圧はこの時分割と同期する必
要があり、走査の周期Ｔｓもしくはフレーム周波数Ｆｆ
ｒ＝１／Ｔｓ、および駆動周波数（駆動電圧の周波数）
Ｆａを適切に選択する必要がある。尚、表示装置の場
合、駆動周波数Ｆａは走査周波数Ｆｆｒの３倍程度以上
が適当であると言われているのでこれも考慮するする必
要がある。
のデータ信号に対して位相制御する必要があるが、実用
化されるＥＬ表示装置においては１フレーム（全画素）
の走査をいくつかのブロックに時分割し、各ブロックご
とに共通の信号で一斉に駆動を開始（所謂バースト）す
る。この場合は上記駆動電圧はこの時分割と同期する必
要があり、走査の周期Ｔｓもしくはフレーム周波数Ｆｆ
ｒ＝１／Ｔｓ、および駆動周波数（駆動電圧の周波数）
Ｆａを適切に選択する必要がある。尚、表示装置の場
合、駆動周波数Ｆａは走査周波数Ｆｆｒの３倍程度以上
が適当であると言われているのでこれも考慮するする必
要がある。
【００１７】図５はこのような共通制御信号Ｓ- １から
Ｓ- ＮD （全部でＮD 個）に対応して時分割されたＥＬ
装置の走査線ブロックＢ- １ないしＢ- ＮD （全部でＮ
D ブロック）、および駆動電圧（周波数Ｆａ）の間のタ
イミングを示す図である。Ｔｓは一走査期間すなわち走
査の周期である。全画素数はｎでＮD 個のブロックに分
割されている。これが所定数の走査線上に並び、数本の
走査線がまとめられて、駆動上、ＮD 個のブロックにま
とめられている（図５）。図８はこのように分割された
ＥＬ発光装置の回路図である。
Ｓ- ＮD （全部でＮD 個）に対応して時分割されたＥＬ
装置の走査線ブロックＢ- １ないしＢ- ＮD （全部でＮ
D ブロック）、および駆動電圧（周波数Ｆａ）の間のタ
イミングを示す図である。Ｔｓは一走査期間すなわち走
査の周期である。全画素数はｎでＮD 個のブロックに分
割されている。これが所定数の走査線上に並び、数本の
走査線がまとめられて、駆動上、ＮD 個のブロックにま
とめられている（図５）。図８はこのように分割された
ＥＬ発光装置の回路図である。
【００１８】上記の共通制御信号数ＮD 、走査周期Ｔ
ｓ、フレーム周波数Ｆｆｒ毎秒当たりのフレーム数）お
よび（駆動電圧の周波数）Ｆａの間の関係は以下の通り
である。１フレーム当たりの駆動電圧交番数はＦａＴｓ
（＝Ｆａ／Ｆｆｒ）であり、この中にＮD 個の共通制御
信号があるから、各共通制御信号と駆動電圧とが同期し
うるためには （Ｆａ／Ｆｆｒ）／ＮD ＝任意の整数（ｋ） でなければならない。従って Ｆａ＝ｋ×ＮD ×Ｆｆｒ。 それゆえ、ｋ＝１と選べば Ｆａ＝ＮD ×Ｆｆｒ すなわち ＮD ＝Ｆａ／Ｆｆｒ である。尚、上記タイミングを確保するにはＮD 個のバ
ースト信号が駆動信号と同期すればよいので、そのかぎ
りでは各ブロック内の走査線数、画素数が均等である必
要はない。例えば最後のブロック内の走査線数、画素数
は少なくてもよい。
ｓ、フレーム周波数Ｆｆｒ毎秒当たりのフレーム数）お
よび（駆動電圧の周波数）Ｆａの間の関係は以下の通り
である。１フレーム当たりの駆動電圧交番数はＦａＴｓ
（＝Ｆａ／Ｆｆｒ）であり、この中にＮD 個の共通制御
信号があるから、各共通制御信号と駆動電圧とが同期し
うるためには （Ｆａ／Ｆｆｒ）／ＮD ＝任意の整数（ｋ） でなければならない。従って Ｆａ＝ｋ×ＮD ×Ｆｆｒ。 それゆえ、ｋ＝１と選べば Ｆａ＝ＮD ×Ｆｆｒ すなわち ＮD ＝Ｆａ／Ｆｆｒ である。尚、上記タイミングを確保するにはＮD 個のバ
ースト信号が駆動信号と同期すればよいので、そのかぎ
りでは各ブロック内の走査線数、画素数が均等である必
要はない。例えば最後のブロック内の走査線数、画素数
は少なくてもよい。
【００１９】ＥＬイメージバーでは所望の輝度を得るた
めに一般に駆動電圧周波数が高いので、制御を容易にす
るためＥＬ素子をブロック化し、各ＥＬ素子にデータ信
号でデータの書き込みを行なった後、各ブロック毎にバ
ースト信号で発光、非発光の制御を行なう。従ってこの
場合もバースト信号と同期するようにしなければならな
い。原理的には上記ＥＬ表示装置のブロック数ＮD にイ
メージバー中のブロック数を対応させ、フレーム周波数
Ｆｆｒにイメージバーの走査周波数を対応させれば、両
者とも同一の駆動方法で駆動できる。
めに一般に駆動電圧周波数が高いので、制御を容易にす
るためＥＬ素子をブロック化し、各ＥＬ素子にデータ信
号でデータの書き込みを行なった後、各ブロック毎にバ
ースト信号で発光、非発光の制御を行なう。従ってこの
場合もバースト信号と同期するようにしなければならな
い。原理的には上記ＥＬ表示装置のブロック数ＮD にイ
メージバー中のブロック数を対応させ、フレーム周波数
Ｆｆｒにイメージバーの走査周波数を対応させれば、両
者とも同一の駆動方法で駆動できる。
【００２０】
【発明の効果】以上説明したように本発明は交流電源に
より駆動され第一の薄膜トランジスタによりオン／オフ
状態にされるＥＬ素子と、該第一薄膜トランジスタのオ
ン／オフを制御する第二の薄膜トランジスタとを含む１
ビット回路を複数を含んだアクティブＥＬ発光装置の駆
動方法において、該第一薄膜トランジスタの該オン／オ
フを制御するためのデータ信号とストローブ信号を走査
により該第二薄膜トランジスタに供給し、該交流電源か
ら与えられる駆動電圧信号を該ストローブ信号に同期す
ることによりＥＬ素子駆動電源電圧が負極性のときに該
第一トランジスタをオフにするようにしたので、１ビッ
トＥＬ回路が高密度に集積された場合に生ずるドレイン
- ゲート間の寄生容量に起因するフィードスルーがあ
っても、１ビットＥＬ回路オフ時の無効電流を低減する
ことができるのみならず、オフ時の不本意な点灯を防止
することができる。
より駆動され第一の薄膜トランジスタによりオン／オフ
状態にされるＥＬ素子と、該第一薄膜トランジスタのオ
ン／オフを制御する第二の薄膜トランジスタとを含む１
ビット回路を複数を含んだアクティブＥＬ発光装置の駆
動方法において、該第一薄膜トランジスタの該オン／オ
フを制御するためのデータ信号とストローブ信号を走査
により該第二薄膜トランジスタに供給し、該交流電源か
ら与えられる駆動電圧信号を該ストローブ信号に同期す
ることによりＥＬ素子駆動電源電圧が負極性のときに該
第一トランジスタをオフにするようにしたので、１ビッ
トＥＬ回路が高密度に集積された場合に生ずるドレイン
- ゲート間の寄生容量に起因するフィードスルーがあ
っても、１ビットＥＬ回路オフ時の無効電流を低減する
ことができるのみならず、オフ時の不本意な点灯を防止
することができる。
【００２１】また本発明は上記のＥＬ発光装置駆動方法
において、該交流電源をすべての該１ビットＥＬ回路に
共通にし、該交流電源の駆動信号周波数Ｆａを該ＥＬ発
光装置の走査周波数Ｆｆｒで除して得られる整数ＮD に
等しい個数のブロックに該１ビットＥＬ回路を時分割し
て走査し、かつ各ブロック毎に共通の制御信号により当
該１ビットＥＬ回路をオンにすると共に当該１ビットＥ
Ｌ回路のＥＬ素子駆動電源電圧が負極性のときに該第一
トランジスタをオフにするようにしたので、高密度に集
積されたＥＬ発光回路を含むＥＬ発光装置についても上
記した同期駆動が容易に行なえる。
において、該交流電源をすべての該１ビットＥＬ回路に
共通にし、該交流電源の駆動信号周波数Ｆａを該ＥＬ発
光装置の走査周波数Ｆｆｒで除して得られる整数ＮD に
等しい個数のブロックに該１ビットＥＬ回路を時分割し
て走査し、かつ各ブロック毎に共通の制御信号により当
該１ビットＥＬ回路をオンにすると共に当該１ビットＥ
Ｌ回路のＥＬ素子駆動電源電圧が負極性のときに該第一
トランジスタをオフにするようにしたので、高密度に集
積されたＥＬ発光回路を含むＥＬ発光装置についても上
記した同期駆動が容易に行なえる。
【図１】図１は１ビット基本回路の構成図である。
【図２】図２は図１の回路のオン・オフ時における制御
信号、ドレイン電圧、駆動電圧の関係を示す図である。
信号、ドレイン電圧、駆動電圧の関係を示す図である。
【図３】図３は図１の回路の等価回路である。
【図４】図４はストローブ信号を基準とした駆動信号の
諸位相に対するゲート電圧の位相を示す図である。
諸位相に対するゲート電圧の位相を示す図である。
【図５】図５は本発明に基づきＥＬ発光素子をブロック
化した上で駆動電圧信号を制御信号に同期するときのタ
イミング図である。
化した上で駆動電圧信号を制御信号に同期するときのタ
イミング図である。
【図６】図６は従来例における駆動電圧信号のタイミン
グ図である。
グ図である。
【図７】図７は従来例におけるＥＬ発光装置のＥＬ素子
マトリックス構成を示す図である。
マトリックス構成を示す図である。
【図８】図８は本発明に基づいて構成したＥＬ発光装置
のＥＬ素子マトリックスを示す図である。
のＥＬ素子マトリックスを示す図である。
ＣEL ＥＬ発光素子 Ｖａ ＥＬ素子駆
動電源電圧 ＱD ＥＬ駆動回路スイッチング用のＴＦＴ ＣGD 寄生容量 ＶDV 素子ＱD オ
フ時のドレイン電圧 ＶGD ＱD のゲート電圧 Ｃｓ データ保
持用コンデンサ Ｑｗ データ書き込み用ＴＦＴ DATA データ信号 STROBE ストロー
ブ信号
動電源電圧 ＱD ＥＬ駆動回路スイッチング用のＴＦＴ ＣGD 寄生容量 ＶDV 素子ＱD オ
フ時のドレイン電圧 ＶGD ＱD のゲート電圧 Ｃｓ データ保
持用コンデンサ Ｑｗ データ書き込み用ＴＦＴ DATA データ信号 STROBE ストロー
ブ信号
Claims (2)
- 【請求項１】交流電源により駆動され、薄膜トランジス
タによりオン／オフ状態にされるＥＬ素子を含む１ビッ
トＥＬ回路を複数を含んだアクティブＥＬ発光装置の駆
動方法において、該薄膜トランジスタの該オン／オフを
制御するための制御信号を走査により該１ビットＥＬ回
路に供給する段と、該交流電源から与えられる駆動電圧
信号を該制御信号に同期することにより該トランジスタ
をオフにするときは該薄膜トランジスタのドレイン電圧
が負極性のときとする段とを含むこと特徴とするＥＬ発
光装置駆動方法。 - 【請求項２】請求項１に記載のＥＬ発光装置駆動方法に
おいて、該交流電源をすべての該１ビットＥＬ回路に共
通にし、該交流電源の駆動信号周波数Ｆａを該ＥＬ発光
装置の走査周波数Ｆｆｒで除して得られる整数ＮD に等
しい個数のブロックに該１ビットＥＬ回路を時分割して
走査し、各ブロック毎に共通の制御信号により当該１ビ
ットＥＬ回路をオンにすると共に当該１ビットＥＬ回路
の該薄膜トランジスタドレイン電圧が負極性のときに該
トランジスタをオフにすることを特徴とするＥＬ発光装
置駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124543A JP2844958B2 (ja) | 1991-04-30 | 1991-04-30 | 薄膜ｅｌ発光装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124543A JP2844958B2 (ja) | 1991-04-30 | 1991-04-30 | 薄膜ｅｌ発光装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04328793A JPH04328793A (ja) | 1992-11-17 |
| JP2844958B2 true JP2844958B2 (ja) | 1999-01-13 |
Family
ID=14888084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3124543A Expired - Fee Related JP2844958B2 (ja) | 1991-04-30 | 1991-04-30 | 薄膜ｅｌ発光装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844958B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW591584B (en) * | 1999-10-21 | 2004-06-11 | Semiconductor Energy Lab | Active matrix type display device |
-
1991
- 1991-04-30 JP JP3124543A patent/JP2844958B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04328793A (ja) | 1992-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210201760A1 (en) | Pixel circuit and driving method thereof, display panel and driving method thereof, and display device | |
| KR100433216B1 (ko) | 일렉트로 루미네센스 패널의 구동장치 및 방법 | |
| US6686699B2 (en) | Active matrix type display apparatus, active matrix type organic electroluminescence display apparatus, and driving methods thereof | |
| KR100888004B1 (ko) | 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법 | |
| JP5636147B2 (ja) | アクティブマトリックス型表示装置 | |
| KR100963525B1 (ko) | 액티브-매트릭스 표시장치 및 그 구동방법 | |
| US5973456A (en) | Electroluminescent display device having uniform display element column luminosity | |
| JP3242941B2 (ja) | アクティブｅｌマトリックスおよびその駆動方法 | |
| CN102930824A (zh) | 像素电路及驱动方法、显示装置 | |
| US4962374A (en) | Thin film el display panel drive circuit | |
| KR20170143049A (ko) | 화소와 이를 이용한 유기전계발광 표시장치 및 그의 구동방법 | |
| JP4467910B2 (ja) | アクティブマトリクス型表示装置 | |
| WO2014146340A1 (zh) | 像素电路及其驱动方法、显示装置 | |
| KR20060097657A (ko) | 액티브 매트릭스형 표시 장치 | |
| CN113903286B (zh) | 显示面板、显示面板的驱动方法、制备方法及显示装置 | |
| JP2003043999A (ja) | 表示画素回路および自己発光型表示装置 | |
| CN108597453A (zh) | 像素驱动电路及其驱动方法、显示面板和显示装置 | |
| CN101425256B (zh) | 图像显示器件 | |
| US20210142764A1 (en) | Light-emission control signal generating device and display device | |
| JP2844958B2 (ja) | 薄膜ｅｌ発光装置の駆動方法 | |
| KR100679578B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| KR20140137243A (ko) | 표시장치 및 표시장치의 구동방법 | |
| US20080062073A1 (en) | Image Display Device and Method of Controlling Same | |
| JP4550372B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2006098941A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
| LAPS | Cancellation because of no payment of annual fees |