JP2841386B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2841386B2 JP2841386B2 JP63249192A JP24919288A JP2841386B2 JP 2841386 B2 JP2841386 B2 JP 2841386B2 JP 63249192 A JP63249192 A JP 63249192A JP 24919288 A JP24919288 A JP 24919288A JP 2841386 B2 JP2841386 B2 JP 2841386B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- titanium
- film
- layer
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、特にシリサイド化接合、
シリサイド層を有した電極、配線部に用いる金属硅化物
の構造、及びその製造方法に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and in particular, to a silicidation junction,
The present invention relates to an electrode having a silicide layer, a structure of metal silicide used for a wiring portion, and a method of manufacturing the same.
従来の技術 半導体集積回路の高密度化にともなって、構成要素で
あるMOSトランジスタも縮小化されるが、かかる装置に
おいては横方向、つまり、面積縮小のみならず、深さ方
向の縮小化も実施しなくては正常なトランジスタ動作を
維持することはできない。また、横方向の縮小化にとも
ない平坦化を容易にする為に、配線の厚さも薄くする必
要がある。2. Description of the Related Art As the density of a semiconductor integrated circuit increases, the size of a MOS transistor, which is a component, is reduced. In such a device, not only the lateral direction, that is, the area, but also the depth direction is reduced. Otherwise, normal transistor operation cannot be maintained. Further, in order to facilitate flattening along with the reduction in the horizontal direction, it is necessary to reduce the thickness of the wiring.
以上の問題を解決する為、最近注目されているのがシ
リコン基板、多結晶シリコン層における高濃度不純物拡
散層により、低抵抗な高融点金属シリサイド層を用いて
接合、電極を形成する方法である。例えば、MOSトラン
ジスタのソース、ドレイン領域に自己整合的にシリサイ
ド化接合層を形成する従来の技術(シリサイド化接合
法)としては、アイ.イー.イー.イー.トランザクシ
ョン オブ エレクトロン デバイスイズ ED−31(19
84年)1329頁から1334頁(IE3,Trans.Electron(Device
s,ED−31(1984)pp1329〜1334)に示されている。In order to solve the above problems, a method of forming a junction and an electrode using a low-resistance high-melting-point metal silicide layer by a high-concentration impurity diffusion layer in a silicon substrate and a polycrystalline silicon layer has recently attracted attention. . For example, as a conventional technique (silicidation junction method) for forming a silicidation junction layer in the source and drain regions of a MOS transistor in a self-aligned manner, Ii. E. E. E. Transaction of Electron Devices ED-31 (19
1984) 1329 to 1334 (IE 3 , Trans.Electron (Device
s, ED-31 (1984) pp 1329-1334).
第4図の概略断面図により、従来のシリサイド化接合
部の構造の概要を説明する。第4図に示すように、シリ
コン基板51に自己整合的に形成されたチタンシリサイド
層52が、絶縁膜53の選択的開口部54を介して、導体配線
55と高濃度不純物拡散層(n+又はp+層)56との間に位置
して形成され、いわゆるシリサイド化接合構造となって
いる。An outline of the structure of a conventional silicidation junction will be described with reference to the schematic cross-sectional view of FIG. As shown in FIG. 4, a titanium silicide layer 52 formed in a self-aligned manner on a silicon substrate 51 is connected to a conductor wiring via a selective opening 54 of an insulating film 53.
It is formed between 55 and a high-concentration impurity diffusion layer (n + or p + layer) 56 to form a so-called silicidation junction structure.
上記の従来のシリサイド化接合構造においては、チタ
ンシリサイド層52の存在により、高濃度不純物拡散層56
の面抵抗の低抵抗化が実現されている。In the above-mentioned conventional silicidation junction structure, the high concentration impurity diffusion layer 56
Of the sheet resistance is realized.
発明が解決しようとする課題 しかしながら、現在のところチタンシリサイド膜の自
己整合的形成時に、イオン注入による界面ミキシングを
行うことにより、膜厚の均一な良好な膜質が得られてい
ても、そのチタンシリサイドが後の比較的高温・長時間
の熱処理(900℃以上、30分間以上)の際に凝集するこ
とによって、表面荒れや亀裂が生じ、シリサイドの亀裂
部ではシリコン基板が露出するという問題があった。こ
の様子を第5図の概念的な断面図を用いて説明する。第
5図(a)に示すように、シリコン基板61上に形成され
たチタンシリサイド層は、900℃、30分間の熱処理を施
すことにより、凝集し、第5図(b)に示すように、島
状シリサイド層63に変形し、島状シリサイド層63の間に
高抵抗層のシリコン基板61が露出した状態となる。この
高温熱処理は、集積回路プロセスではチタンシリサイド
膜形成後に、例えば、注入不純物の活性化や層間絶縁膜
の平坦化リフローの為の熱処理で必要である。このよう
な問題点については、実験結果としてジャーナル オブ
アプライド フィジクス(1986年)243頁から245頁
(JAP(1986)pp243〜245)にも示されている。この問
題点は、形状の劣化のみならず、電気的にはシート抵抗
の増大、接合リークの増大を引き起こし、シリサイド化
接合の有効性を失うこととなる。However, at present, at the time of self-aligned formation of a titanium silicide film, even if good film quality with a uniform film thickness is obtained by performing interface mixing by ion implantation, the titanium silicide Coagulated during the subsequent heat treatment at a relatively high temperature and for a long time (900 ° C. or more, 30 minutes or more), causing surface roughening and cracking, and there was a problem that the silicon substrate was exposed at the cracked portion of silicide. . This will be described with reference to the conceptual cross-sectional view of FIG. As shown in FIG. 5A, the titanium silicide layer formed on the silicon substrate 61 is agglomerated by performing a heat treatment at 900 ° C. for 30 minutes, and as shown in FIG. The silicon substrate 61 is transformed into the island-shaped silicide layer 63, and the silicon substrate 61 of the high-resistance layer is exposed between the island-shaped silicide layers 63. In the integrated circuit process, this high-temperature heat treatment is necessary after the formation of the titanium silicide film, for example, by heat treatment for activating implanted impurities or flattening and reflowing the interlayer insulating film. Such problems are also shown in Journal of Applied Physics (1986), pp. 243 to 245 (JAP (1986), pp. 243 to 245) as experimental results. This problem causes not only the deterioration of the shape but also an electrical increase in sheet resistance and an increase in junction leakage, thereby losing the effectiveness of the silicidation junction.
本発明はかかる点に鑑み、シリサイド接合形成後の熱
処理によっても、シリサイド層の表面荒れ、亀裂の生じ
ない、電気特性の劣化のない高耐熱性シリサイド層を形
成することを目的としている。In view of the above, an object of the present invention is to form a high heat-resistant silicide layer which is free from surface roughening and cracking of the silicide layer and does not deteriorate electrical characteristics even by heat treatment after formation of a silicide junction.
課題を解決するための手段 本発明は、多結晶性の金属硅化物の粒界に、融点が、
前記金属硅化物の融点よりも高い元素、または元素化合
物を含有せしめた前記金属硅化物主体の薄膜よりなる電
極又は配線を備えた半導体装置である。Means for Solving the Problems The present invention has a melting point at a grain boundary of polycrystalline metal silicide,
A semiconductor device comprising an electrode or a wiring made of a thin film mainly composed of a metal silicide containing an element or an element compound higher than the melting point of the metal silicide.
作用 本発明によると、予め形成されたシリサイド膜が、熱
処理によって多結晶膜として成長する際に、前記シリサ
イド膜中に含有させた元素、例えば、炭素や窒素が、例
えば金属炭化物や金属窒化物となって膜内の結晶粒界に
析出し、これら析出物がシリサイド膜の二次成長(結晶
粒の合体化)を抑制することにより、シリサイド膜の表
面荒れや亀裂を防止することができる。According to the present invention, when a silicide film formed in advance is grown as a polycrystalline film by a heat treatment, the elements contained in the silicide film, for example, carbon and nitrogen are, for example, metal carbide and metal nitride. As a result, these precipitates are deposited at crystal grain boundaries in the film, and these precipitates suppress secondary growth (coalescing of crystal grains) of the silicide film, whereby surface roughness and cracks of the silicide film can be prevented.
実施例 第1図は本発明の一実施例におけるチタンシリサイド
膜の構造の概略図を示す。Embodiment FIG. 1 is a schematic view showing the structure of a titanium silicide film according to an embodiment of the present invention.
第1図(a)は本シリサイド膜の断面概略図、同図
(b)は第1図(a)の主要部10の拡大図である。ま
ず、第1図(a)を用いて説明する。シリコン基板11上
に形成されたシリサイド膜12はシリサイドの多結晶粒13
と、粒界14に存在するシリサイド膜12の融点よりも高い
融点を有した不純物から成る。FIG. 1 (a) is a schematic cross-sectional view of the present silicide film, and FIG. 1 (b) is an enlarged view of a main part 10 of FIG. 1 (a). First, a description will be given with reference to FIG. The silicide film 12 formed on the silicon substrate 11 has polycrystalline grains 13 of silicide.
And impurities having a melting point higher than the melting point of the silicide film 12 existing at the grain boundaries 14.
次に、粒界14に存在する不純物について、第1図
(b)を用いて説明する。シリサイドの多結晶粒13の間
の粒界14には炭素15、窒化チタン16、炭化チタン17が混
在して析出層を形成している。Next, the impurities present in the grain boundaries 14 will be described with reference to FIG. In the grain boundaries 14 between the polycrystalline grains 13 of silicide, carbon 15, titanium nitride 16, and titanium carbide 17 are mixed to form a precipitate layer.
次にこのチタンシリサイド層12の形成方法を第2図を
用いて説明する。ここでは一例としてシリサイド化反応
法による形成方法について説明する。第2図(a)に示
すように、シリコン基板21上に炭素、あるいは窒素を含
んだ雰囲気中で炭素あるいは窒素を含んだチタン薄膜22
を形成する。この炭素あるいは窒素を含んだチタン薄膜
22は炭素あるいは窒素を微量に含んだ雰囲気中でのチタ
ン薄膜のスパッタ堆積法により容易に形成できる。例え
ばチタンターゲットを有したスパッタ装置にアルゴンガ
スを主成分とし、分圧1/100のメタンガスを導入したス
パッタ条件では、0.1%の炭素を含んだチタン薄膜を形
成できる。又、同様にアルゴンガスを主成分とし、分圧
1/100の窒素ガスを導入したスパッタ条件では、0.05%
の窒素を含んだチタン薄膜を形成できる。以上のような
手法で微量の炭素あるいは窒素を含んだチタン薄膜22を
形成した後、シリサイド化温度以上、すなわち600℃以
上で、例えば窒素ガス中で熱処理を1分間〜60分間行う
と、第2図(b)に示すように、シリコン基板21上に微
量の炭素あるいは窒素が結晶粒界23に、炭素あるいは炭
化チタンあるいは窒化チタンが析出したチタンシリサイ
ド層24が形成できる。Next, a method for forming the titanium silicide layer 12 will be described with reference to FIG. Here, a formation method by a silicidation reaction method will be described as an example. As shown in FIG. 2A, a titanium thin film 22 containing carbon or nitrogen is placed on a silicon substrate 21 in an atmosphere containing carbon or nitrogen.
To form This titanium thin film containing carbon or nitrogen
22 can be easily formed by a sputter deposition method of a titanium thin film in an atmosphere containing a trace amount of carbon or nitrogen. For example, a titanium thin film containing 0.1% carbon can be formed under sputtering conditions in which an argon gas is a main component and a methane gas having a partial pressure of 1/100 is introduced into a sputtering apparatus having a titanium target. In addition, similarly, argon gas is the main component,
Under sputtering conditions in which 1/100 nitrogen gas was introduced, 0.05%
A titanium thin film containing nitrogen can be formed. After the titanium thin film 22 containing a trace amount of carbon or nitrogen is formed by the above-described method, heat treatment is performed at a temperature equal to or higher than the silicidation temperature, that is, 600 ° C., for example, in nitrogen gas for 1 minute to 60 minutes. As shown in FIG. 2B, a titanium silicide layer 24 in which carbon, titanium carbide or titanium nitride is deposited on a silicon substrate 21 at a crystal grain boundary 23 with a trace amount of carbon or nitrogen can be formed.
本方法により形成されたチタンシリサイド膜を不活性
ガス中で、900℃、60分間熱処理を行っても、第2図
(c)に示すように、チタンシリサイド層24の2次成長
(結晶粒24aの合体)は結晶粒界23に析出した炭素、窒
化チタン、炭化チタンなどの析出層(第1図(b)参
照)によって抑制され、シリサイド層24の変形は起こら
ず表面もモフォロジーも平滑であった。このような2次
成長の抑制は粒界23に析出した層の融点が高い為(窒化
チタン2930℃、炭化チタン3140℃、炭素3510℃)チタン
シリサイド層24の2次成長が起こる900℃程度の熱処理
においても、前記各層は2次成長を起こさず安定である
ことによる。一般に2次成長が起こる温度はその物質の
融点の、およそ0.6倍であると言われている。Even if the titanium silicide film formed by this method is heat-treated in an inert gas at 900 ° C. for 60 minutes, as shown in FIG. 2C, the secondary growth of the titanium silicide layer 24 (crystal grains 24a Is suppressed by a deposited layer (see FIG. 1 (b)) of carbon, titanium nitride, titanium carbide or the like deposited on the crystal grain boundary 23, and the surface and morphology of the silicide layer 24 are not deformed and the surface and the morphology are smooth. Was. In order to suppress such secondary growth, the melting point of the layer deposited on the grain boundary 23 is high (titanium nitride 2930 ° C., titanium carbide 3140 ° C., carbon 3510 ° C.). This is because each layer is stable without secondary growth even in the heat treatment. It is generally said that the temperature at which secondary growth occurs is about 0.6 times the melting point of the substance.
次に実施のデータに関して、本発明の効果を説明す
る。実用的な半導体プロセスに用いる熱処理温度よりも
高温である1100℃までの温度で、窒素を含まないチタン
と窒素を0.05%含んだチタンをシリコン基板上に厚さ35
nm形成した試料をアルゴンガス雰囲気中で熱処理し、シ
ート抵抗を測定した結果を表1に示す。Next, the effects of the present invention will be described with respect to the data of the embodiment. At temperatures up to 1100 ° C, which is higher than the heat treatment temperature used in practical semiconductor processes, nitrogen-free titanium and titanium containing 0.05% nitrogen are deposited on a silicon substrate to a thickness of 35%.
Table 1 shows the results of measuring the sheet resistance by heat-treating the sample formed in nm in an argon gas atmosphere.
この結果から、530℃から680℃の熱処理の間にチタン
はシリコン基板と固相反応しチタンシリサイドとなり抵
抗値が低くなっている。また、1100℃2秒熱処理までは
両者にシート抵抗値の差は見られないが、1100℃20秒熱
処理後では、窒素を含有した試料ではシート抵抗は2.5
Ω/□と1100℃2秒までの熱処理後と大差は見られない
が、窒素を含有しない試料では1100℃20秒熱処理後62Ω
/□となり30倍以上の高シート抵抗となった。このシー
ト抵抗の相違はチタンシリサイド膜の表面モフォロジー
の相違に起因している。1100℃20秒熱処理後の両試料の
平面TEM特性図を第3図に示す。第3図(a)は窒素を
含有しない試料、第3図(b)は窒素を含有した試料に
対応しており、(a)ではチタンシリサイド(TiSi2)
が凝集して島状シリサイド層(図中、黒い部分)とな
り、シリコン基板(図中、白い部分)が露出している。
一方、(b)では(a)のような凝集及びシリコン基板
の露出は見られず、全面がチタンシリサイド(TiSi2)
でおおわれ、表面モフォロジーも平滑であるという結果
を得ている。 From this result, during the heat treatment at 530 ° C. to 680 ° C., titanium undergoes a solid phase reaction with the silicon substrate to form titanium silicide, and the resistance value is low. No difference in sheet resistance was observed between the two samples before the heat treatment at 1100 ° C. for 2 seconds, but after the heat treatment at 1100 ° C. for 20 seconds, the sheet resistance of the sample containing nitrogen was 2.5%.
Although there is not much difference between Ω / □ and the heat treatment up to 1100 ° C for 2 seconds, 62Ω after heat treatment at 1100 ° C for 20 seconds for samples containing no nitrogen
/ □, which is 30 times higher sheet resistance. This difference in sheet resistance results from the difference in surface morphology of the titanium silicide film. FIG. 3 shows a planar TEM characteristic diagram of both samples after heat treatment at 1100 ° C. for 20 seconds. FIG. 3 (a) corresponds to a sample containing no nitrogen, and FIG. 3 (b) corresponds to a sample containing nitrogen. In FIG. 3 (a), titanium silicide (TiSi 2 ) is used.
Are aggregated to form an island-like silicide layer (black portion in the figure), and the silicon substrate (white portion in the diagram) is exposed.
On the other hand, in (b), no aggregation and no exposure of the silicon substrate as in (a) were observed, and the entire surface was formed of titanium silicide (TiSi 2 ).
And the surface morphology is smooth.
なお、本構造の実施例では金属の硅化物をチタンシリ
サイドとしたが、他の材料、例えばタングステンシリサ
イド、コバルトシリサイド、ニッケルシリサイドなどの
場合でも全く同様である。In this embodiment, the metal silicide is titanium silicide. However, the same applies to other materials such as tungsten silicide, cobalt silicide and nickel silicide.
また、不純物の含有量としては形成されたシリサイド
膜の抵抗値を低く、安定化させる為に過度の含有は不適
であり、10-3%から10%までが適切な量であった。As for the content of the impurity, the resistance value of the formed silicide film is low, and excessive content is not suitable for stabilization, and an appropriate amount is from 10 -3 % to 10%.
シリサイド膜の下地基板はシリコン材料を用いて説明
したが、シリコン酸化膜やシリコン窒化膜など他の材料
でも良い。更に、この高耐熱性シリサイド膜をMOSトラ
ンジスタにおけるゲート電極、シリサイド化接合層の構
成要素として用いたところ、900℃30分間の熱処理後も
良好な電気特性、例えば前者ではゲート酸化膜耐圧9MV/
cm以上、後者では接合リーク電流0.5nA/cm2以下の値を
得た。Although the base substrate of the silicide film has been described using a silicon material, other materials such as a silicon oxide film and a silicon nitride film may be used. Furthermore, when this high heat-resistant silicide film was used as a component of a gate electrode and a silicidation bonding layer in a MOS transistor, good electrical characteristics were obtained even after a heat treatment at 900 ° C. for 30 minutes.
cm or more, and in the latter, a value of 0.5 nA / cm 2 or less in junction leakage current was obtained.
本構造の製造方法としては、前記実施例においてスパ
ッタ法による製膜を示したが、CVD法において金属ある
いは金属シリサイドを形成する為の原料ガスに分圧 程度のメタンガスや窒素ガスを混入することにより、形
成された膜中の炭素や窒素の含有量を10-3%から10%に
制御することは容易である。As a method of manufacturing this structure, a film was formed by a sputtering method in the above-described embodiment. It is easy to control the content of carbon and nitrogen in the formed film from 10 -3 % to 10% by mixing methane gas and nitrogen gas to a certain degree.
また、シリサイド膜の形成方法として前記実施例にお
いて金属とシリコンとのシリサイド化反応を利用した
が、堆積時に直接、シリサイド膜を形成しても同様な結
果が得られることは言うまでもない。In the above embodiment, a silicidation reaction between metal and silicon was used as a method of forming a silicide film. However, it goes without saying that similar results can be obtained by forming a silicide film directly during deposition.
発明の効果 以上説明したように、本発明によれば、粒界に高融点
の析出層を形成することにより、シリサイド層の高温熱
処理中の結晶粒の2次成長を抑制することが可能であ
り、したがってシリサイド層形成後の高温熱処理に伴う
シリサイド層の形成の劣化を防ぎ、電気特性の優れた電
極形成が可能であり、その実用的効果は大きい。Effects of the Invention As described above, according to the present invention, it is possible to suppress the secondary growth of crystal grains during high-temperature heat treatment of a silicide layer by forming a high melting point precipitation layer at a grain boundary. Therefore, deterioration of the formation of the silicide layer due to the high-temperature heat treatment after the formation of the silicide layer can be prevented, and an electrode having excellent electric characteristics can be formed, and its practical effect is large.
第1図(a),(b)は本発明の一実施例におけるシリ
サイド薄膜構造の断面図ならびに結晶粒界近傍の拡大
図、第2図(a)〜(c)は本シリサイド膜の製造方法
の一実施例の断面構造図、第3図(a),(b)は1100
℃,20秒熱処理後のチタンシリサイド膜の平面TEM特性
図、第4図はシリサイド化接合の概略図、第5図
(a),(b)は従来のシリサイド膜の熱処理による劣
化の様子を示した概念構図である。 11……シリコン基板、12……シリサイド層、13……多結
晶粒、14……粒界、15……炭素、16……窒化チタン、17
……炭化チタン。1 (a) and 1 (b) are a cross-sectional view of a silicide thin film structure and an enlarged view in the vicinity of a crystal grain boundary according to an embodiment of the present invention, and FIGS. FIG. 3 (a) and FIG. 3 (b) show 1100
FIG. 4 is a schematic diagram of a silicidation junction of titanium silicide film after heat treatment at 20 ° C. for 20 seconds, FIG. 4 (a) and FIG. 5 (b) show degradation of conventional silicide film by heat treatment. It is a conceptual composition. 11 silicon substrate, 12 silicide layer, 13 polycrystalline grains, 14 grain boundaries, 15 carbon, 16 titanium nitride, 17
...... Titanium carbide.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神前 隆 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭63−227019(JP,A) 特開 昭63−204743(JP,A) 特開 昭58−125824(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 29/40 - 29/43────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takashi Kamimae 1006 Kadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (56) References JP-A-62-227019 (JP, A) JP-A-63-63 204743 (JP, A) JP-A-58-125824 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/28-21/288 H01L 29/40-29/43
Claims (2)
記金属硅化物の融点よりも高い元素または元素の化合物
を含有する前記金属硅化物主体の薄膜よりなる電極又は
配線を備えたことを特徴とする半導体装置。1. An electrode or wiring comprising a metal silicide-based thin film containing an element or a compound of an element having a melting point higher than the melting point of the metal silicide at a grain boundary of the polycrystalline metal silicide. A semiconductor device characterized by the above-mentioned.
の気相雰囲気に、融点が前記金属硅化物の融点よりも高
い元素を含ませ、半導体基板上に前記元素又は前記元素
の化合物を前記金属硅化物の結晶粒界に析出・含有させ
た薄膜を形成することを特徴とする半導体装置の製造方
法。2. A method for forming a polycrystalline metal silicide thin film, comprising the steps of: adding an element having a melting point higher than the melting point of the metal silicide to a gas phase atmosphere for forming the polycrystalline metal silicide thin film; A method of manufacturing a semiconductor device, comprising forming a thin film in which a compound is precipitated and contained in a crystal grain boundary of the metal silicide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63249192A JP2841386B2 (en) | 1988-10-03 | 1988-10-03 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63249192A JP2841386B2 (en) | 1988-10-03 | 1988-10-03 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0296374A JPH0296374A (en) | 1990-04-09 |
JP2841386B2 true JP2841386B2 (en) | 1998-12-24 |
Family
ID=17189269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63249192A Expired - Fee Related JP2841386B2 (en) | 1988-10-03 | 1988-10-03 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2841386B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04226023A (en) * | 1990-04-16 | 1992-08-14 | Applied Materials Inc | Low nitrogen pressure production for the formation of titanium silicide on semi- conductor wafer |
US5043300A (en) * | 1990-04-16 | 1991-08-27 | Applied Materials, Inc. | Single anneal step process for forming titanium silicide on semiconductor wafer |
JPH0430953A (en) * | 1990-05-23 | 1992-02-03 | Fujitsu Ltd | Manufacturing/purchasing control process |
JPH0824112B2 (en) * | 1993-02-17 | 1996-03-06 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
JP3706533B2 (en) * | 2000-09-20 | 2005-10-12 | 三洋電機株式会社 | Semiconductor device and semiconductor module |
US7173336B2 (en) | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
JP5646527B2 (en) * | 2012-03-02 | 2014-12-24 | 株式会社東芝 | Semiconductor device and manufacturing method of semiconductor device |
JP5889821B2 (en) * | 2013-03-25 | 2016-03-22 | 株式会社東芝 | Method for manufacturing metal silicide layer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125824A (en) * | 1982-01-22 | 1983-07-27 | Toshiba Corp | Forming method for metallic silicide film |
JPH0691094B2 (en) * | 1987-02-20 | 1994-11-14 | 富士通株式会社 | Method for manufacturing semiconductor device |
JPS63227019A (en) * | 1987-03-17 | 1988-09-21 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1988
- 1988-10-03 JP JP63249192A patent/JP2841386B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0296374A (en) | 1990-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4897368A (en) | Method of fabricating a polycidegate employing nitrogen/oxygen implantation | |
JPH07245277A (en) | Manufacture of semiconductor device | |
JPH0727880B2 (en) | Method for manufacturing semiconductor device | |
JPH06302542A (en) | Low-resistance contact structure for semiconductor device and forming method therefor | |
US4908331A (en) | Method of manufacturing a semiconductor device by depositing metal on semiconductor maintained at temperature to form silicide | |
JP2841386B2 (en) | Semiconductor device and manufacturing method thereof | |
US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
KR100268966B1 (en) | Semiconductor device and method of forming the same | |
US6057220A (en) | Titanium polycide stabilization with a porous barrier | |
US4660276A (en) | Method of making a MOS field effect transistor in an integrated circuit | |
KR950009283B1 (en) | Fabricating method of semiconductor device | |
JP3262676B2 (en) | Semiconductor device | |
JP2001185507A (en) | Semiconductor device and its manufacturing method | |
JPH03292729A (en) | Manufacture of sputtering target and semiconductor device | |
JP3023189B2 (en) | Method for manufacturing semiconductor device | |
JPH0329189B2 (en) | ||
JPH069213B2 (en) | Method for manufacturing semiconductor device | |
JPS59177926A (en) | Manufacture of semiconductor device | |
JPH0794449A (en) | Manufacture of semiconductor device | |
JPH0363225B2 (en) | ||
JPH0363224B2 (en) | ||
JPH0126172B2 (en) | ||
JPH07193237A (en) | Semiconductor device and its manufacture | |
JPS63261754A (en) | Manufacture of semiconductor device | |
JP2900897B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |