JP2828658B2 - Discharge lamp lighting device - Google Patents

Discharge lamp lighting device

Info

Publication number
JP2828658B2
JP2828658B2 JP10513989A JP10513989A JP2828658B2 JP 2828658 B2 JP2828658 B2 JP 2828658B2 JP 10513989 A JP10513989 A JP 10513989A JP 10513989 A JP10513989 A JP 10513989A JP 2828658 B2 JP2828658 B2 JP 2828658B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
switching element
turned
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10513989A
Other languages
Japanese (ja)
Other versions
JPH02284385A (en
Inventor
正敏 中島
三雄 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Panasonic Life Solutions Ikeda Electric Co Ltd
Original Assignee
Ikeda Electric Co Ltd
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ikeda Electric Co Ltd, Matsushita Electric Works Ltd filed Critical Ikeda Electric Co Ltd
Priority to JP10513989A priority Critical patent/JP2828658B2/en
Publication of JPH02284385A publication Critical patent/JPH02284385A/en
Application granted granted Critical
Publication of JP2828658B2 publication Critical patent/JP2828658B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、直流電圧をインバータ回路で高周波電圧に
変換して放電灯を点灯させる放電灯点灯装置に関するも
のである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a discharge lamp lighting device for lighting a discharge lamp by converting a DC voltage into a high-frequency voltage by an inverter circuit.

[従来の技術] 第4図は従来例を示し、直流電源E1の両端に交互にオ
ンオフする一対のスイッチング素子たるトランジスタ
Q1,Q2の直列回路を接続している。一方のトランジスタQ
1にコンデンサC0を介してインダクタンスL1及び放電灯
lの直列回路を含む負荷回路Zを接続している。また、
放電灯lに並列にコンデンサC1が接続してある。インダ
クタンスL1には2つの2次巻線(帰還巻線)n1,n2が設
けてあり、この2次巻線n1,n2はトランジスタQ1,Q2のベ
ースに夫々接続してある。
[Prior Art] Fig. 4 shows a conventional example, a pair of switching elements serving transistor for turning on and off alternately at both ends of the DC power source E 1
A series circuit of Q 1 and Q 2 is connected. One transistor Q
It connects the load circuit Z which includes a series circuit of the inductance L 1 and the discharge lamp l via the capacitor C 0 to 1. Also,
Capacitor C 1 in parallel to the discharge lamp l is is connected. Yes and two secondary windings (feedback winding) n 1, n 2 is provided in the inductance L 1, the secondary winding n 1, n 2 are then respectively connected to the bases of the transistors Q 1, Q 2 is there.

負荷回路Zに流れる振動電流を2次巻線n1,n2を介し
て振動電流で決まる所定周期で2つのトランジスタQ1,Q
2を交互にオンオフさせている。ここで、トランジスタQ
1,Q2を交互にオンオフさせるために、2次巻線n1,n2
巻き方向を逆にしている。
The oscillating current flowing through the load circuit Z is passed through the secondary windings n 1 , n 2 at a predetermined cycle determined by the oscillating current to the two transistors Q 1 , Q
2 is turned on and off alternately. Where transistor Q
The winding directions of the secondary windings n 1 and n 2 are reversed to alternately turn on and off 1 and Q 2 .

第5図は他の従来例を示し、トランジスタQ1,Q2の制
御端であるベースには負荷回路Zに流れる振動電流より
帰還しておらず、2つのトランジスタQ1,Q2を交互にオ
ンオフするように制御する制御回路11を設けている。
Figure 5 shows another conventional example, the base is a control terminal of the transistor Q 1, Q 2 is not returned from the oscillating current flowing through the load circuit Z, alternately two transistors Q 1, Q 2 There is provided a control circuit 11 for performing on / off control.

第6図は更に他の従来例を示し、一方のトランジスタ
Q1のベースにはインダクタンスL1の2次巻線n1により振
動電流を帰還して制御しており、他方のトランジスタQ2
は少なくともトランジスタQ1のオフ期間に動作するタイ
マー回路を有する制御回路12を設けている。この回路で
は、トランジスタQ2と並列に抵抗R1とR2の分圧回路を接
続し、トランジスタQ1がオンのとき、制御回路12の入力
端にはHレベルの信号を入力し、トランジスタQ1がオフ
のときは、制御回路12の入力端にLレベルの信号が入力
し、その信号を受けてトランジスタQ2をオンさせるよう
に制御回路12で制御している。つまり、一方のトランジ
スタQ1がオフになるのを検知して、他方のトランジスタ
Q2をオンするようにしている。また、制御回路12には調
光信号を入力して放電灯lを調光するようにしている。
FIG. 6 shows still another conventional example, in which one transistor
The base for Q 1 are controlled by feeding back the oscillating current by the secondary winding n 1 of the inductance L 1, the other transistor Q 2
It is provided with a control circuit 1 2 having a timer circuit which operates in at least off-period of the transistor Q 1. In this circuit, connects the voltage dividing circuit of resistors R 1 and R 2 in parallel with the transistor Q 2, when the transistor Q 1 is on, the input terminal of the control circuit 1 2 Type H level signal, transistor when Q 1 is off, type L-level signal to the input terminal of the control circuit 1 2 is controlled by the control circuit 1 2 so as to turn on the transistor Q 2 receives this signal. In other words, detecting that one transistor Q1 is turned off,
The Q 2 are to be turned on. Also, so that dimming discharge lamp l to input dimming signal to the control circuit 1 2.

[発明が解決しようとする課題] 第4図の回路では、負荷回路Zに流れる振動電流値を
減らし、放電灯lを調光したり、付加機能を付けること
が困難であるという問題がある。
[Problem to be Solved by the Invention] The circuit of FIG. 4 has a problem that it is difficult to reduce the value of the oscillating current flowing through the load circuit Z, to dimming the discharge lamp l, and to add an additional function.

第5図の回路では、2つのトランジスタQ1,Q2を同時
にオン状態にせずに、2つのトランジスタQ1,Q2をスム
ーズに制御するための制御回路11が複雑になり、コスト
高となってしまうという問題がある。
In the circuit of FIG. 5, without simultaneously turned on the two transistors Q 1, Q 2, and the control circuit 1 1 for controlling two transistors Q 1, Q 2 smoothly becomes complex, and costly There is a problem that it becomes.

更に、第6図の回路では、トランジスタQ2がオンのと
き、放電灯l又は電源等の異常によりインダクタンスL1
に異常電流が流れ、トランジスタQ1がオンする危険性を
有している。つまり、2つのトランジスタQ1,Q2が同時
にオンすることで、電源短絡状態となり、トランジスタ
Q1,Q2を破壊するという問題を有している。
Further, in the circuit of FIG. 6, when the transistor Q 2 is on, the inductance L 1 by abnormality such as a discharge lamp l or power
Abnormal current flows, has a risk of the transistor Q 1 is turned on. That is, when the two transistors Q 1 and Q 2 are simultaneously turned on, the power supply is short-circuited, and the transistors
There is a problem that Q 1 and Q 2 are destroyed.

本発明は、上述の点に鑑みて提供したものであって、
信頼性の高い、低コストの放電灯点灯装置を提供するこ
とを目的としたものである。
The present invention has been provided in view of the above points,
It is an object of the present invention to provide a reliable and low-cost discharge lamp lighting device.

[課題を解決するための手段] 本発明は、負荷回路に流れる振動電流を一方のスイッ
チング素子の制御端に帰還し、該振動電流で決まる所定
周期で該一方のスイッチング素子をオンオフ制御する帰
還手段と、タイマー回路により他方のスイッチング素子
をオンオフする制御回路と、上記帰還手段と一方のスイ
ッチング素子の制御端との間に設けられ該スイッチング
素子のオン動作を一定時間遅らせる遅延回路と、負荷回
路に流れる振動電流が異常になった場合に上記帰還手段
から一方のスイッチング素子を駆動する信号と同相の信
号を受けて他方のスイッチング素子を強制的にオフさせ
る制御手段とを備えものである。
[Means for Solving the Problems] The present invention provides feedback means for returning an oscillating current flowing in a load circuit to a control terminal of one switching element, and for controlling the one switching element to be turned on and off at a predetermined cycle determined by the oscillating current. A control circuit for turning on and off the other switching element by a timer circuit, a delay circuit provided between the feedback means and the control terminal of one of the switching elements for delaying the ON operation of the switching element for a fixed time, and a load circuit. Control means for receiving a signal having the same phase as a signal for driving one of the switching elements from the feedback means and forcibly turning off the other switching element when the flowing oscillating current becomes abnormal.

[作 用] 而して本発明は、帰還手段から受ける制御手段に信号
は同相であり、負荷回路に流れる振動電流が異常となっ
た場合には、制御手段により他方のスイッチング素子を
強制的にオフさせ、一方のスイッチング素子は遅延回路
により一定時間遅らせた後に、オンさせるようにし、両
スイッチング素子が同時にオン状態となるのを防いでい
る。
[Operation] According to the present invention, the signal is in-phase with the control means received from the feedback means, and when the oscillating current flowing through the load circuit becomes abnormal, the control means forcibly switches the other switching element. The switching element is turned off, and one of the switching elements is turned on after being delayed for a predetermined time by a delay circuit, thereby preventing both switching elements from being turned on at the same time.

[実施例] 以下、本発明の実施例を図面を参照して説明する。第
1図はブロック回路図を示し、一方のトランジスタQ1
はインダクタンスL1の2次巻線n1から振動電流を遅延回
路2を介して帰還させている。また、他方のトランジス
タQ2をオンオフ制御する制御回路1にインダクタンスL1
の2次巻線n2から振動電流を帰還させている。ここで、
2次巻線n1,n2の出力は同相であり、2次巻線n1の電圧
がLレベルであれば、2次巻線n2の電圧もLレベルであ
る。また、逆にHレベルのときも共にHレベルを出力す
る。また、インダクタンスL1の2次巻線n1,n2が帰還手
段を構成している。尚、ここで、この2次巻線n1,n2
利用して、トランジスタQ1のオフを検出することができ
る。また、第6図に示すような検出方法でもよい。
[Example] Hereinafter, an example of the present invention will be described with reference to the drawings. Figure 1 shows a block circuit diagram, and the one transistor Q 1 is fed back via the secondary winding n 1 delay circuit 2 oscillating current from the inductance L 1. Further, the inductance L 1 to the control circuit 1 for turning on and off the other transistor Q 2
And it is fed back to oscillating current from the secondary winding n 2. here,
The outputs of the secondary windings n 1 and n 2 are in phase, and if the voltage of the secondary winding n 1 is at L level, the voltage of the secondary winding n 2 is also at L level. On the other hand, when the signal is at the H level, the H level is output. Also, the secondary windings n 1 and n 2 of the inductance L 1 constitute feedback means. Note that, using the secondary windings n 1 and n 2 , the off state of the transistor Q 1 can be detected. Alternatively, a detection method as shown in FIG. 6 may be used.

第2図は動作波形図を示し、第2図(a)(b)に示
すようにインダクタンスL1の2次巻線n1,n2には同相の
信号が出力される。今、2次巻線n1の信号により遅延回
路2を介してトランジスタQ1のベースに入力されてオン
しており、2次巻線n1からの信号がLレベルとなって、
トランジスタQ1がオフになると、トランジスタQ1がオフ
となったことを上記の方法で検出して制御回路1に入力
され、このオフ時点で制御回路1では、内部のタイマー
回路をトリガしてタイマー動作を開始する。このタイマ
ー回路のタイマー出力により第2図(c)に示すよう
に、トランジスタQ2を一定期間オンさせるようにしてい
る。そして、一定時間後にトランジスタQ2がオフし、イ
ンダクタンスL1の2次巻線n1から信号が出力され遅延回
路2に入力される。ここで、遅延回路2において、第2
図(d)に示す時間tだけ遅延し、この遅延後にトラン
ジスタQ1をオンさせる。
Figure 2 shows an operation waveform diagram, the signal of the same phase are output to the secondary winding n 1, n 2 of the inductance L 1 as shown in FIG. 2 (a) (b). Now, has been entered on the base of the transistor Q 1 through a delay circuit 2 by the secondary winding n 1 of the signal, the signal from the secondary winding n 1 is at the L level,
When the transistor Q 1 is turned off, the transistor Q 1 is inputted to be turned off to the control circuit 1 is detected by the above method, the control circuit 1 in this off time, it triggers the internal timer circuit timer Start operation. As shown in FIG. 2 (c) by the timer output of the timer circuit, and the transistor Q 2 so as to a certain period on. Then, the transistor Q 2 is turned off, the signal from the secondary winding n 1 of the inductance L 1 is input to the delay circuit 2 is outputted after a predetermined time. Here, in the delay circuit 2, the second
Delayed by a time t as shown in FIG. (D), turn on the transistor Q 1 after this delay.

ここで、トランジスタQ2がオンのとき、放電灯lまた
は直流電源E1等の異常により、インダクタンスL1に異常
電流が流れ、2次巻線n1を介してトランジスタQ1のベー
スに直列に接続されている遅延回路2にHレベルの信号
が入る。同時に2次巻線n2を介して第2図(b)に示す
ように所定値以上のHレベルの信号が制御回路1に入
る。この制御回路1ではこのHレベルの信号を受けて、
第2図(c)に示すように、トランジスタQ1が遅延を回
路2出力にてオンする前にトランジスタQ2を強制的にオ
フさせる。このトランジスタQ2のオフ後に、第2図
(d)に示すように時間t遅れてトランジスタQ1がオン
する。従って、異常時において、両トランジスタQ1,Q2
が同時にオンすることはない。
Here, when the transistor Q 2 is on, the abnormality of 1 such as a discharge lamp l or DC power source E, the inductance L abnormal current flows in the 1, series to the base of the transistor Q 1 through a secondary winding n 1 An H level signal is input to the connected delay circuit 2. At the same time Fig. 2 (b) H-level signal above a predetermined value as shown in via the secondary winding n 2 enters the control circuit 1. The control circuit 1 receives this H level signal,
As shown in FIG. 2 (c), the transistor Q 1 is forcibly turns off the transistor Q 2 before turning on the delay in circuit 2 outputs. After off of the transistor Q 2, is turned on the transistor Q 1 is in time t lag as shown in FIG. 2 (d). Therefore, at the time of abnormality, both transistors Q 1 and Q 2
Are not turned on at the same time.

第3図は具体回路図を示し、抵抗R1とコンデンサC2
で遅延回路2を構成し、単安定マルチバイブレータ3
と、トランジスタQ3〜Q5等から制御回路1を構成してい
る。また、インダクタンスL1の2次巻線n1,n2が帰還手
段を構成しており、一方のトランジスタQ1に負荷回路Z
の振動電流を帰還している。他方のスイッチング素子た
るFETQ2は、単安定マルチバイブレータ3によりオンオ
フ制御されている。この単安定マルチバイブレータ3
は、汎用の集積回路(例えば、日本電気社製μPD4538)
からなり、立ち下がりトリガ入力端子Bが、Hレベルか
らLレベルに変化した後、一定期間は出力端子QがHレ
ベルに、出力端子がLレベルになる。この状態におい
てFETQ2をオンさせている。尚、ここでは、スイッチン
グ素子たるFETQ2に抵抗R4とR5の分圧抵抗を並列に接続
して、FETQ2の両端電圧VQ2を抵抗R4とR5で分圧すること
により、トランジスタQ1がオフである信号を検出し、単
安定マルチバイブレータ3のトリガ信号としている。単
安定マルチバイブレータ3の出力端子QがHレベルにな
る時間(出力端子がLレベルになる時間)は、抵抗R9
とコンデンサC3の時定数で決定される。
FIG. 3 shows a specific circuit diagram, wherein a delay circuit 2 is constituted by a resistor R 1 and a capacitor C 2, and a monostable multivibrator 3
If, constitute a control circuit 1 from transistor Q 3 to Q 5 and the like. Also, the secondary windings n 1 and n 2 of the inductance L 1 constitute feedback means, and one transistor Q 1 has a load circuit Z
The oscillating current is fed back. The FET Q 2, which is the other switching element, is on / off controlled by the monostable multivibrator 3. This monostable multivibrator 3
Is a general-purpose integrated circuit (for example, μPD4538 manufactured by NEC Corporation)
After the falling trigger input terminal B changes from H level to L level, the output terminal Q is at H level and the output terminal is at L level for a certain period. And turn on the FETs Q 2 in this state. Here, by connecting the switching element serving FETs Q 2 voltage dividing resistors of the resistor R 4 and R 5 in parallel, by dividing the voltage across V Q2 of FETs Q 2 by the resistor R 4 and R 5, the transistor Q A signal in which 1 is off is detected as a trigger signal for the monostable multivibrator 3. The time when the output terminal Q of the monostable multivibrator 3 is at the H level (the time when the output terminal is at the L level) is the resistance R 9
To be determined by the time constant of the capacitor C 3.

単安定マルチバイブレータ3の出力端子Qは抵抗R6
介して駆動用のトランジスタQ3のベースに接続され、出
力端子は抵抗R7を介して駆動用のトランジスタQ4のベ
ースに接続されている。トランジスタQ3のコレクタは直
流電源E2の正極に、トランジスタQ4のエミッタは直流電
源E2の負極にそれぞれ接続され、トランジスタQ3のエミ
ッタとトランジスタQ4のコレクタは抵抗R10を介してFET
Q2のベースに接続されている。従って、単安定マルチバ
イブレータ3はFETQ2のオン期間を決めるためのタイマ
ー回路として動作する。
Output terminal Q of the monostable multivibrator 3 is connected through a resistor R 6 is connected to the base of the transistor Q 3 for driving, the output terminal is connected to the base of the transistor Q 4 for driving through a resistor R 7 . The collector of the transistor Q 3 are the positive electrode of the DC power source E 2, the emitter of the transistor Q 4 is connected to the negative electrode of the DC power source E 2, the collector of the emitter and the transistor Q 4 of the transistor Q 3 are via a resistor R 10 FET
It is connected to the base of Q 2. Thus, the monostable multivibrator 3 operates as a timer circuit for determining the ON period of the FETs Q 2.

放電灯lまたは直流電源E1の異常等により、インダク
タンスL1に異常電流が流れた場合、2次巻線n2から所定
値以上の信号が出力され、トランジスタQ5のベースがH
レベルになり、トランジスタQ5がオンする。従って、単
安定マルチ、バイブレータ3のCD入力端子にLレベルの
信号が入り、出力端子QはLレベル、出力端子はHレ
ベルになり、トランジスタQ2のベースにはLレベルの信
号が入り、FETQ2をオフさせるようにしている。尚、制
御回路1の要部を構成する単安定マルチバイブレータ
3、トランジスタQ5,Q3,Q4で、FETQ2を強制的にオフさ
せる制御手段を構成している。
The abnormality of the discharge lamp l or DC power source E 1, when an abnormal current flows through the inductance L 1, a predetermined value or more signals from the secondary winding n 2 is output, the base of the transistor Q 5 is H
Level, and the transistor Q 5 is turned on. Thus, monostable, the CD input terminal of the vibrator 3 contains the L level signal, the output terminal Q is L level, the output terminal becomes H level, the base of the transistor Q 2 is contains the L level signal, FETs Q 2 is turned off. The monostable multivibrator 3 and the transistors Q 5 , Q 3 , and Q 4 , which constitute the main parts of the control circuit 1, constitute control means for forcibly turning off the FET Q 2 .

尚、実施例において、発振用インダクタンスL1とスイ
ッチ素子の帰還手段の電流トランスを兼ねた回路で説明
したが、別々にあっても良いものである。
Incidentally, in the embodiment, although the circuit which also serves as a current transformer of the feedback means of the oscillation inductance L 1 and a switching element, but may be separately.

[発明の効果] 本発明は上述のように、負荷回路に流れる振動電流を
一方のスイッチング素子の制御端に帰還し、該振動電流
で決まる所定周期で該一方のスイッチング素子をオンオ
フ制御する帰還手段と、タイマー回路により他方のスイ
ッチング素子をオンオフする制御回路と、上記帰還手段
と一方のスイッチング素子の制御端との間に設けられ該
スイッチング素子のオン動作を一定時間遅らせる遅延回
路と、負荷回路に流れる振動電流が異常になった場合に
上記帰還手段から一方のスイッチング素子を駆動する信
号と同相の信号を受けて他方のスイッチング素子を強制
的にオフさせる制御手段とを備えたものであるから、帰
還手段から受ける制御手段に信号は同相であり、負荷回
路に流れる振動電流が異常となった場合には、制御手段
により他方のスイッチング素子を強制的にオフさせ、一
方のスイッチング素子は遅延回路により一定時間遅らせ
た後に、オンさせるようにすることができ、従って、負
荷回路に異常電流が流れた場合には、一方のスイッチン
グ素子がオンする前に、必ず他方のスイッチング素子を
オフさせることができて、設計しやすく、コストも安い
という効果があり、また、両スイッチング素子が同時に
オン状態となるのを防いでいるため、電源短絡状態にな
らず、安全であるという効果を奏するものである。
[Effects of the Invention] As described above, according to the present invention, feedback means for returning an oscillating current flowing in a load circuit to a control terminal of one switching element and controlling the one switching element to be turned on / off at a predetermined cycle determined by the oscillating current. A control circuit for turning on and off the other switching element by a timer circuit; a delay circuit provided between the feedback means and the control terminal of one of the switching elements for delaying the on operation of the switching element for a predetermined time; and a load circuit. When the flowing oscillating current becomes abnormal, control means for receiving a signal in phase with the signal for driving one of the switching elements from the feedback means and forcibly turning off the other switching element is provided. The signal is in phase with the control means received from the feedback means, and when the oscillating current flowing through the load circuit becomes abnormal, the control means The other switching element can be forcibly turned off, and one switching element can be turned on after being delayed for a certain time by a delay circuit. Therefore, when an abnormal current flows in the load circuit, one of the switching elements is turned off. Before the switching element is turned on, the other switching element can be always turned off, which has the effect of being easy to design and reducing the cost, and preventing both switching elements from being turned on at the same time. Therefore, the power supply is not short-circuited, and the safety is achieved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例の基本回路図、第2図は同上の
動作波形図、第3図は同上の具体回路図、第4図は従来
例の回路図、第5図は他の従来例の回路図、第6図は更
に他の従来例の回路図である。 1は制御回路、2は遅延回路、E1は直流電源、Q1,Q2
トランジスタ、C0はコンデンサ、lは放電灯、L1はイン
ダクタンス、Zは負荷回路である。
FIG. 1 is a basic circuit diagram of an embodiment of the present invention, FIG. 2 is an operation waveform diagram of the above, FIG. 3 is a concrete circuit diagram of the above, FIG. 4 is a circuit diagram of a conventional example, and FIG. FIG. 6 is a circuit diagram of a conventional example, and FIG. 6 is a circuit diagram of still another conventional example. 1 the control circuit, the second delay circuit, E 1 denotes a DC power source, Q 1, Q 2 are transistors, C 0 is the capacitor, l the discharge lamp, L 1 is the inductance, Z is the load circuit.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−144891(JP,A) 特開 平2−144892(JP,A) 特開 平2−172195(JP,A) 特開 平2−280673(JP,A) 特開 平2−295098(JP,A) (58)調査した分野(Int.Cl.6,DB名) H05B 41/24──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-2-1444891 (JP, A) JP-A-2-144892 (JP, A) JP-A-2-172195 (JP, A) JP-A-2-142 280673 (JP, A) JP-A-2-295098 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H05B 41/24

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】直流電源と、この直流電源の両端に並列に
接続され交互にオンオフ動作する一対の直列接続された
スイッチング素子と、このスイッチング素子の少なくと
も一方にコンデンサを介して並列接続され、インダクタ
ンス及び放電灯の直列回路を含む負荷回路とを備え、こ
の負荷回路に流れる振動電流を一方のスイッチング素子
の制御端に帰還し、該振動電流で決まる所定周期で該一
方のスイッチング素子をオンオフ制御する帰還手段と、
タイマー回路により他方のスイッチング素子をオンオフ
する制御回路と、上記帰還手段と一方のスイッチング素
子の制御端との間に設けられ該スイッチング素子のオン
動作を一定時間遅らせる遅延回路と、負荷回路に流れる
振動電流が異常になった場合に上記帰還手段から一方の
スイッチング素子を駆動する信号と同相の信号を受けて
他方のスイッチング素子を強制的にオフさせる制御手段
とを備えたことを特徴とする放電灯点灯装置。
1. A DC power supply, a pair of switching elements connected in series at both ends of the DC power supply and alternately turned on and off, and at least one of the switching elements is connected in parallel via a capacitor to at least one of the switching elements. And a load circuit including a series circuit of the discharge lamps. An oscillating current flowing through the load circuit is fed back to a control terminal of one switching element, and the one switching element is turned on / off at a predetermined cycle determined by the oscillating current. Return means,
A control circuit for turning on and off the other switching element by a timer circuit; a delay circuit provided between the feedback means and the control terminal of one of the switching elements for delaying the on operation of the switching element for a predetermined time; Control means for receiving a signal in phase with a signal for driving one of the switching elements from the feedback means when the current becomes abnormal, and forcibly turning off the other switching element. Lighting device.
JP10513989A 1989-04-25 1989-04-25 Discharge lamp lighting device Expired - Fee Related JP2828658B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10513989A JP2828658B2 (en) 1989-04-25 1989-04-25 Discharge lamp lighting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10513989A JP2828658B2 (en) 1989-04-25 1989-04-25 Discharge lamp lighting device

Publications (2)

Publication Number Publication Date
JPH02284385A JPH02284385A (en) 1990-11-21
JP2828658B2 true JP2828658B2 (en) 1998-11-25

Family

ID=14399421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10513989A Expired - Fee Related JP2828658B2 (en) 1989-04-25 1989-04-25 Discharge lamp lighting device

Country Status (1)

Country Link
JP (1) JP2828658B2 (en)

Also Published As

Publication number Publication date
JPH02284385A (en) 1990-11-21

Similar Documents

Publication Publication Date Title
JP3176914B2 (en) Circuit device for discharge lamp lighting
JPH0778696A (en) Discharge lamp lighting circuit
JP2828658B2 (en) Discharge lamp lighting device
US6756746B2 (en) Method of delaying and sequencing the starting of inverters that ballast lamps
JP2504967B2 (en) Inverter device
JP2688411B2 (en) Inverter device
JP3399024B2 (en) Discharge lamp lighting device for continuous dimming
JP2831062B2 (en) Inverter device
JP2506966B2 (en) Discharge lamp lighting device
JPS6145359B2 (en)
KR880002181Y1 (en) Power circuit
JP2721523B2 (en) Inverter circuit
JP3016845B2 (en) Inverter device
JP2697815B2 (en) Inverter device
JPH0485698U (en)
JPH0713435Y2 (en) Inverter device
JP2708824B2 (en) Discharge lamp lighting device
JPH0667208B2 (en) Power supply circuit
JPH04292896A (en) Discharge lamp lighting device
JPH04351893A (en) Discharge lamp lighting device
JPH06267686A (en) Discharge lamp lighting device
JPH01315995A (en) Electric discharge lamp lighting device
JP2000150188A (en) Discharge lamp lighting device
JPH0550231B2 (en)
JPH06290884A (en) Discharge lamp lighting device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080918

LAPS Cancellation because of no payment of annual fees