JP2827998B2 - Ａｔｍ交換方法 - Google Patents
Ａｔｍ交換方法Info
- Publication number
- JP2827998B2 JP2827998B2 JP34688195A JP34688195A JP2827998B2 JP 2827998 B2 JP2827998 B2 JP 2827998B2 JP 34688195 A JP34688195 A JP 34688195A JP 34688195 A JP34688195 A JP 34688195A JP 2827998 B2 JP2827998 B2 JP 2827998B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- buffer
- input
- cells
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/107—ATM switching elements using shared medium
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マルチメディアで
使用されるＡＴＭ（ＡｓｙｎｃｈｒｏｎｏｕｓＴｒａｎ
ｓｆｅｒ Ｍｏｄｅ）交換機で実施するＡＴＭ交換方法
に関する。
使用されるＡＴＭ（ＡｓｙｎｃｈｒｏｎｏｕｓＴｒａｎ
ｓｆｅｒ Ｍｏｄｅ）交換機で実施するＡＴＭ交換方法
に関する。
【０００２】
【従来の技術】従来から共有バッファ形交換方式，出力
バッファ形交換方式等の各種方式のＡＴＭ交換機が提案
されているが、これらの方式のＡＴＭ交換機でバースト
性の強いトラフィックを扱えるようにするためには、高
速の大容量バッファを実装する必要がある。
バッファ形交換方式等の各種方式のＡＴＭ交換機が提案
されているが、これらの方式のＡＴＭ交換機でバースト
性の強いトラフィックを扱えるようにするためには、高
速の大容量バッファを実装する必要がある。
【０００３】そこで、高速の大容量バッファを実装しな
くとも、バースト性の強いトラフィックを扱えるように
した図７に示すようなＡＴＭ交換機が提案された。図７
に示した従来のＡＴＭ交換機は、Ｎ個の入力ポート１０
１−１〜１０１−Ｎと、入力ポート１０１−１〜１０１
−Ｎと接続された大容量で低速なＲＩＲＯ（Ｒａｎｄｏ
ｍ Ｉｎ Ｒａｎｄｏｍ Ｏｕｔ）入力バッファ１０２
−１〜１０２−Ｎと、ＲＩＲＯ入力バッファ１０２−１
〜１０２−Ｎを制御する入力バッファ制御部１０３−１
〜１０３−Ｎと、Ｎ個の出力ポート１０８−１〜１０８
−Ｎと、出力ポート１０８−１〜１０８−Ｎと接続され
た小容量で高速なＦＩＦＯ出力バッファ１０６−１〜１
０６−Ｎと、ＦＩＦＯ出力バッファ１０６−１〜１０６
−Ｎを制御すると共にバックプレッシャ信号１０９を出
力する出力バッファ制御部１０７−１〜１０７−Ｎと、
ＲＩＲＯ入力バッファ１０２−１〜１０２−Ｎと各ＦＩ
ＦＯ出力バッファ１０６−１〜１０６−Ｎとを接続する
時分割バス１０５とを備えている。尚、ＦＩＦＯ出力バ
ッファ１０６−１〜１０６−Ｎは、Ｎ（Ｎは入力ポート
数）個のセルを同時に受信できるものである。
くとも、バースト性の強いトラフィックを扱えるように
した図７に示すようなＡＴＭ交換機が提案された。図７
に示した従来のＡＴＭ交換機は、Ｎ個の入力ポート１０
１−１〜１０１−Ｎと、入力ポート１０１−１〜１０１
−Ｎと接続された大容量で低速なＲＩＲＯ（Ｒａｎｄｏ
ｍ Ｉｎ Ｒａｎｄｏｍ Ｏｕｔ）入力バッファ１０２
−１〜１０２−Ｎと、ＲＩＲＯ入力バッファ１０２−１
〜１０２−Ｎを制御する入力バッファ制御部１０３−１
〜１０３−Ｎと、Ｎ個の出力ポート１０８−１〜１０８
−Ｎと、出力ポート１０８−１〜１０８−Ｎと接続され
た小容量で高速なＦＩＦＯ出力バッファ１０６−１〜１
０６−Ｎと、ＦＩＦＯ出力バッファ１０６−１〜１０６
−Ｎを制御すると共にバックプレッシャ信号１０９を出
力する出力バッファ制御部１０７−１〜１０７−Ｎと、
ＲＩＲＯ入力バッファ１０２−１〜１０２−Ｎと各ＦＩ
ＦＯ出力バッファ１０６−１〜１０６−Ｎとを接続する
時分割バス１０５とを備えている。尚、ＦＩＦＯ出力バ
ッファ１０６−１〜１０６−Ｎは、Ｎ（Ｎは入力ポート
数）個のセルを同時に受信できるものである。
【０００４】入力ポート１０１−１に入力されたセル
は、入力バッファ制御部１０３−１によってＲＩＲＯ入
力バッファ１０２−１の空きスペースに蓄積される。入
力バッファ制御部１０３−１は、ＲＩＲＯ入力バッファ
１０２−１に蓄積したセルを出力ポート１０８−１〜１
０８−Ｎ別に管理するためのＮ個の管理キュー１０４−
１〜１０４−Ｎを備えており、ＲＩＲＯ入力バッファ１
０２−１の空きスペースにセルを蓄積すると、そのセル
に含まれている出力ポート情報によって示される出力ポ
ートと対応する管理キューに、そのセルの蓄積アドレス
を格納する。また、入力バッファ制御部１０３−１は、
各管理キュー１０４−１〜１０４−Ｎを順次参照し、各
管理キュー１０４−１〜１０４−Ｎの先頭につながれて
いる蓄積アドレスからセルを１つずつ読み出す。尚、他
の入力バッファ制御部に於いても、同様の制御を行う。
は、入力バッファ制御部１０３−１によってＲＩＲＯ入
力バッファ１０２−１の空きスペースに蓄積される。入
力バッファ制御部１０３−１は、ＲＩＲＯ入力バッファ
１０２−１に蓄積したセルを出力ポート１０８−１〜１
０８−Ｎ別に管理するためのＮ個の管理キュー１０４−
１〜１０４−Ｎを備えており、ＲＩＲＯ入力バッファ１
０２−１の空きスペースにセルを蓄積すると、そのセル
に含まれている出力ポート情報によって示される出力ポ
ートと対応する管理キューに、そのセルの蓄積アドレス
を格納する。また、入力バッファ制御部１０３−１は、
各管理キュー１０４−１〜１０４−Ｎを順次参照し、各
管理キュー１０４−１〜１０４−Ｎの先頭につながれて
いる蓄積アドレスからセルを１つずつ読み出す。尚、他
の入力バッファ制御部に於いても、同様の制御を行う。
【０００５】各ＲＩＲＯ入力バッファ１０２−１〜１０
２〜Ｎから読み出されたセルは、時分割バス１０５を経
由して、そのセルに含まれている出力ポート情報によっ
て示される出力ポートと対応するＦＩＦＯ出力バッファ
に格納される。
２〜Ｎから読み出されたセルは、時分割バス１０５を経
由して、そのセルに含まれている出力ポート情報によっ
て示される出力ポートと対応するＦＩＦＯ出力バッファ
に格納される。
【０００６】ＦＩＦＯ出力バッファ１０６−ｉ（１≦ｉ
≦Ｎ）に対するセルの書き込み，読み出しを制御する出
力バッファ制御部１０７−ｉは、ＦＩＦＯ出力バッファ
１０６−ｉの空きスペースがＮセル未満になると、全て
の入力バッファ制御部１０３−１〜１０３−Ｎに対して
バックプレッシャ信号１０９を出力して、出力ポート１
０８−ｉを出力先とするセルの出力禁止を指示する。
≦Ｎ）に対するセルの書き込み，読み出しを制御する出
力バッファ制御部１０７−ｉは、ＦＩＦＯ出力バッファ
１０６−ｉの空きスペースがＮセル未満になると、全て
の入力バッファ制御部１０３−１〜１０３−Ｎに対して
バックプレッシャ信号１０９を出力して、出力ポート１
０８−ｉを出力先とするセルの出力禁止を指示する。
【０００７】各入力バッファ制御部１０３−１〜１０３
−Ｎは、上記したバックプレッシャ信号１０９が加えら
れている期間に於いては、ＲＩＲＯ入力バッファ１０１
−１〜１０１−Ｎに蓄積されているセルの内、出力先を
出力ポート１０８−ｉとするセル以外のセルを順次出力
する。
−Ｎは、上記したバックプレッシャ信号１０９が加えら
れている期間に於いては、ＲＩＲＯ入力バッファ１０１
−１〜１０１−Ｎに蓄積されているセルの内、出力先を
出力ポート１０８−ｉとするセル以外のセルを順次出力
する。
【０００８】このように、低速で大容量のＲＩＲＯ入力
バッファ１０２−１〜１０２−Ｎと、高速で小容量のＦ
ＩＦＯ出力バッファ１０６−１〜１０６−Ｎとを実装
し、ＦＩＦＯ出力バッファ１０６−１〜１０６−Ｎから
バックプレッシャ信号１０９を出力するようにすること
により、高速の大容量バッファを実装しなくとも、バー
スト性の強いトラフィックを扱うことが可能になる。
バッファ１０２−１〜１０２−Ｎと、高速で小容量のＦ
ＩＦＯ出力バッファ１０６−１〜１０６−Ｎとを実装
し、ＦＩＦＯ出力バッファ１０６−１〜１０６−Ｎから
バックプレッシャ信号１０９を出力するようにすること
により、高速の大容量バッファを実装しなくとも、バー
スト性の強いトラフィックを扱うことが可能になる。
【０００９】ところで、図７に示した構成を利用して多
数の入力ポート，出力ポートを収容できる大規模なＡＴ
Ｍ交換機を実現するためには、ＲＩＲＯ入力バッファ，
ＦＩＦＯ出力バッファを多数実装することが必要にな
る。しかし、ＲＩＲＯ入力バッファ，ＦＩＦＯ出力バッ
ファを多数実装することは、時分割バスとのインタフェ
ース数が多くなるため、実現することは困難である。つ
まり、ＲＩＲＯ入力バッファ，ＦＩＦＯ出力バッファと
時分割バスとを接続させるためのピン数がネックになる
ため、実現することは困難である。また、実現できたと
しても、コストが高いものになってしまう。
数の入力ポート，出力ポートを収容できる大規模なＡＴ
Ｍ交換機を実現するためには、ＲＩＲＯ入力バッファ，
ＦＩＦＯ出力バッファを多数実装することが必要にな
る。しかし、ＲＩＲＯ入力バッファ，ＦＩＦＯ出力バッ
ファを多数実装することは、時分割バスとのインタフェ
ース数が多くなるため、実現することは困難である。つ
まり、ＲＩＲＯ入力バッファ，ＦＩＦＯ出力バッファと
時分割バスとを接続させるためのピン数がネックになる
ため、実現することは困難である。また、実現できたと
しても、コストが高いものになってしまう。
【００１０】そこで、時分割バスとの間のインタフェー
ス数を少なくするために、図８に示すような構成が考え
られる。
ス数を少なくするために、図８に示すような構成が考え
られる。
【００１１】図８に示したＡＴＭ交換機は、Ｎ×Ｋ個の
入力ポート２０１−１１〜２０１−ＮＫと、大容量で低
速なＮ個のＲＩＲＯ入力多重バッファ２０２−１〜２０
２−Ｎと、ＲＩＲＯ入力多重バッファ２０２−１〜２０
２−Ｎに対するセルの書き込み，読み出しを制御する入
力多重バッファ制御部２０３−１〜２０３−Ｎと、時分
割バス２０５と、小容量で高速なＮ個のＦＩＦＯ出力バ
ッファ２０６−１〜２０６−Ｎと、ＦＩＦＯ出力バッフ
ァ２０６−１〜２０６−Ｎに対するセルの読み出し，書
き込みを制御する出力バッファ制御部２０７−１〜２０
７−Ｎと、Ｎ個の大容量で低速なＲＩＲＯ出力分離バッ
ファ２０８−１〜２０８−Ｎと、Ｎ×Ｌ個の出力ポート
２０９−１１〜２０９−ＮＬとを備えている。尚、ＦＩ
ＦＯ出力バッファ２０６−１〜２０６−Ｎは、それぞれ
Ｎ（ＮはＲＩＲＯ入力多重バッファ数）個のセルを同時
に受信できるものである。
入力ポート２０１−１１〜２０１−ＮＫと、大容量で低
速なＮ個のＲＩＲＯ入力多重バッファ２０２−１〜２０
２−Ｎと、ＲＩＲＯ入力多重バッファ２０２−１〜２０
２−Ｎに対するセルの書き込み，読み出しを制御する入
力多重バッファ制御部２０３−１〜２０３−Ｎと、時分
割バス２０５と、小容量で高速なＮ個のＦＩＦＯ出力バ
ッファ２０６−１〜２０６−Ｎと、ＦＩＦＯ出力バッフ
ァ２０６−１〜２０６−Ｎに対するセルの読み出し，書
き込みを制御する出力バッファ制御部２０７−１〜２０
７−Ｎと、Ｎ個の大容量で低速なＲＩＲＯ出力分離バッ
ファ２０８−１〜２０８−Ｎと、Ｎ×Ｌ個の出力ポート
２０９−１１〜２０９−ＮＬとを備えている。尚、ＦＩ
ＦＯ出力バッファ２０６−１〜２０６−Ｎは、それぞれ
Ｎ（ＮはＲＩＲＯ入力多重バッファ数）個のセルを同時
に受信できるものである。
【００１２】各ＲＩＲＯ入力多重バッファ２０２−１，
…，２０２−Ｎには、それぞれＫ個の入力ポート２０１
−１１〜２０１−１Ｋ，…，２０１−Ｎ１〜２０１−Ｎ
Ｋが接続されている。また、各ＲＩＲＯ出力分離バッフ
ァ２０８−１，…，２０８−Ｎには、それぞれＬ個の出
力ポート２０９−１１〜２０９−１Ｌ，…，２０９−Ｎ
１〜２０９−ＮＬが接続されている。
…，２０２−Ｎには、それぞれＫ個の入力ポート２０１
−１１〜２０１−１Ｋ，…，２０１−Ｎ１〜２０１−Ｎ
Ｋが接続されている。また、各ＲＩＲＯ出力分離バッフ
ァ２０８−１，…，２０８−Ｎには、それぞれＬ個の出
力ポート２０９−１１〜２０９−１Ｌ，…，２０９−Ｎ
１〜２０９−ＮＬが接続されている。
【００１３】入力ポート２０１−１１に入力されたセル
は、入力多重バッファ制御部２０３−１によってＲＩＲ
Ｏ入力多重バッファ２０２−１の空きスペースに蓄積さ
れる。入力多重バッファ制御部２０３−１は、ＲＩＲＯ
入力多重バッファ２０２−１に蓄積したセルを出力ポー
ト２０９−１１〜２０９−ＮＬ別に管理するためのＮ×
Ｌ個の管理キュー２０４−１１〜２０４−ＮＬを備えて
おり、ＲＩＲＯ入力多重バッファ２０２−１の空きスペ
ースにセルを蓄積すると、そのセルに含まれている出力
ポート情報によって示される出力ポートと対応する管理
キューに、そのセルの蓄積アドレスを格納する。また、
入力多重バッファ制御部２０３−１は、各管理キュー２
０４−１１〜２０４−ＮＬを順次参照し、各管理キュー
２０４−１１〜２０４−ＮＬの先頭につながれている蓄
積アドレスからセルを１つずつ読み出す。尚、他の入力
多重バッファ制御部に於いても同様の制御を行う。
は、入力多重バッファ制御部２０３−１によってＲＩＲ
Ｏ入力多重バッファ２０２−１の空きスペースに蓄積さ
れる。入力多重バッファ制御部２０３−１は、ＲＩＲＯ
入力多重バッファ２０２−１に蓄積したセルを出力ポー
ト２０９−１１〜２０９−ＮＬ別に管理するためのＮ×
Ｌ個の管理キュー２０４−１１〜２０４−ＮＬを備えて
おり、ＲＩＲＯ入力多重バッファ２０２−１の空きスペ
ースにセルを蓄積すると、そのセルに含まれている出力
ポート情報によって示される出力ポートと対応する管理
キューに、そのセルの蓄積アドレスを格納する。また、
入力多重バッファ制御部２０３−１は、各管理キュー２
０４−１１〜２０４−ＮＬを順次参照し、各管理キュー
２０４−１１〜２０４−ＮＬの先頭につながれている蓄
積アドレスからセルを１つずつ読み出す。尚、他の入力
多重バッファ制御部に於いても同様の制御を行う。
【００１４】各ＲＩＲＯ入力多重バッファ２０２−１〜
２０２−Ｎから読み出された多重化された各セルは、時
分割バス２０５を経由して、そのセルに含まれている出
力ポート情報によって示される出力ポートと対応するＦ
ＩＦＯ出力バッファに格納される。
２０２−Ｎから読み出された多重化された各セルは、時
分割バス２０５を経由して、そのセルに含まれている出
力ポート情報によって示される出力ポートと対応するＦ
ＩＦＯ出力バッファに格納される。
【００１５】各ＦＩＦＯ出力バッファ２０６−１〜２０
６−Ｎに蓄積されたセルは、順次読み出され、ＲＩＲＯ
出力分離バッファ２０８−１〜２０８−Ｎの空きスペー
スに蓄積される。ＲＩＲＯ出力分離バッファ２０８−１
〜２０８−Ｎでは、蓄積されたセルを、それに含まれて
いる出力ポート情報によって示される出力ポートへ出力
する。
６−Ｎに蓄積されたセルは、順次読み出され、ＲＩＲＯ
出力分離バッファ２０８−１〜２０８−Ｎの空きスペー
スに蓄積される。ＲＩＲＯ出力分離バッファ２０８−１
〜２０８−Ｎでは、蓄積されたセルを、それに含まれて
いる出力ポート情報によって示される出力ポートへ出力
する。
【００１６】また、ＦＩＦＯ出力バッファ２０６−ｉ
（１≦ｉ≦Ｎ）に対するセルの書き込み，読み出しを制
御する出力バッファ制御部２０７−ｉは、ＦＩＦＯ出力
バッファ２０６−ｉの空きスペースがＮセル未満になる
と、全ての入力多重バッファ制御部２０３−１〜２０３
−Ｎに対してバックプレッシャ信号２１０を出力して、
ＦＩＦＯ出力バッファ２０６−ｉと接続されている出力
ポート２０９−ｉ１〜２０９−ｉＬを出力先とするセル
の出力禁止を指示する。
（１≦ｉ≦Ｎ）に対するセルの書き込み，読み出しを制
御する出力バッファ制御部２０７−ｉは、ＦＩＦＯ出力
バッファ２０６−ｉの空きスペースがＮセル未満になる
と、全ての入力多重バッファ制御部２０３−１〜２０３
−Ｎに対してバックプレッシャ信号２１０を出力して、
ＦＩＦＯ出力バッファ２０６−ｉと接続されている出力
ポート２０９−ｉ１〜２０９−ｉＬを出力先とするセル
の出力禁止を指示する。
【００１７】これにより、各入力多重バッファ制御部２
０３−１〜２０３−Ｎでは、ＲＩＲＯ入力多重バッファ
２０２−１〜２０２−Ｎに蓄積されているセルの内、出
力先を出力ポート２０９−ｉ１〜２０９−ｉＬとするセ
ルは出力せずに、それ以外のセルを順次出力する。
０３−１〜２０３−Ｎでは、ＲＩＲＯ入力多重バッファ
２０２−１〜２０２−Ｎに蓄積されているセルの内、出
力先を出力ポート２０９−ｉ１〜２０９−ｉＬとするセ
ルは出力せずに、それ以外のセルを順次出力する。
【００１８】このように、複数の入力ポートからのセル
を多重化して出力するＲＩＲＯ入力多重バッファ２０２
−１〜２０２−ＮとＦＩＦＯ出力バッファ２０６−１〜
２０６−Ｎとを時分割バス２０５を介して接続すること
より時分割バス２０５とのインタフェース数を少なくす
ることができる。
を多重化して出力するＲＩＲＯ入力多重バッファ２０２
−１〜２０２−ＮとＦＩＦＯ出力バッファ２０６−１〜
２０６−Ｎとを時分割バス２０５を介して接続すること
より時分割バス２０５とのインタフェース数を少なくす
ることができる。
【００１９】
【発明が解決しようとする課題】図８に示した技術で
は、或る出力ポートを出力先とするセルが、各ＲＩＲＯ
入力多重バッファに於いてバースト的に大量に発生する
と、上記或る出力ポートが接続されているＲＩＲＯ出力
分離バッファに蓄積される上記或る出力ポートを出力先
とするセルの割合が多くなるので、他の出力ポートを出
力先とするセルがＲＩＲＯ入力多重バッファに蓄積され
ていても、そのセルが出力ポートから出力されにくい状
態になってしまうという問題があった。
は、或る出力ポートを出力先とするセルが、各ＲＩＲＯ
入力多重バッファに於いてバースト的に大量に発生する
と、上記或る出力ポートが接続されているＲＩＲＯ出力
分離バッファに蓄積される上記或る出力ポートを出力先
とするセルの割合が多くなるので、他の出力ポートを出
力先とするセルがＲＩＲＯ入力多重バッファに蓄積され
ていても、そのセルが出力ポートから出力されにくい状
態になってしまうという問題があった。
【００２０】また、図８に示した技術では、各入力多重
バッファ制御部に於いて、出力ポート別の管理キューを
順次参照し、各管理キューの先頭につながれている蓄積
アドレスからセルを１つずつ読み出していたので、各Ｒ
ＩＲＯ入力多重バッファから或る出力ポートへ転送され
るトラフィックの量は同じになる。従って、各ＲＩＲＯ
入力多重バッファと上記或る出力ポートとの間に存在す
るセルを転送中のコネクション（アクティブコネクショ
ン）の数が、各ＲＩＲＯ入力多重バッファで異なってい
る場合であっても、各ＲＩＲＯ入力多重バッファから上
記或る出力ポートへ転送される単位時間当たりのセル数
は同じになってしまう。つまり、図８の技術では、出力
先の出力ポートが同じ各アクティブコネクションが使用
する帯域が異なるものになり、利用者に対するサービス
が不平等になってしまう。
バッファ制御部に於いて、出力ポート別の管理キューを
順次参照し、各管理キューの先頭につながれている蓄積
アドレスからセルを１つずつ読み出していたので、各Ｒ
ＩＲＯ入力多重バッファから或る出力ポートへ転送され
るトラフィックの量は同じになる。従って、各ＲＩＲＯ
入力多重バッファと上記或る出力ポートとの間に存在す
るセルを転送中のコネクション（アクティブコネクショ
ン）の数が、各ＲＩＲＯ入力多重バッファで異なってい
る場合であっても、各ＲＩＲＯ入力多重バッファから上
記或る出力ポートへ転送される単位時間当たりのセル数
は同じになってしまう。つまり、図８の技術では、出力
先の出力ポートが同じ各アクティブコネクションが使用
する帯域が異なるものになり、利用者に対するサービス
が不平等になってしまう。
【００２１】そこで、本発明の目的は、特定の出力ポー
トを出力先とするセルがバースト的に大量に発生した場
合でも、他の出力ポートを出力先とするセルを出力する
ことができ、且つ、各アクティブコネクションが使用す
る帯域を同じにすることができるＡＴＭ交換方法を提供
することにある。
トを出力先とするセルがバースト的に大量に発生した場
合でも、他の出力ポートを出力先とするセルを出力する
ことができ、且つ、各アクティブコネクションが使用す
る帯域を同じにすることができるＡＴＭ交換方法を提供
することにある。
【００２２】
【課題を解決するための手段】本発明は特定の出力ポー
トを出力先とするセルがバースト的に大量に発生した場
合でも、他の出力ポートを出力先とするセルを出力でき
るようにすると共に、出力先の出力ポートを同じにする
複数のアクティブコネクションが使用する帯域を同じに
するため、複数の入力ポートが接続された複数の入力多
重バッファと、複数の出力ポートが接続された複数の出
力分離バッファと、前記入力多重バッファの数と同数の
セルを同時に入力することができる、前記各出力分離バ
ッファ毎の出力バッファとを備えたＡＴＭ交換機のＡＴ
Ｍ交換方法であって、各出力ポートそれぞれについて、
各入力多重バッファとの間に存在するアクティブコネク
ション数を検出し、入力ポートから入力されたセルを、
そのセルが入力された入力ポートに接続されている入力
多重バッファに蓄積し、入力多重バッファに蓄積されて
いるセルの内、入力多重バッファの個数以上のセルを蓄
積できる空きスペースが存在しない出力バッファに対応
する出力ポートを出力先とするセル、及び出力分離バッ
ファに蓄積されている、前記入力多重バッファからのセ
ルの数が予め定められた閾値以上の出力ポートを出力先
とするセルの出力を禁止し、それ以外のセルを順次入力
多重バッファから読み出してそのセルの出力先の出力ポ
ートと対応する出力バッファに蓄積し、前記出力バッフ
ァに蓄積されているセルを順次読み出して対応する出力
分離バッファに蓄積し、出力分離バッファに蓄積されて
いるセルを出力ポートに出力するときには、その出力ポ
ートから出力される、各入力多重バッファからのセルの
数が、その出力ポートと各入力多重バッファとの間に存
在するアクティブコネクション数に比例するように制御
する。
トを出力先とするセルがバースト的に大量に発生した場
合でも、他の出力ポートを出力先とするセルを出力でき
るようにすると共に、出力先の出力ポートを同じにする
複数のアクティブコネクションが使用する帯域を同じに
するため、複数の入力ポートが接続された複数の入力多
重バッファと、複数の出力ポートが接続された複数の出
力分離バッファと、前記入力多重バッファの数と同数の
セルを同時に入力することができる、前記各出力分離バ
ッファ毎の出力バッファとを備えたＡＴＭ交換機のＡＴ
Ｍ交換方法であって、各出力ポートそれぞれについて、
各入力多重バッファとの間に存在するアクティブコネク
ション数を検出し、入力ポートから入力されたセルを、
そのセルが入力された入力ポートに接続されている入力
多重バッファに蓄積し、入力多重バッファに蓄積されて
いるセルの内、入力多重バッファの個数以上のセルを蓄
積できる空きスペースが存在しない出力バッファに対応
する出力ポートを出力先とするセル、及び出力分離バッ
ファに蓄積されている、前記入力多重バッファからのセ
ルの数が予め定められた閾値以上の出力ポートを出力先
とするセルの出力を禁止し、それ以外のセルを順次入力
多重バッファから読み出してそのセルの出力先の出力ポ
ートと対応する出力バッファに蓄積し、前記出力バッフ
ァに蓄積されているセルを順次読み出して対応する出力
分離バッファに蓄積し、出力分離バッファに蓄積されて
いるセルを出力ポートに出力するときには、その出力ポ
ートから出力される、各入力多重バッファからのセルの
数が、その出力ポートと各入力多重バッファとの間に存
在するアクティブコネクション数に比例するように制御
する。
【００２３】
【００２４】また、上記した制御方法としては、例えば
次の２通りの方法がある。
次の２通りの方法がある。
【００２５】第１の方法は、検出した各アクティブコネ
クション数を、各出力ポートそれぞれに対して設けられ
た各入力多重バッファ毎のカウンタの内の、対応するカ
ウンタに設定し、出力分離バッファに蓄積されているセ
ルを出力ポートに出力するときには、その出力ポートに
対応するカウンタの内、カウント値が０になっていない
カウンタに対応する入力多重バッファから送られてきた
セルを順次出力し、セルを出力する毎に、出力したセル
の送信元の入力多重バッファに対応するカウンタの値を
減算するものである。このようにすることにより、出力
ポートがネックになっている場合、つまり、出力分離バ
ッファから出力されるセル数が出力分離バッファへ入力
されるセル数よりも少ない場合、アクティブコネクショ
ンが使用する帯域を同じにすることができる。
クション数を、各出力ポートそれぞれに対して設けられ
た各入力多重バッファ毎のカウンタの内の、対応するカ
ウンタに設定し、出力分離バッファに蓄積されているセ
ルを出力ポートに出力するときには、その出力ポートに
対応するカウンタの内、カウント値が０になっていない
カウンタに対応する入力多重バッファから送られてきた
セルを順次出力し、セルを出力する毎に、出力したセル
の送信元の入力多重バッファに対応するカウンタの値を
減算するものである。このようにすることにより、出力
ポートがネックになっている場合、つまり、出力分離バ
ッファから出力されるセル数が出力分離バッファへ入力
されるセル数よりも少ない場合、アクティブコネクショ
ンが使用する帯域を同じにすることができる。
【００２６】第２の方法は、出力分離バッファから出力
されるセル数が出力分離バッファに入力されるセル数以
上の場合、その出力分離バッファに接続されている各出
力ポートそれぞれに於いて、その出力ポートに対して設
けられている各入力多重バッファ毎のカウンタのカウン
ト値に基づいてアクティブコネクション数に比例したセ
ル数以上のセルを前記出力ポートから出力している入力
多重バッファを検出し、該検出した入力多重バッファに
蓄積されているセルの内の、前記出力ポートを出力先と
するセルの出力を禁止するものである。このようにする
ことにより、出力ポートがネックになっている場合、つ
まり、出力分離バッファから出力されるセル数が出力分
離バッファへ入力されるセル数よりも多いか、或いは等
しい場合、アクティブコネクションが使用する帯域を同
じにすることができる。
されるセル数が出力分離バッファに入力されるセル数以
上の場合、その出力分離バッファに接続されている各出
力ポートそれぞれに於いて、その出力ポートに対して設
けられている各入力多重バッファ毎のカウンタのカウン
ト値に基づいてアクティブコネクション数に比例したセ
ル数以上のセルを前記出力ポートから出力している入力
多重バッファを検出し、該検出した入力多重バッファに
蓄積されているセルの内の、前記出力ポートを出力先と
するセルの出力を禁止するものである。このようにする
ことにより、出力ポートがネックになっている場合、つ
まり、出力分離バッファから出力されるセル数が出力分
離バッファへ入力されるセル数よりも多いか、或いは等
しい場合、アクティブコネクションが使用する帯域を同
じにすることができる。
【００２７】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２８】図１は本発明の前提となるＡＴＭ交換機の
構成を示すブロック図であり、Ｎ×Ｋ個の入力ポート１
−１１〜１−ＮＫと、Ｎ個の大容量で低速なＲＩＲＯ入
力多重バッファ２−１〜２−Ｎと、ＲＩＲＯ入力多重バ
ッファ２−１〜２−Ｎに対するセルの書き込み，読み出
しを制御する入力多重バッファ制御部３−１〜３−Ｎ
と、時分割バス５と、Ｎ個の小容量で高速なＦＩＦＯ出
力バッファ６−１〜６−Ｎと、ＦＩＦＯ出力バッファ６
−１〜６−Ｎに対するセルの書き込み，読み出しを制御
する出力バッファ制御部７−１〜７−Ｎと、Ｎ個の大容
量で低速なＲＩＲＯ出力分離バッファ８−１〜８−Ｎ
と、Ｎ×Ｌ個の出力ポート９−１１〜９−ＮＬと、ＲＩ
ＲＯ出力分離バッファ８−１〜８−Ｎに対するセルの書
き込み，読み出しを制御する出力分離バッファ制御部１
０−１〜１０−Ｎと、入力多重ポート１５−１〜１５−
Ｎと、出力多重ポート１６−１〜１６−Ｎとを備えてい
る。
構成を示すブロック図であり、Ｎ×Ｋ個の入力ポート１
−１１〜１−ＮＫと、Ｎ個の大容量で低速なＲＩＲＯ入
力多重バッファ２−１〜２−Ｎと、ＲＩＲＯ入力多重バ
ッファ２−１〜２−Ｎに対するセルの書き込み，読み出
しを制御する入力多重バッファ制御部３−１〜３−Ｎ
と、時分割バス５と、Ｎ個の小容量で高速なＦＩＦＯ出
力バッファ６−１〜６−Ｎと、ＦＩＦＯ出力バッファ６
−１〜６−Ｎに対するセルの書き込み，読み出しを制御
する出力バッファ制御部７−１〜７−Ｎと、Ｎ個の大容
量で低速なＲＩＲＯ出力分離バッファ８−１〜８−Ｎ
と、Ｎ×Ｌ個の出力ポート９−１１〜９−ＮＬと、ＲＩ
ＲＯ出力分離バッファ８−１〜８−Ｎに対するセルの書
き込み，読み出しを制御する出力分離バッファ制御部１
０−１〜１０−Ｎと、入力多重ポート１５−１〜１５−
Ｎと、出力多重ポート１６−１〜１６−Ｎとを備えてい
る。
【００２９】ＲＩＲＯ入力多重バッファ２−１，…，２
−Ｎには、それぞれＫ個の入力ポート１−１１〜１−１
Ｋ，…，１−Ｎ１〜１−ＮＫが接続されている。また、
ＲＩＲＯ出力分離バッファ８−１，…，８−Ｎにはそれ
ぞれＬ個の出力ポート９−１１〜９−１Ｌ，…，９−Ｎ
１〜９−ＮＬが接続されている。
−Ｎには、それぞれＫ個の入力ポート１−１１〜１−１
Ｋ，…，１−Ｎ１〜１−ＮＫが接続されている。また、
ＲＩＲＯ出力分離バッファ８−１，…，８−Ｎにはそれ
ぞれＬ個の出力ポート９−１１〜９−１Ｌ，…，９−Ｎ
１〜９−ＮＬが接続されている。
【００３０】入力多重バッファ制御部３−１は、ＲＩＲ
Ｏ入力多重バッファ２−１に蓄積したセルの蓄積アドレ
スを、セルの出力先の出力ポート９−１１〜９−ＮＬ別
に管理するＮ×Ｌ個の管理キュー４−１１〜４−ＮＬを
備えている。また、入力多重バッファ制御部３−１は、
入力ポート１−１１〜１−１Ｋから入力されたセルをＲ
ＩＲＯ入力多重バッファ２−１の空きスペースに蓄積す
る機能，セルを蓄積した蓄積アドレスをそのセルの出力
先の出力ポートに対応した管理キューに登録する機能，
管理キュー４−１１〜４−ＮＬを順次参照して各管理キ
ュー４−１１〜４−ＮＬの先頭につながれている蓄積ア
ドレスからセルを１つずつ読み出し、入力多重ポート１
５−１に順次出力する機能を有する。尚、他の入力多重
バッファ制御部も同様の構成，機能を有する。
Ｏ入力多重バッファ２−１に蓄積したセルの蓄積アドレ
スを、セルの出力先の出力ポート９−１１〜９−ＮＬ別
に管理するＮ×Ｌ個の管理キュー４−１１〜４−ＮＬを
備えている。また、入力多重バッファ制御部３−１は、
入力ポート１−１１〜１−１Ｋから入力されたセルをＲ
ＩＲＯ入力多重バッファ２−１の空きスペースに蓄積す
る機能，セルを蓄積した蓄積アドレスをそのセルの出力
先の出力ポートに対応した管理キューに登録する機能，
管理キュー４−１１〜４−ＮＬを順次参照して各管理キ
ュー４−１１〜４−ＮＬの先頭につながれている蓄積ア
ドレスからセルを１つずつ読み出し、入力多重ポート１
５−１に順次出力する機能を有する。尚、他の入力多重
バッファ制御部も同様の構成，機能を有する。
【００３１】出力分離バッファ制御部１０−１は、ＲＩ
ＲＯ出力分離バッファ８−１に蓄積したセルの蓄積アド
レスを、セルの出力元のＲＩＲＯ入力多重バッファ２−
１〜２−Ｎ別に、しかも出力先とする出力ポート９−１
１〜９−１Ｌ別に管理するＮ×Ｌ個の管理キュー１１−
１１〜１１−ＮＬを備えている。また、出力分離バッフ
ァ１０−１は、ＦＩＦＯ出力バッファ６−１から出力多
重ポート１６−１を介して送られてきたセルをＲＩＲＯ
出力分離バッファ８−１の空きスペースに蓄積する機
能，セルを蓄積した蓄積アドレスをそのセルの出力先，
転送元に対応した管理キューに登録する機能，管理キュ
ー１１−１１〜１１−ＮＬを順次参照して各管理キュー
１１−１１〜１１−ＮＬの先頭につながれている蓄積ア
ドレスからセルを１つずつ出力ポートへ読み出す機能，
ＲＩＲＯ出力分離バッファ８−１に空きスペースがなく
なった場合、出力バッファ制御部７−１に対してバック
プレッシャ信号１４−１を出力してＦＩＦＯ出力バッフ
ァ６−１からのセルの出力を禁止させる機能，管理キュ
ー１１−ｉｊ（１≦ｉ≦Ｎ，１≦ｊ≦Ｌ）に登録されて
いる蓄積アドレスの数が予め定められた閾値以上の場
合、入力多重バッファ制御部３−ｉに対して出力ポート
９−１ｊを出力先とするセルの出力禁止を指示するバッ
クプレッシャ信号１３を出力する機能を有する。尚、他
の出力分離バッファ制御部も同様の構成，機能を有す
る。
ＲＯ出力分離バッファ８−１に蓄積したセルの蓄積アド
レスを、セルの出力元のＲＩＲＯ入力多重バッファ２−
１〜２−Ｎ別に、しかも出力先とする出力ポート９−１
１〜９−１Ｌ別に管理するＮ×Ｌ個の管理キュー１１−
１１〜１１−ＮＬを備えている。また、出力分離バッフ
ァ１０−１は、ＦＩＦＯ出力バッファ６−１から出力多
重ポート１６−１を介して送られてきたセルをＲＩＲＯ
出力分離バッファ８−１の空きスペースに蓄積する機
能，セルを蓄積した蓄積アドレスをそのセルの出力先，
転送元に対応した管理キューに登録する機能，管理キュ
ー１１−１１〜１１−ＮＬを順次参照して各管理キュー
１１−１１〜１１−ＮＬの先頭につながれている蓄積ア
ドレスからセルを１つずつ出力ポートへ読み出す機能，
ＲＩＲＯ出力分離バッファ８−１に空きスペースがなく
なった場合、出力バッファ制御部７−１に対してバック
プレッシャ信号１４−１を出力してＦＩＦＯ出力バッフ
ァ６−１からのセルの出力を禁止させる機能，管理キュ
ー１１−ｉｊ（１≦ｉ≦Ｎ，１≦ｊ≦Ｌ）に登録されて
いる蓄積アドレスの数が予め定められた閾値以上の場
合、入力多重バッファ制御部３−ｉに対して出力ポート
９−１ｊを出力先とするセルの出力禁止を指示するバッ
クプレッシャ信号１３を出力する機能を有する。尚、他
の出力分離バッファ制御部も同様の構成，機能を有す
る。
【００３２】出力バッファ制御部７−１は、時分割バス
５を介して送られてくる、出力ポート９−１１〜９−１
Ｌを出力先とするセルをＦＩＦＯ出力バッファ６−１に
格納する機能，ＦＩＦＯ出力バッファ６−１の空きスペ
ースがＮセル未満の場合、全ての入力多重バッファ制御
部３−１〜３−Ｎに対して出力ポート９−１１〜９−１
Ｌを出力先とするセルの出力禁止を指示するバックプレ
ッシャ信号１２を出力する機能，出力分離バッファ制御
部１０−１からバックプレッシャ信号１４−１が加えら
れていないとき、ＦＩＦＯ出力バッファ６−１に格納さ
れているセルを順次読み出す機能を有する。尚、他の出
力バッファ制御部も同様の機能を有する。
５を介して送られてくる、出力ポート９−１１〜９−１
Ｌを出力先とするセルをＦＩＦＯ出力バッファ６−１に
格納する機能，ＦＩＦＯ出力バッファ６−１の空きスペ
ースがＮセル未満の場合、全ての入力多重バッファ制御
部３−１〜３−Ｎに対して出力ポート９−１１〜９−１
Ｌを出力先とするセルの出力禁止を指示するバックプレ
ッシャ信号１２を出力する機能，出力分離バッファ制御
部１０−１からバックプレッシャ信号１４−１が加えら
れていないとき、ＦＩＦＯ出力バッファ６−１に格納さ
れているセルを順次読み出す機能を有する。尚、他の出
力バッファ制御部も同様の機能を有する。
【００３３】次に図１に示したＡＴＭ交換機の動作を説
明する。
明する。
【００３４】入力ポート１−１１〜１−１Ｋに入力され
たセルは、入力多重バッファ制御部３−１によってＲＩ
ＲＯ入力多重バッファ２−１の空きスペースに蓄積され
る。入力多重バッファ制御部３−１は、ＲＩＲＯ入力多
重バッファ２−１の空きスペースにセルを蓄積すると、
そのセルに含まれている出力ポート情報と対応する管理
キュー４−ｘｙ（１≦ｘ≦Ｎ，１≦ｙ≦Ｌ）に、そのセ
ルの蓄積アドレスを登録する。
たセルは、入力多重バッファ制御部３−１によってＲＩ
ＲＯ入力多重バッファ２−１の空きスペースに蓄積され
る。入力多重バッファ制御部３−１は、ＲＩＲＯ入力多
重バッファ２−１の空きスペースにセルを蓄積すると、
そのセルに含まれている出力ポート情報と対応する管理
キュー４−ｘｙ（１≦ｘ≦Ｎ，１≦ｙ≦Ｌ）に、そのセ
ルの蓄積アドレスを登録する。
【００３５】また、入力多重バッファ制御部３−１は、
図２の流れ図に示す処理を行うことより、ＲＩＲＯ入力
多重バッファ２−１に蓄積されているセルを入力多重ポ
ート１５−１へ順次出力するようにしている。Ｓ１で
は、管理キュー４−１１〜４−ＮＬの内の１つに注目
し、次のＳ２では注目している管理キュー４−ｘｙに蓄
積アドレスが登録されているか否かを判断する。そし
て、登録されていないと判断した場合は次の管理キュー
に注目し（Ｓ１）、登録されていると判断した場合は現
在注目している管理キュー４−ｘｙによって管理されて
いるセルの出力禁止がバックプレッシャ信号１２，１３
によって指示されているか否かを判断する（Ｓ３）。そ
して、出力禁止が指示されていると判断した場合は、次
の管理キューに注目し（Ｓ１）、出力禁止が指示されて
いないと判断した場合は、管理キュー４−ｘｙの先頭に
つながれている蓄積アドレスに従ってＲＩＲＯ入力多重
バッファ２−１からセルを１つ読み出して入力多重ポー
ト１５−１へ出力し（Ｓ４）、その後、次の管理キュー
に注目する（Ｓ１）。尚、他の入力多重バッファに於い
ても同様の処理が行われ、各ＲＩＲＯ入力多重バッファ
２−１〜２−Ｎから入力多重ポート１５−１〜１５−Ｎ
へセルが出力される。
図２の流れ図に示す処理を行うことより、ＲＩＲＯ入力
多重バッファ２−１に蓄積されているセルを入力多重ポ
ート１５−１へ順次出力するようにしている。Ｓ１で
は、管理キュー４−１１〜４−ＮＬの内の１つに注目
し、次のＳ２では注目している管理キュー４−ｘｙに蓄
積アドレスが登録されているか否かを判断する。そし
て、登録されていないと判断した場合は次の管理キュー
に注目し（Ｓ１）、登録されていると判断した場合は現
在注目している管理キュー４−ｘｙによって管理されて
いるセルの出力禁止がバックプレッシャ信号１２，１３
によって指示されているか否かを判断する（Ｓ３）。そ
して、出力禁止が指示されていると判断した場合は、次
の管理キューに注目し（Ｓ１）、出力禁止が指示されて
いないと判断した場合は、管理キュー４−ｘｙの先頭に
つながれている蓄積アドレスに従ってＲＩＲＯ入力多重
バッファ２−１からセルを１つ読み出して入力多重ポー
ト１５−１へ出力し（Ｓ４）、その後、次の管理キュー
に注目する（Ｓ１）。尚、他の入力多重バッファに於い
ても同様の処理が行われ、各ＲＩＲＯ入力多重バッファ
２−１〜２−Ｎから入力多重ポート１５−１〜１５−Ｎ
へセルが出力される。
【００３６】各ＲＩＲＯ入力多重バッファ２−１〜２−
Ｎから入力多重ポート１５−１〜１５−Ｎへ出力された
セルは、時分割バス５を経由して、そのセルに含まれて
いる出力ポート情報によって示される出力ポートと対応
するＦＩＦＯ出力バッファに蓄積される。
Ｎから入力多重ポート１５−１〜１５−Ｎへ出力された
セルは、時分割バス５を経由して、そのセルに含まれて
いる出力ポート情報によって示される出力ポートと対応
するＦＩＦＯ出力バッファに蓄積される。
【００３７】各ＦＩＦＯ出力バッファ６−１〜６−Ｎに
蓄積されたセルは、順次出力多重ポート１６−１〜１６
−Ｎに出力される。
蓄積されたセルは、順次出力多重ポート１６−１〜１６
−Ｎに出力される。
【００３８】出力分離バッファ制御部１０−１は、出力
多重ポート１６−１を介してセルが送られてくると、Ｒ
ＩＲＯ出力分離バッファ８−１の空きスペースに、送ら
れてきたセルを蓄積する。また、出力分離バッファ制御
部１０−１は、ＲＩＲＯ出力分離バッファ８−１の空き
スペースにセルを蓄積すると、管理キュー１１−１１〜
１１−ＮＬの内の、そのセルに含まれている出力ポート
情報によって示される出力ポート９−１ｊと対応し、且
つそのセルの転送元のＲＩＲＯ入力多重バッファ２−ｉ
と対応する管理キュー１１−ｉｊに、上記セルの蓄積ア
ドレスを登録する。例えば、出力先が出力ポート９−１
１で、転送元がＲＩＲＯ入力多重バッファ２−１であれ
ば、管理キュー１１−１１に蓄積アドレスを登録し、出
力先が出力ポート９−１Ｌで、転送元がＲＩＲＯ入力多
重バッファ２−Ｎであれば、管理キュー１１−ＮＬに蓄
積アドレスを登録することになる。
多重ポート１６−１を介してセルが送られてくると、Ｒ
ＩＲＯ出力分離バッファ８−１の空きスペースに、送ら
れてきたセルを蓄積する。また、出力分離バッファ制御
部１０−１は、ＲＩＲＯ出力分離バッファ８−１の空き
スペースにセルを蓄積すると、管理キュー１１−１１〜
１１−ＮＬの内の、そのセルに含まれている出力ポート
情報によって示される出力ポート９−１ｊと対応し、且
つそのセルの転送元のＲＩＲＯ入力多重バッファ２−ｉ
と対応する管理キュー１１−ｉｊに、上記セルの蓄積ア
ドレスを登録する。例えば、出力先が出力ポート９−１
１で、転送元がＲＩＲＯ入力多重バッファ２−１であれ
ば、管理キュー１１−１１に蓄積アドレスを登録し、出
力先が出力ポート９−１Ｌで、転送元がＲＩＲＯ入力多
重バッファ２−Ｎであれば、管理キュー１１−ＮＬに蓄
積アドレスを登録することになる。
【００３９】また、出力分離バッファ制御部１０−１
は、管理キュー１１−１１〜１１−ＮＬを順次参照し、
各管理キュー１１−１１〜１１−ＮＬの先頭につながれ
ている蓄積アドレスに蓄積されているセルを、そのセル
の出力ポート情報によって示される出力ポートへ１つず
つ順次出力する。
は、管理キュー１１−１１〜１１−ＮＬを順次参照し、
各管理キュー１１−１１〜１１−ＮＬの先頭につながれ
ている蓄積アドレスに蓄積されているセルを、そのセル
の出力ポート情報によって示される出力ポートへ１つず
つ順次出力する。
【００４０】更に、出力分離バッファ制御部１０−１
は、図３の流れ図に示す処理も行う。Ｓ１１では管理キ
ュー１１−１１〜１１−ＮＬの内の１つに注目し、Ｓ１
２では現在注目している管理キュー１１−ｉｊにつなが
れている蓄積アドレスの数が予め定められている閾値以
上であるか否かを判断する。そして、蓄積アドレスの数
が閾値以上でないと判断した場合（Ｓ１２がＮＯ）は、
次の管理キューに注目し（Ｓ１１）、閾値以上であると
判断した場合（Ｓ１２がＹＥＳ）は、管理キュー１１−
ｉｊに対応するＲＩＲＯ入力多重バッファ２−ｉに蓄積
されているセルの内の、上記管理キュー１１−ｉｊと対
応する出力ポート９−１ｊを出力先とするセルの出力禁
止を指示するバックプレッシャ信号１３を、入力多重バ
ッファ制御部３−１に対して出力し（Ｓ１３）、その
後、次の管理キューに注目する（Ｓ１１）。例えば、管
理キュー１１−１１に登録されている蓄積アドレスの数
が閾値以上である場合は、出力分離バッファ制御部１０
−１は、入力多重バッファ制御部３−１に対して、出力
ポート９−１１を出力先にするセルの出力禁止を指示す
るバックプレッシャ信号１３を出力することになる。
尚、他の出力分離バッファ制御部に於いても同様の処理
を行う。
は、図３の流れ図に示す処理も行う。Ｓ１１では管理キ
ュー１１−１１〜１１−ＮＬの内の１つに注目し、Ｓ１
２では現在注目している管理キュー１１−ｉｊにつなが
れている蓄積アドレスの数が予め定められている閾値以
上であるか否かを判断する。そして、蓄積アドレスの数
が閾値以上でないと判断した場合（Ｓ１２がＮＯ）は、
次の管理キューに注目し（Ｓ１１）、閾値以上であると
判断した場合（Ｓ１２がＹＥＳ）は、管理キュー１１−
ｉｊに対応するＲＩＲＯ入力多重バッファ２−ｉに蓄積
されているセルの内の、上記管理キュー１１−ｉｊと対
応する出力ポート９−１ｊを出力先とするセルの出力禁
止を指示するバックプレッシャ信号１３を、入力多重バ
ッファ制御部３−１に対して出力し（Ｓ１３）、その
後、次の管理キューに注目する（Ｓ１１）。例えば、管
理キュー１１−１１に登録されている蓄積アドレスの数
が閾値以上である場合は、出力分離バッファ制御部１０
−１は、入力多重バッファ制御部３−１に対して、出力
ポート９−１１を出力先にするセルの出力禁止を指示す
るバックプレッシャ信号１３を出力することになる。
尚、他の出力分離バッファ制御部に於いても同様の処理
を行う。
【００４１】このように、登録されている蓄積アドレス
の数が閾値以上の管理キュー１１−ｉｊがあった場合、
つまり、自出力ポートを出力先とするセルが閾値以上Ｒ
ＩＲＯ出力分離バッファにたまっている出力ポートがあ
った場合、上記管理キュー１１−ｉｊと対応する出力ポ
ート９−１ｊを出力先とするセルの出力禁止を指示する
バックプレッシャ信号１３を、上記管理キュー１１−ｉ
ｊと対応する入力多重バッファ制御部３−ｉに対して出
力するので、或る出力ポートを出力先とするセルが各Ｒ
ＩＲＯ入力多重バッファに於いてバースト的に大量に発
生した場合でも、上記或る出力ポートを出力先とするセ
ルがＲＩＲＯ入力多重バッファから出力されないように
することができる。従って、図１に示したＡＴＭ交換機
によれば、或る出力ポートを出力先とするセルが各ＲＩ
ＲＯ入力多重バッファに於いてバースト的に大量に発生
した場合でも、他の出力ポートを出力先とするセルを出
力することが可能になる。
の数が閾値以上の管理キュー１１−ｉｊがあった場合、
つまり、自出力ポートを出力先とするセルが閾値以上Ｒ
ＩＲＯ出力分離バッファにたまっている出力ポートがあ
った場合、上記管理キュー１１−ｉｊと対応する出力ポ
ート９−１ｊを出力先とするセルの出力禁止を指示する
バックプレッシャ信号１３を、上記管理キュー１１−ｉ
ｊと対応する入力多重バッファ制御部３−ｉに対して出
力するので、或る出力ポートを出力先とするセルが各Ｒ
ＩＲＯ入力多重バッファに於いてバースト的に大量に発
生した場合でも、上記或る出力ポートを出力先とするセ
ルがＲＩＲＯ入力多重バッファから出力されないように
することができる。従って、図１に示したＡＴＭ交換機
によれば、或る出力ポートを出力先とするセルが各ＲＩ
ＲＯ入力多重バッファに於いてバースト的に大量に発生
した場合でも、他の出力ポートを出力先とするセルを出
力することが可能になる。
【００４２】図４は本発明の一実施例のブロック図であ
り、図１に示したＡＴＭ交換機と異なる点は、出力分離
バッファ制御部１０−１〜１０−Ｎに代えて出力分離バ
ッファ制御部１７−１〜１７−Ｎを備えた点と、アクテ
ィブコネクション数検出部１８を追加した点である。
り、図１に示したＡＴＭ交換機と異なる点は、出力分離
バッファ制御部１０−１〜１０−Ｎに代えて出力分離バ
ッファ制御部１７−１〜１７−Ｎを備えた点と、アクテ
ィブコネクション数検出部１８を追加した点である。
【００４３】出力分離バッファ制御部１７−１は、Ｎ×
Ｌ個の管理キュー１１−１１〜１１−ＮＬを備えると共
に、各管理キュー１１−１１〜１１−ＮＬと対になった
Ｎ×Ｌ個のカウンタＷ１１〜ＷＮＬを備えている。カウ
ンタＷｉｊは、ＲＩＲＯ入力多重バッファ２−ｉと出力
ポート９−１ｊとの組み合わせに対応して設けられたカ
ウンタであり、ＲＩＲＯ入力多重バッファ２−ｉと出力
ポート９−１ｊとの間に存在するアクティブコネクショ
ン数が設定される。
Ｌ個の管理キュー１１−１１〜１１−ＮＬを備えると共
に、各管理キュー１１−１１〜１１−ＮＬと対になった
Ｎ×Ｌ個のカウンタＷ１１〜ＷＮＬを備えている。カウ
ンタＷｉｊは、ＲＩＲＯ入力多重バッファ２−ｉと出力
ポート９−１ｊとの組み合わせに対応して設けられたカ
ウンタであり、ＲＩＲＯ入力多重バッファ２−ｉと出力
ポート９−１ｊとの間に存在するアクティブコネクショ
ン数が設定される。
【００４４】アクティブコネクション数検出部１８は、
各出力ポート９−１１〜９−ＮＬそれぞれについて、各
ＲＩＲＯ入力多重バッファ２−１〜２−Ｎとの間に存在
するアクティブコネクション数を検出する機能を有す
る。
各出力ポート９−１１〜９−ＮＬそれぞれについて、各
ＲＩＲＯ入力多重バッファ２−１〜２−Ｎとの間に存在
するアクティブコネクション数を検出する機能を有す
る。
【００４５】次に本実施例の動作を説明する。
【００４６】各入力ポート１−１１〜１−ＮＫに入力さ
れたセルは、前述したと同様に、ＲＩＲＯ入力多重バッ
ファ２−１〜２−Ｎ，時分割バス５，ＦＩＦＯ出力バッ
ファ６−１〜６−Ｎを介して、そのセルの出力先となる
出力ポートが接続されたＲＩＲＯ多重分離バッファ８−
１〜８−Ｎに転送される。
れたセルは、前述したと同様に、ＲＩＲＯ入力多重バッ
ファ２−１〜２−Ｎ，時分割バス５，ＦＩＦＯ出力バッ
ファ６−１〜６−Ｎを介して、そのセルの出力先となる
出力ポートが接続されたＲＩＲＯ多重分離バッファ８−
１〜８−Ｎに転送される。
【００４７】出力分離バッファ制御部１７−１は、ＲＩ
ＲＯ出力分離バッファ８−１にセルが送られてくると、
そのセルをＲＩＲＯ出力分離バッファ８−１の空きスペ
ースに蓄積すると共に、管理キュー１１−１１〜１１−
ＮＬの内の、上記セルに含まれている出力ポート情報に
よって示される出力ポート９−１ｊと対応し、且つその
セルの転送元のＲＩＲＯ入力多重バッファ２−ｉと対応
する管理キュー１１−ｉｊに、上記セルの蓄積アドレス
を登録する。また、出力分離バッファ制御部１７−１
は、上記した処理と並行して図３，図５の流れ図に示す
処理も行う。
ＲＯ出力分離バッファ８−１にセルが送られてくると、
そのセルをＲＩＲＯ出力分離バッファ８−１の空きスペ
ースに蓄積すると共に、管理キュー１１−１１〜１１−
ＮＬの内の、上記セルに含まれている出力ポート情報に
よって示される出力ポート９−１ｊと対応し、且つその
セルの転送元のＲＩＲＯ入力多重バッファ２−ｉと対応
する管理キュー１１−ｉｊに、上記セルの蓄積アドレス
を登録する。また、出力分離バッファ制御部１７−１
は、上記した処理と並行して図３，図５の流れ図に示す
処理も行う。
【００４８】図３の流れ図の処理については既に説明済
みであるので、ここでは図５の流れ図の処理について説
明する。
みであるので、ここでは図５の流れ図の処理について説
明する。
【００４９】出力分離バッファ制御部１７−１は、Ｓ２
１では、各カウンタＷ１１〜ＷＮＬに、アクティブコネ
クション数検出部１８で検出された各ＲＩＲＯ入力多重
バッファ２−１〜２−Ｎと各出力ポート９−１１〜９−
１Ｌとの間に存在するアクティブコネクション数を設定
する。
１では、各カウンタＷ１１〜ＷＮＬに、アクティブコネ
クション数検出部１８で検出された各ＲＩＲＯ入力多重
バッファ２−１〜２−Ｎと各出力ポート９−１１〜９−
１Ｌとの間に存在するアクティブコネクション数を設定
する。
【００５０】次のＳ２２では、管理キュー１１−１１〜
１１−ＮＬとカウンタＷ１１〜ＷＮＬとの対の内の１つ
に注目する（Ｓ２２）。そして、現在注目している管理
キュー１１−ｉｊに蓄積アドレスが登録されていない場
合及び現在注目しているカウンタＷｉｊの値が０の場合
（Ｓ２３，Ｓ２４）は、次の管理キューとカウンタとの
対に注目する（Ｓ２２）。また、現在注目している管理
キュー１１−ｉｊに蓄積アドレスが登録されており、且
つ現在注目しているカウンタＷｉｊの値が０でなければ
（Ｓ２３，Ｓ２４）、管理キュー１１−ｉｊの先頭につ
ながれている蓄積アドレスに従ってセルを１つ出力ポー
ト９−１ｊに出力し（Ｓ２５）、次いで、カウンタＷｉ
ｊの値を−１する（Ｓ２６）。
１１−ＮＬとカウンタＷ１１〜ＷＮＬとの対の内の１つ
に注目する（Ｓ２２）。そして、現在注目している管理
キュー１１−ｉｊに蓄積アドレスが登録されていない場
合及び現在注目しているカウンタＷｉｊの値が０の場合
（Ｓ２３，Ｓ２４）は、次の管理キューとカウンタとの
対に注目する（Ｓ２２）。また、現在注目している管理
キュー１１−ｉｊに蓄積アドレスが登録されており、且
つ現在注目しているカウンタＷｉｊの値が０でなければ
（Ｓ２３，Ｓ２４）、管理キュー１１−ｉｊの先頭につ
ながれている蓄積アドレスに従ってセルを１つ出力ポー
ト９−１ｊに出力し（Ｓ２５）、次いで、カウンタＷｉ
ｊの値を−１する（Ｓ２６）。
【００５１】その後、出力分離バッファ制御部１７−１
は、今回セルを出力した出力ポート９−１ｊに関連する
管理キュー１１−１ｊ，１１−２ｊ，…，１１−Ｎｊが
全て休止状態になっているか否かを判断する（Ｓ２
７）。ここで、管理キュー１１−ｉｊが休止状態にある
とは、管理キュー１１−ｉｊに蓄積アドレスが全く登録
されていないか、或いは管理キュー１１−ｉｊと対にな
っているカウンタＷｉｊの値が０になっていることを意
味するものとする。
は、今回セルを出力した出力ポート９−１ｊに関連する
管理キュー１１−１ｊ，１１−２ｊ，…，１１−Ｎｊが
全て休止状態になっているか否かを判断する（Ｓ２
７）。ここで、管理キュー１１−ｉｊが休止状態にある
とは、管理キュー１１−ｉｊに蓄積アドレスが全く登録
されていないか、或いは管理キュー１１−ｉｊと対にな
っているカウンタＷｉｊの値が０になっていることを意
味するものとする。
【００５２】そして、Ｓ２７で今回セルを出力した出力
ポート９−１ｊに関連する管理キュー１１−１ｊ，１１
−２ｊ，…，１１−Ｎｊが全て休止状態であると判断し
た場合は、上記管理キュー１１−１ｊ，１１−２ｊ，
…，１１−Ｎｊと対になっているカウンタＷ１ｊ，Ｗ２
ｊ，…，ＷＮｊの中にカウント値が０になっているカウ
ンタが１つ以上存在するか否かを判断する（Ｓ２８）。
ポート９−１ｊに関連する管理キュー１１−１ｊ，１１
−２ｊ，…，１１−Ｎｊが全て休止状態であると判断し
た場合は、上記管理キュー１１−１ｊ，１１−２ｊ，
…，１１−Ｎｊと対になっているカウンタＷ１ｊ，Ｗ２
ｊ，…，ＷＮｊの中にカウント値が０になっているカウ
ンタが１つ以上存在するか否かを判断する（Ｓ２８）。
【００５３】そして、カウント値が０になっているカウ
ンタが１つ以上存在すると判断した場合は、今回セルを
出力した出力ポート９−１ｊと関連するカウンタＷ１
ｊ，Ｗ２ｊ，…，ＷＮｊに、アクティブコネクション数
検出部１８で検出された対応するアクティブコネクショ
ン数を新たに設定するか、或いはカウンタＷ１ｊ，Ｗ２
ｊ，…，ＷＮｊに現在設定されている値とアクティブコ
ネクション数検出部１８で検出された対応するアクティ
ブコネクション数とを加算した値をカウンタＷ１ｊ，Ｗ
２ｊ，…，ＷＮｊに設定する（Ｓ２９）。
ンタが１つ以上存在すると判断した場合は、今回セルを
出力した出力ポート９−１ｊと関連するカウンタＷ１
ｊ，Ｗ２ｊ，…，ＷＮｊに、アクティブコネクション数
検出部１８で検出された対応するアクティブコネクショ
ン数を新たに設定するか、或いはカウンタＷ１ｊ，Ｗ２
ｊ，…，ＷＮｊに現在設定されている値とアクティブコ
ネクション数検出部１８で検出された対応するアクティ
ブコネクション数とを加算した値をカウンタＷ１ｊ，Ｗ
２ｊ，…，ＷＮｊに設定する（Ｓ２９）。
【００５４】その後、出力分離バッファ制御部１７−１
は、次の管理キューとカウンタとの対に注目する（Ｓ２
２）。尚、Ｓ２７，Ｓ２８の判断結果がＮＯとなった場
合も、出力分離バッファ制御部１７−１は、次の管理キ
ューとカウンタとの対に注目する（Ｓ２２）。
は、次の管理キューとカウンタとの対に注目する（Ｓ２
２）。尚、Ｓ２７，Ｓ２８の判断結果がＮＯとなった場
合も、出力分離バッファ制御部１７−１は、次の管理キ
ューとカウンタとの対に注目する（Ｓ２２）。
【００５５】以上の処理を行うことにより、出力ポート
９−１ｊから出力される、各ＲＩＲＯ入力多重バッファ
２−１〜２−Ｎを転送元とするセルの数を、出力ポート
９−１ｊと各ＲＩＲＯ入力多重バッファ２−１〜２−Ｎ
との間に存在するアクティブコネクション数に比例した
ものにすることができる。従って、このことと、入力多
重バッファ制御部３−１にバックプレッシャ信号を加え
ていない場合には各ＲＩＲＯ入力多重バッファ２−１〜
２−Ｎから送られてくる出力ポート９−１ｊを出力先と
するセルの数が同じであることを考えると、ＲＩＲＯ出
力分離バッファ８−１から出力されるセルの数がＲＩＲ
Ｏ出力分離バッファ８−１に入力されるセル数よりも少
ない場合には、出力ポート９−１ｊとの間のアクティブ
コネクション数が少ないＲＩＲＯ入力多重バッファ２−
ｉからのセルがＲＩＲＯ出力分離バッファ８−１にたま
り、その数が予め定められた閾値を越えることになる。
その結果、ＲＩＲＯ入力多重バッファ２−ｉに対応する
入力多重バッファ制御部３−ｉにバックプレッシャ信号
１３が加えられ、ＲＩＲＯ入力多重バッファ２−ｉから
出力ポート９−１ｊに送られてくるセル数が減少するの
で、自然に各アクティブコネクションを転送されるセル
数が同じになる。つまり、出力ポート９−１ｊと各ＲＩ
ＲＯ入力多重バッファ２−１〜２−Ｎとの間に存在する
各アクティブコネクションに同じ幅の帯域を使用させる
ことができる。
９−１ｊから出力される、各ＲＩＲＯ入力多重バッファ
２−１〜２−Ｎを転送元とするセルの数を、出力ポート
９−１ｊと各ＲＩＲＯ入力多重バッファ２−１〜２−Ｎ
との間に存在するアクティブコネクション数に比例した
ものにすることができる。従って、このことと、入力多
重バッファ制御部３−１にバックプレッシャ信号を加え
ていない場合には各ＲＩＲＯ入力多重バッファ２−１〜
２−Ｎから送られてくる出力ポート９−１ｊを出力先と
するセルの数が同じであることを考えると、ＲＩＲＯ出
力分離バッファ８−１から出力されるセルの数がＲＩＲ
Ｏ出力分離バッファ８−１に入力されるセル数よりも少
ない場合には、出力ポート９−１ｊとの間のアクティブ
コネクション数が少ないＲＩＲＯ入力多重バッファ２−
ｉからのセルがＲＩＲＯ出力分離バッファ８−１にたま
り、その数が予め定められた閾値を越えることになる。
その結果、ＲＩＲＯ入力多重バッファ２−ｉに対応する
入力多重バッファ制御部３−ｉにバックプレッシャ信号
１３が加えられ、ＲＩＲＯ入力多重バッファ２−ｉから
出力ポート９−１ｊに送られてくるセル数が減少するの
で、自然に各アクティブコネクションを転送されるセル
数が同じになる。つまり、出力ポート９−１ｊと各ＲＩ
ＲＯ入力多重バッファ２−１〜２−Ｎとの間に存在する
各アクティブコネクションに同じ幅の帯域を使用させる
ことができる。
【００５６】次に本発明の他の実施例について説明す
る。本実施例は、図５に示したＳ２８の処理とＳ２９の
処理との間で、図６の流れ図に示す処理を行うことによ
り実現される。
る。本実施例は、図５に示したＳ２８の処理とＳ２９の
処理との間で、図６の流れ図に示す処理を行うことによ
り実現される。
【００５７】出力分離バッファ制御部１７−１は、Ｓ３
１に於いて出力多重ポート１６−１の利用率が１００％
に近いか否かを判断する。そして、１００％に近いと判
断した場合は（Ｓ３１がＹＥＳ）は、ＲＩＲＯ出力分離
バッファ８−１から出力されるセル数がＲＩＲＯ出力分
離バッファ８−１へ入力されるセル数以上になっている
か否かを判断する（Ｓ３２）。出力セル数が入力セル数
以上の場合は、今回セルを出力した出力ポート９−１ｊ
と関連するカウンタＷ１ｊ，Ｗ２ｊ，…，ＷＮｊに設定
されている値の最大値と最小値との差が予め定められて
いる閾値以上か否かを判断する（Ｓ３３）。ここで、カ
ウンタＷ１ｊ，Ｗ２ｊ，…，ＷＮｊに設定されている最
大値と最小値との差が閾値以上ある場合は、最小値が設
定されているカウンタＷｉｊと対応するＲＩＲＯ入力多
重バッファ２−ｉは、出力ポート９−１ｊと各ＲＩＲＯ
入力多重バッファ２−１〜２−Ｎとの間に存在するアク
ティブコネクション数に比例したセル数よりも多くのセ
ルを出力したと考えることができる。そこで、差が閾値
以上ある場合は、最小値が設定されているカウンタＷｉ
ｊと対応する入力多重バッファ制御部３−ｉに対して出
力ポート９−１ｊを出力先とするセルの出力禁止を指示
するバックプレッシャ信号１３を出力し（Ｓ３４）、出
力ポート９−１ｊと各ＲＩＲＯ入力多重バッファ２−１
〜２−Ｎとの間に存在するアクティブコネクション数に
比例したセル数よりも多くのセルを出力したＲＩＲＯ入
力多重バッファ２−ｉから出力ポート９−１ｊへのセル
が出力されないようにする。尚、Ｓ３１，Ｓ３２，Ｓ３
３の判断結果がＮＯの場合は、次の管理キューとカウン
タとの対に着目する（図５，Ｓ２２）。
１に於いて出力多重ポート１６−１の利用率が１００％
に近いか否かを判断する。そして、１００％に近いと判
断した場合は（Ｓ３１がＹＥＳ）は、ＲＩＲＯ出力分離
バッファ８−１から出力されるセル数がＲＩＲＯ出力分
離バッファ８−１へ入力されるセル数以上になっている
か否かを判断する（Ｓ３２）。出力セル数が入力セル数
以上の場合は、今回セルを出力した出力ポート９−１ｊ
と関連するカウンタＷ１ｊ，Ｗ２ｊ，…，ＷＮｊに設定
されている値の最大値と最小値との差が予め定められて
いる閾値以上か否かを判断する（Ｓ３３）。ここで、カ
ウンタＷ１ｊ，Ｗ２ｊ，…，ＷＮｊに設定されている最
大値と最小値との差が閾値以上ある場合は、最小値が設
定されているカウンタＷｉｊと対応するＲＩＲＯ入力多
重バッファ２−ｉは、出力ポート９−１ｊと各ＲＩＲＯ
入力多重バッファ２−１〜２−Ｎとの間に存在するアク
ティブコネクション数に比例したセル数よりも多くのセ
ルを出力したと考えることができる。そこで、差が閾値
以上ある場合は、最小値が設定されているカウンタＷｉ
ｊと対応する入力多重バッファ制御部３−ｉに対して出
力ポート９−１ｊを出力先とするセルの出力禁止を指示
するバックプレッシャ信号１３を出力し（Ｓ３４）、出
力ポート９−１ｊと各ＲＩＲＯ入力多重バッファ２−１
〜２−Ｎとの間に存在するアクティブコネクション数に
比例したセル数よりも多くのセルを出力したＲＩＲＯ入
力多重バッファ２−ｉから出力ポート９−１ｊへのセル
が出力されないようにする。尚、Ｓ３１，Ｓ３２，Ｓ３
３の判断結果がＮＯの場合は、次の管理キューとカウン
タとの対に着目する（図５，Ｓ２２）。
【００５８】その後、Ｓ２９でカウンタＷ１ｊ，Ｗ２
ｊ，…，ＷＮｊの値を更新するが、本実施例では、カウ
ンタＷ１ｊ，Ｗ２ｊ，…，ＷＮｊに現在設定されている
値とアクティブコネクション数検出部１８で検出された
対応するアクティブコネクション数とを加算した値をカ
ウンタＷ１ｊ，Ｗ２ｊ，…，ＷＮｊに設定することによ
り、カウンタＷ１ｊ，Ｗ２ｊ，…，ＷＮｊの値を更新す
る。尚、本実施例では、カウンタＷ１ｊ，Ｗ２ｊ，…，
ＷＮｊに設定されている最大値と最小値との差が閾値以
上の場合、最小値が設定されているカウンタＷｉｊに対
応する入力多重バッファ制御部３−ｉに対して、出力ポ
ート９−１ｊへのセルの出力禁止を指示するバックプレ
ッシャ信号１３を出力するようにしたが、最大値との差
が閾値以上あるカウンタを全て求め、そのカウンタと対
応する入力多重バッファ制御部に対してバックプレッシ
ャ信号１３を出力するようにしても良い。
ｊ，…，ＷＮｊの値を更新するが、本実施例では、カウ
ンタＷ１ｊ，Ｗ２ｊ，…，ＷＮｊに現在設定されている
値とアクティブコネクション数検出部１８で検出された
対応するアクティブコネクション数とを加算した値をカ
ウンタＷ１ｊ，Ｗ２ｊ，…，ＷＮｊに設定することによ
り、カウンタＷ１ｊ，Ｗ２ｊ，…，ＷＮｊの値を更新す
る。尚、本実施例では、カウンタＷ１ｊ，Ｗ２ｊ，…，
ＷＮｊに設定されている最大値と最小値との差が閾値以
上の場合、最小値が設定されているカウンタＷｉｊに対
応する入力多重バッファ制御部３−ｉに対して、出力ポ
ート９−１ｊへのセルの出力禁止を指示するバックプレ
ッシャ信号１３を出力するようにしたが、最大値との差
が閾値以上あるカウンタを全て求め、そのカウンタと対
応する入力多重バッファ制御部に対してバックプレッシ
ャ信号１３を出力するようにしても良い。
【００５９】このようにすることにより、ＲＩＲＯ出力
分離バッファ８−１から出力されるセル数がＲＩＲＯ出
力分離バッファ８−１に入力されるセル数よりも多い場
合であっても、アクティブコネクション毎に同じ帯域を
使わせることができる。
分離バッファ８−１から出力されるセル数がＲＩＲＯ出
力分離バッファ８−１に入力されるセル数よりも多い場
合であっても、アクティブコネクション毎に同じ帯域を
使わせることができる。
【００６０】
【発明の効果】以上説明したように本発明は、入力多重
バッファに蓄積されているセルの内、出力分離バッファ
に蓄積されている、上記入力多重バッファからのセルの
数が予め定められている閾値以上になっている出力ポー
トを出力先とするセルの出力を禁止するようにしたもの
であるので、特定の出力ポートを出力先とするセルがバ
ースト的に大量に発生した場合でも、他の出力ポートを
出力先とするセルを出力することができる。
バッファに蓄積されているセルの内、出力分離バッファ
に蓄積されている、上記入力多重バッファからのセルの
数が予め定められている閾値以上になっている出力ポー
トを出力先とするセルの出力を禁止するようにしたもの
であるので、特定の出力ポートを出力先とするセルがバ
ースト的に大量に発生した場合でも、他の出力ポートを
出力先とするセルを出力することができる。
【００６１】また、本発明は、出力分離バッファに蓄積
されているセルを出力ポートに出力するときには、その
出力ポートから出力される、各入力多重バッファからの
セル数が、その出力ポートと各入力多重バッファとの間
に存在するアクティブコネクション数に比例するように
制御するものであるので、各アクティブコネクションが
使用する出力ポートの帯域を同じにすることができ、各
利用者に対するサービスを均等にすることができる。
されているセルを出力ポートに出力するときには、その
出力ポートから出力される、各入力多重バッファからの
セル数が、その出力ポートと各入力多重バッファとの間
に存在するアクティブコネクション数に比例するように
制御するものであるので、各アクティブコネクションが
使用する出力ポートの帯域を同じにすることができ、各
利用者に対するサービスを均等にすることができる。
【００６２】また、本発明は、各出力ポートと各入力多
重バッファとの間のアクティブコネクション数をカウン
タに設定し、出力分離バッファに蓄積されているセルを
出力ポートに出力するときには、その出力ポートに対応
するカウンタの内、カウント値が０になっていないカウ
ンタに対応する入力多重バッファから送られてきたセル
を順次出力し、セルを出力する毎に、出力したセルの送
信元の入力多重バッファに対応するカウンタの値を減算
するものであるので、出力ポートがネックになっている
場合、各アクティブコネクションが使用する帯域を同じ
にすることができる。
重バッファとの間のアクティブコネクション数をカウン
タに設定し、出力分離バッファに蓄積されているセルを
出力ポートに出力するときには、その出力ポートに対応
するカウンタの内、カウント値が０になっていないカウ
ンタに対応する入力多重バッファから送られてきたセル
を順次出力し、セルを出力する毎に、出力したセルの送
信元の入力多重バッファに対応するカウンタの値を減算
するものであるので、出力ポートがネックになっている
場合、各アクティブコネクションが使用する帯域を同じ
にすることができる。
【００６３】また、本発明は、出力分離バッファから出
力されるセル数が出力分離バッファに入力されるセル数
以上の場合、その出力分離バッファに接続されている各
出力ポートそれぞれに於いて、その出力ポートに対して
設けられている各カウンタのカウント値に基づいてアク
ティブコネクション数に比例したセル数以上のセルを前
記出力ポートから出力している入力多重バッファを検出
し、該検出した入力多重バッファに蓄積されているセル
の内の、前記出力ポートを出力先とするセルの出力を禁
止するものであるので、出力分離バッファから出力され
るセル数が出力分離バッファ入力されるセル数以上の場
合、各アクティブコネクションの使用帯域を同じにする
ことができる。
力されるセル数が出力分離バッファに入力されるセル数
以上の場合、その出力分離バッファに接続されている各
出力ポートそれぞれに於いて、その出力ポートに対して
設けられている各カウンタのカウント値に基づいてアク
ティブコネクション数に比例したセル数以上のセルを前
記出力ポートから出力している入力多重バッファを検出
し、該検出した入力多重バッファに蓄積されているセル
の内の、前記出力ポートを出力先とするセルの出力を禁
止するものであるので、出力分離バッファから出力され
るセル数が出力分離バッファ入力されるセル数以上の場
合、各アクティブコネクションの使用帯域を同じにする
ことができる。
【図１】本発明の前提となるＡＴＭ交換機の構成を示す
ブロック図である。
ブロック図である。
【図２】入力多重バッファ制御部３−１〜３−Ｎの処理
例を示す流れ図である。
例を示す流れ図である。
【図３】出力分離バッファ制御部１０−１〜１０−Ｎの
処理例を示す流れ図である。
処理例を示す流れ図である。
【図４】本発明の一実施例のブロック図である。
【図５】出力分離バッファ制御部１７−１〜１７−Ｎの
処理例を示す流れ図である。
処理例を示す流れ図である。
【図６】本発明の他の実施例を示す流れ図である。
【図７】従来の技術を説明するためのブロック図であ
る。
る。
【図８】従来の技術を説明するためのブロック図であ
る。
る。
１−１１〜１−ＮＫ…入力ポート ２−１〜２−Ｎ…ＲＩＲＯ入力多重バッファ ３−１〜３−Ｎ…入力多重バッファ制御部 ４−１１〜４−ＮＬ…管理キュー ５…時分割バス ６−１〜６−Ｎ…ＦＩＦＯ出力バッファ ７−１〜７−Ｎ…出力バッファ制御部 ８−１〜８−Ｎ…ＲＩＲＯ出力分離バッファ ９−１１〜９−ＮＬ…出力ポート １０−１〜１０−Ｎ…出力分離バッファ制御部 １１−１１〜１１−ＮＬ…管理キュー １２，１３，１４−１〜１４−Ｎ…バックプレッシャ信
号 １５−１〜１５−Ｎ…入力多重ポート １６−１〜１６−Ｎ…出力多重ポート １７−１〜１７−Ｎ…出力分離バッファ制御部 １８…アクティブコネクション数検出部
号 １５−１〜１５−Ｎ…入力多重ポート １６−１〜１６−Ｎ…出力多重ポート １７−１〜１７−Ｎ…出力分離バッファ制御部 １８…アクティブコネクション数検出部
Claims (3)
- 【請求項１】 複数の入力ポートが接続された複数の入
力多重バッファと、複数の出力ポートが接続された複数
の出力分離バッファと、前記入力多重バッファの数と同
数のセルを同時に入力することができる、前記各出力分
離バッファ毎の出力バッファとを備えたＡＴＭ交換機の
ＡＴＭ交換方法であって、各出力ポートそれぞれについて、各入力多重バッファと
の間に存在するアクティブコネクション数を検出し、 入力ポートから入力されたセルを、そのセルが入力され
た入力ポートに接続されている入力多重バッファに蓄積
し、 入力多重バッファに蓄積されているセルの内、入力多重
バッファの個数以上のセルを蓄積できる空きスペースが
存在しない出力バッファに対応する出力ポートを出力先
とするセル、及び出力分離バッファに蓄積されている、
前記入力多重バッファからのセルの数が予め定められた
閾値以上の出力ポートを出力先とするセルの出力を禁止
し、それ以外のセルを順次入力多重バッファから読み出
してそのセルの出力先の出力ポートと対応する出力バッ
ファに蓄積し、 前記出力バッファに蓄積されているセルを順次読み出し
て対応する出力分離バッファに蓄積し、 出力分離バッファに蓄積されているセルを出力ポートに
出力するときには、その出力ポートから出力される、各
入力多重バッファからのセルの数が、その出力ポートと
各入力多重バッファとの間に存在するアクティブコネク
ション数に比例するように制御することを特徴とするＡ
ＴＭ交換方法。 - 【請求項２】 検出した各アクティブコネクション数
を、各出力ポートそれぞれに対して設けられた各入力多
重バッファ毎のカウンタの内の、対応するカウンタに設
定し、 出力分離バッファに蓄積されているセルを出力ポートに
出力するときには、その出力ポートに対応するカウンタ
の内、カウント値が０になっていないカウンタに対応す
る入力多重バッファから送られてきたセルを順次出力
し、セルを出力する毎に、出力したセルの送信元の入力
多重バッファに対応するカウンタの値を減算することを
特徴とする請求項１記載のＡＴＭ交換方法。 - 【請求項３】 出力分離バッファから出力されるセル数
が出力分離バッファに入力されるセル数以上の場合、そ
の出力分離バッファに接続されている各出力ポートそれ
ぞれに於いて、その出力ポートに対して設けられている
各入力多重バッファ毎のカウンタのカウント値に基づい
てアクティブコネクション数に比例したセル数以上のセ
ルを前記出力ポートから出力している入力多重バッファ
を検出し、該検出した入力多重バッファに蓄積されてい
るセルの内の、前記出力ポートを出力先とするセルの出
力を禁止することを特徴とする請求項２記載のＡＴＭ交
換方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34688195A JP2827998B2 (ja) | 1995-12-13 | 1995-12-13 | Ａｔｍ交換方法 |
| CA 2192637 CA2192637C (en) | 1995-12-13 | 1996-12-11 | Asynchronous transfer mode switching method and asynchronous transfer mode switch |
| US08/764,483 US6046997A (en) | 1995-12-13 | 1996-12-12 | Asynchronous transfer mode switching method and asynchronous transfer mode switch |
| SE9604576A SE516890C2 (sv) | 1995-12-13 | 1996-12-12 | Sätt för omkoppling i asynkront överföringsarbetssätt och omkopplare för asynkront överföringsarbetssätt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34688195A JP2827998B2 (ja) | 1995-12-13 | 1995-12-13 | Ａｔｍ交換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162906A JPH09162906A (ja) | 1997-06-20 |
| JP2827998B2 true JP2827998B2 (ja) | 1998-11-25 |
Family
ID=18386458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34688195A Expired - Fee Related JP2827998B2 (ja) | 1995-12-13 | 1995-12-13 | Ａｔｍ交換方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6046997A (ja) |
| JP (1) | JP2827998B2 (ja) |
| CA (1) | CA2192637C (ja) |
| SE (1) | SE516890C2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195335B1 (en) * | 1997-06-27 | 2001-02-27 | International Business Machines Corporation | Data switch |
| JP3075267B2 (ja) | 1998-09-02 | 2000-08-14 | 日本電気株式会社 | Ａｔｍセルバッファ読出し制御装置及び制御方法 |
| US6647011B1 (en) * | 1999-02-22 | 2003-11-11 | Marconi Communications, Inc. | Method and system for switching using an arbitrator |
| US7031330B1 (en) * | 1999-04-15 | 2006-04-18 | Marconi Intellectual Property (Ringfence), Inc. | Very wide memory TDM switching system |
| CA2388348A1 (en) * | 1999-10-06 | 2001-04-12 | Tenor Networks, Inc. | Hierarchical output-queued packet-buffering system and method |
| EP1198098B1 (en) * | 2000-09-27 | 2006-05-24 | International Business Machines Corporation | Switching arrangement and method with separated output buffers |
| DE60119866T2 (de) * | 2000-09-27 | 2007-05-10 | International Business Machines Corp. | Vermittlungseinrichtung und verfahren mit getrennten Ausgangspuffern |
| WO2002069668A1 (en) * | 2001-02-28 | 2002-09-06 | International Business Machines Corporation | Switching arrangement and method with separated output buffers |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2880271B2 (ja) * | 1990-08-17 | 1999-04-05 | 株式会社日立製作所 | 帯域制御方法および回路 |
| EP0471256A3 (en) * | 1990-08-10 | 1993-08-04 | Hitachi, Ltd. | Atm switch and atm multiplexer |
| CA2097350C (en) * | 1992-08-17 | 1998-12-22 | Shahrukh S. Merchant | Asynchronous transfer mode (atm) transmission test cell generator |
| AU675302B2 (en) * | 1993-05-20 | 1997-01-30 | Nec Corporation | Output-buffer switch for asynchronous transfer mode |
| JPH08288965A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | スイッチングシステム |
-
1995
- 1995-12-13 JP JP34688195A patent/JP2827998B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-11 CA CA 2192637 patent/CA2192637C/en not_active Expired - Fee Related
- 1996-12-12 SE SE9604576A patent/SE516890C2/sv not_active IP Right Cessation
- 1996-12-12 US US08/764,483 patent/US6046997A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＮＥＣ技報、Ｖｏｌ．４７、Ｎｏ．７（１９９４．８．２５）、ｐ．４１−４８ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6046997A (en) | 2000-04-04 |
| SE516890C2 (sv) | 2002-03-19 |
| CA2192637C (en) | 2002-02-05 |
| JPH09162906A (ja) | 1997-06-20 |
| SE9604576L (sv) | 1997-06-14 |
| SE9604576D0 (sv) | 1996-12-12 |
| CA2192637A1 (en) | 1997-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455820A (en) | Output-buffer switch for asynchronous transfer mode | |
| CA2204172C (en) | Large capacity atm switch | |
| EP0494170B1 (en) | Switching node for a communications switching network | |
| EP1009189B1 (en) | RRGS-round-robin greedy scheduling for input/output buffered terabit switches | |
| US5355372A (en) | Threshold-based load balancing in ATM switches with parallel switch planes related applications | |
| JP2837651B2 (ja) | 通信システム | |
| WO1997012494A1 (en) | An asymmetric switch architecture for use in a network switch node | |
| JP2000261506A (ja) | レート制御されるマルチクラスの大容量パケットスイッチ | |
| JP3115813B2 (ja) | 通信方法 | |
| JP2827998B2 (ja) | Ａｔｍ交換方法 | |
| US20030227920A1 (en) | Switchover system and method in a data packet switching network | |
| EP0765589A1 (en) | Large capacity modular atm switch | |
| US6046982A (en) | Method and apparatus for reducing data loss in data transfer devices | |
| US7433365B1 (en) | System architecture for linking channel banks of a data communication system | |
| EP1220497B1 (en) | Packet switch | |
| US20030012214A1 (en) | Hybrid time switch as a rotator tandem | |
| EP0870415B1 (en) | Switching apparatus | |
| US5923645A (en) | Cell rate control device and method | |
| WO1993003565A1 (en) | An atm switching arrangement | |
| Obara et al. | High speed transport processor for broad-band burst transport system | |
| JP2546490B2 (ja) | スイッチング・システム | |
| JPH0382244A (ja) | プロセッサ間通信システム | |
| KR100382144B1 (ko) | 입출력버퍼형 스위치의 셀 시지연 보상방법 | |
| JP2546526B2 (ja) | 交換システム | |
| JP2965385B2 (ja) | マルチバスにおけるデータセルの転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |