JP2825232B2 - Cyclic digital filter - Google Patents
Cyclic digital filterInfo
- Publication number
- JP2825232B2 JP2825232B2 JP63076149A JP7614988A JP2825232B2 JP 2825232 B2 JP2825232 B2 JP 2825232B2 JP 63076149 A JP63076149 A JP 63076149A JP 7614988 A JP7614988 A JP 7614988A JP 2825232 B2 JP2825232 B2 JP 2825232B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital
- random number
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えばディジタルサーボにおけるイコラ
イザに使用される巡回形ディジタルフィルタに関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a recursive digital filter used for an equalizer in a digital servo, for example.
(従来の技術) 巡回形ディジタルフィルタは第2図に示すように乗算
係数αによる累積加算を行うものであり、そのハードウ
ェア構成は第3図に示すものとされている。第3図中符
号1はディジタル入力データが入力される入力端子であ
る。このディジタル入力データは加算器2を経て出力端
子3からディジタル出力データとして出力される。これ
とともに、加算器2の出力データはRAM4に1データ周期
保持される。そして、RAM4の出力データは乗算器6でRO
M5に記憶保持されている係数αと乗算され、加算器2に
入力される。(Related Art) A recursive digital filter performs cumulative addition using a multiplication coefficient α as shown in FIG. 2, and has a hardware configuration shown in FIG. In FIG. 3, reference numeral 1 denotes an input terminal to which digital input data is input. The digital input data is output as digital output data from the output terminal 3 via the adder 2. At the same time, the output data of the adder 2 is held in the RAM 4 for one data period. The output data of RAM 4 is output to
Multiplied by the coefficient α stored in M5 and input to the adder 2.
ところで、上述したRAM4が保持できるデータ長は所定
長すなわち有限語長である一方、RAM4に入力される入力
データのデータ長は累積加算結果である。このため、入
力データに対し下位ビットの四捨五入や切捨て等の丸め
を行うことにより、データ長を制限している。The data length that the RAM 4 can hold is a predetermined length, that is, a finite word length, while the data length of the input data input to the RAM 4 is a result of the cumulative addition. For this reason, the data length is limited by performing rounding such as rounding or truncation of lower bits on input data.
このため、RAM4の入力データが微小または“0"の値の
とき、加算器2に入力されるこのRAM4の出力データと係
数αとの乗算値が不正確になる。この結果、出力端子3
から出力されるデータに誤差を生じる。Therefore, when the input data of the RAM 4 is minute or “0”, the multiplied value of the output data of the RAM 4 and the coefficient α inputted to the adder 2 becomes inaccurate. As a result, output terminal 3
Causes an error in the data output from.
そして、このようなフィルタは巡回形であるため、上
述の如く生じた誤差は蓄積される。このため、例えば入
力端子1から入力されるデータに“0"が続いたとき、こ
の誤差の蓄積により、出力端子3から出力されるデータ
は“0"に収束せず所定の値で止まるという問題が生じ
る。Since such a filter is of a recursive type, errors generated as described above are accumulated. Therefore, for example, when "0" continues to the data input from the input terminal 1, the error output causes the data output from the output terminal 3 to stop at a predetermined value without converging to "0". Occurs.
(発明が解決しようとする課題) このような従来の巡回形ディジタルフィルタは、入力
されるデータに“0"が続いたとき、データの丸めに基因
する誤差の蓄積により、出力されるデータは“0"に収束
せず所定の値で止まるという問題を有する。(Problems to be Solved by the Invention) In such a conventional recursive digital filter, when "0" continues to input data, the output data becomes "accumulated" due to accumulation of errors due to data rounding. There is a problem that it does not converge to 0 "and stops at a predetermined value.
そこで、この発明は、ディジタル出力データに対しデ
ータの丸めに基因する誤差の影響を少なくした巡回形デ
ィジタルフィルタの提供を目的とする。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a recursive digital filter in which the influence of an error due to data rounding on digital output data is reduced.
[発明の構成] (課題を解決するための手段) ディジタル入力データに、所定の係数と所定の丸めが
行われたディジタル出力データとの乗算値を加算し、こ
の加算値を前記ディジタル出力データとした巡回形ディ
ジタルフィルタにおいて、所定回数以上同一値が連続す
ることなくかつ平均値が“0"の乱数データを発生する乱
数発生手段と、この乱数発生手段により発生された前記
乱数データを、前記ディジタル入力データに加算する加
算手段と、を具備することを特徴とするものである。[Means for Solving the Problems] A multiplication value of a predetermined coefficient and a predetermined rounded digital output data is added to the digital input data. A random number generating means for generating random number data having an average value of "0" without the same value continuing for a predetermined number of times or more and the random number data generated by the random number generating means. And adding means for adding to the input data.
(作 用) この発明では、ディジタル入力データに、所定回数以
上同一値が連続することない乱数データを加えているの
で、入力されるデータに“0"が続いたときでも、実質的
に“0"のデータが続けて入力されていることにはならな
い。また、前記した加算データは平均値が“0"であるの
で、ディジタル出力データをf特(周波数特性)で見た
ときに、このフィルタによるf特(周波数特性)がでる
だけである。(Operation) According to the present invention, random number data in which the same value does not continue more than a predetermined number of times is added to the digital input data. It does not mean that the data of "is continuously input. Further, since the average value of the added data is "0", when the digital output data is viewed with the frequency characteristic (frequency characteristic), only the frequency characteristic (frequency characteristic) by this filter is obtained.
(実施例) 以下、この発明の一実施例を説明する。(Example) Hereinafter, one example of the present invention will be described.
第1図はこの実施例に係る巡回形ディジタルフィルタ
の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a recursive digital filter according to this embodiment.
図中符号11はディジタル入力データが入力される入力
端子である。このディジタル入力データは加算器12およ
び加算器13を経て出力端子14からディジタル出力データ
として出力される。加算器12では、乱数発生器15で発生
した整数の乱数データが重畳される。加算器13では、出
力すべきデータの丸めが行われ、すなわちX+Yビット
長のデータがXビット長のデータとされる。この加算器
13の出力データは上述したように出力端子14からディジ
タル出力データとして出力されるとともにRAM16に1デ
ータ周期保持される。そして、RAM16の出力データは乗
算器17でROM18に記憶保持されている係数αと乗算さ
れ、加算器13に入力される。Reference numeral 11 in the figure denotes an input terminal to which digital input data is input. The digital input data is output as digital output data from an output terminal 14 via an adder 12 and an adder 13. In the adder 12, the integer random number data generated by the random number generator 15 is superimposed. In the adder 13, the data to be output is rounded, that is, the data of X + Y bit length is converted to the data of X bit length. This adder
The output data of 13 is output as digital output data from the output terminal 14 as described above, and is held in the RAM 16 for one data cycle. The output data of the RAM 16 is multiplied by the coefficient α stored in the ROM 18 by the multiplier 17 and input to the adder 13.
この実施例の巡回形ディジタルフィルタでは、上述し
たように入力データに乱数を加算しているので、入力さ
れるデータに“0"が続いたときでも、実質的に“0"のデ
ータが続けて入力されていることにはならない。このた
め、従来のように一定の値に固定されるといった不具合
はなくなる。In the recursive digital filter of this embodiment, since a random number is added to the input data as described above, even when the input data continues to be "0", the data of "0" substantially continues. It does not mean that it has been entered. For this reason, there is no problem that the value is fixed to a constant value as in the related art.
また、乱数発生器15で発生した整数の乱数データは、
平均値が“0"であるので、ディジタル出力データをf特
(周波数特性)で見たときに、このフィルタによるf特
(周波数特性)がでるだけである。The integer random number data generated by the random number generator 15 is
Since the average value is "0", when the digital output data is viewed in terms of f-characteristics (frequency characteristics), only f-characteristics (frequency characteristics) are obtained by this filter.
[発明の効果] 以上のように、この発明は、ディジタル出力データに
対しデータの丸めに基因する誤差の影響を少なくするこ
とができる。[Effects of the Invention] As described above, the present invention can reduce the influence of errors caused by data rounding on digital output data.
第1図はこの実施例に係る巡回形ディジタルフィルタの
構成を示すブロック図、第2図および第3図は従来の巡
回形ディジタルフィルタを説明するための図である。 11……入力端子、12……加算器、13……加算器、14……
出力端子、15……乱数発生器、16……RAM、17……乗算
器、18……ROM。FIG. 1 is a block diagram showing the configuration of a recursive digital filter according to this embodiment, and FIGS. 2 and 3 are diagrams for explaining a conventional recursive digital filter. 11 Input terminal, 12 Adder, 13 Adder, 14
Output terminal, 15 Random number generator, 16 RAM, 17 Multiplier, 18 ROM.
フロントページの続き (56)参考文献 特開 昭60−261210(JP,A) 特開 昭63−70608(JP,A) 特開 昭61−139832(JP,A) 特開 昭60−49436(JP,A) (58)調査した分野(Int.Cl.6,DB名) H03H 17/00 - 17/08Continuation of the front page (56) References JP-A-60-261210 (JP, A) JP-A-63-70608 (JP, A) JP-A-61-139832 (JP, A) JP-A-60-49436 (JP) , A) (58) Fields surveyed (Int. Cl. 6 , DB name) H03H 17/00-17/08
Claims (2)
定の丸めが行われたディジタル出力データとの乗算値を
加算し、この加算値を前記ディジタル出力データとした
巡回形ディジタルフィルタにおいて、 所定回数以上同一値が連続することなく平均値が“0"の
乱数データを発生する乱数発生手段と、 この乱数発生手段により発生された前記乱数データを、
前記ディジタル入力データに加算する加算手段と、 を具備することを特徴とする巡回形ディジタルフィル
タ。1. A recursive digital filter in which a multiplication value of a predetermined coefficient and a predetermined rounded digital output data is added to digital input data, and the sum is used as the digital output data. Random number generating means for generating random number data having an average value of "0" without the same value continuing; and the random number data generated by the random number generating means,
A recursive digital filter, comprising: an adding means for adding the digital input data.
ィジタル出力データとの乗算値を加算し、この加算値を
前記ディジタル出力データとし、この出力データのビッ
ト数よりも大きなビット数で上記乗算値を得るフィルタ
方式において、 所定回数以上同一値が連続することなく平均値が“0"の
乱数データを発生する第1のステップと、 このステップにより発生された前記乱数データを、前記
ディジタル入力データに加算する第2のステップと、 このステップにより得られたデータに対して上記乗算値
を加算する第3のステップとを具備することを特徴とす
るフィルタ方式。2. A multiplication value of a predetermined coefficient and digital output data is added to digital input data, and the added value is used as the digital output data, and the multiplication value is larger than the number of bits of the output data. A first step of generating random number data having an average value of “0” without the same value being repeated more than a predetermined number of times; and adding the random number data generated in this step to the digital input data. A filter method, comprising: a second step of adding, and a third step of adding the multiplied value to data obtained by this step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63076149A JP2825232B2 (en) | 1988-03-31 | 1988-03-31 | Cyclic digital filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63076149A JP2825232B2 (en) | 1988-03-31 | 1988-03-31 | Cyclic digital filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01251813A JPH01251813A (en) | 1989-10-06 |
JP2825232B2 true JP2825232B2 (en) | 1998-11-18 |
Family
ID=13596958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63076149A Expired - Fee Related JP2825232B2 (en) | 1988-03-31 | 1988-03-31 | Cyclic digital filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2825232B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970001314B1 (en) * | 1994-04-14 | 1997-02-05 | 엘지반도체 주식회사 | Digital filter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0622315B2 (en) * | 1984-06-08 | 1994-03-23 | ソニー株式会社 | Digital filter circuit |
JPS61139832A (en) * | 1984-12-12 | 1986-06-27 | Pioneer Electronic Corp | Random data generating device |
JPS6370608A (en) * | 1986-09-12 | 1988-03-30 | Toshiba Corp | Digital filter circuit |
-
1988
- 1988-03-31 JP JP63076149A patent/JP2825232B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01251813A (en) | 1989-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4034196A (en) | Digital signal processing device with quantizer | |
US5369710A (en) | Sound field correcting apparatus and method | |
US5894428A (en) | Recursive digital filter | |
GB2078406A (en) | Interpolator | |
JP2957183B2 (en) | Cyclic digital filter | |
US6735608B1 (en) | Data interpolation method | |
JP2825232B2 (en) | Cyclic digital filter | |
US4823296A (en) | First order digital filter with controlled boost/truncate quantizer | |
US4213187A (en) | Digital filters with control of limit cycles | |
EP0522528A1 (en) | A prediction filter | |
JPH0346813A (en) | Digital filter circuit | |
JPS5853217A (en) | Digital filter circuit | |
US6269115B1 (en) | Linear-phase filter implementation using orthonormal laguerre expansions | |
JPS60261210A (en) | Digital filter circuit | |
JPS62260229A (en) | Multiplying circuit | |
JP2970240B2 (en) | DC offset removal circuit of A / D converter | |
JPS62297934A (en) | Digital signal processor | |
JPS62196917A (en) | Waveform generator | |
JP3264603B2 (en) | Digital signal processor | |
JP3252298B2 (en) | Sampling rate converter | |
Williamson et al. | Error feedback in a class of orthogonal polynomial digital filter structures | |
JPS60254372A (en) | Arithmetic unit for sum of products | |
JPH05145376A (en) | Digital filter | |
Gavel | Numerical stabilization of the banded Levinson algorithm | |
JP3066666B2 (en) | Inverse quantizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |