JP2822715B2 - Laser trimming method and apparatus for film resistance - Google Patents
Laser trimming method and apparatus for film resistanceInfo
- Publication number
- JP2822715B2 JP2822715B2 JP3232178A JP23217891A JP2822715B2 JP 2822715 B2 JP2822715 B2 JP 2822715B2 JP 3232178 A JP3232178 A JP 3232178A JP 23217891 A JP23217891 A JP 23217891A JP 2822715 B2 JP2822715 B2 JP 2822715B2
- Authority
- JP
- Japan
- Prior art keywords
- laser beam
- electric circuit
- control
- circuit device
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、混成集積回路等の電気
回路装置に含まれている膜抵抗のレーザトリミング方法
及び装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for laser trimming of a film resistor included in an electric circuit device such as a hybrid integrated circuit.
【0002】[0002]
【従来の技術】厚膜抵抗にコヒーレントなレーザビーム
をパルス的に投射し、ホットスポットを順次重ねてカッ
ト溝を形成する所謂レーザトリミング法は、ハイブリッ
ドICのファンクショントリミング等において周知の技
術である。ファンクショントリミングでは、膜抵抗にレ
ーザビームでホットスポットを所定個形成するごとに電
気回路の出力電圧を測定し、この出力電圧が所定値に達
するまで膜抵抗に繰返しレーザビームを投射する。2. Description of the Related Art A so-called laser trimming method in which a coherent laser beam is radiated onto a thick film resistor in a pulsed manner to form a cut groove by sequentially overlapping hot spots is a well-known technique in function trimming of a hybrid IC. In function trimming, the output voltage of an electric circuit is measured each time a predetermined number of hot spots are formed on a film resistor by a laser beam, and a laser beam is repeatedly projected on the film resistor until the output voltage reaches a predetermined value.
【0003】[0003]
【発明が解決しようとする課題】ところで、レーザビー
ム自体もしくはトリミングされた際に膜抵抗から発せら
れる輻射線の中に様々な波長の光線が含まれている。膜
抵抗の近くにモノリシックICが配置された場合には、
特定の波長の光線がモノリシックICに悪影響を及ぼす
ことがある。例えば、モノリシックICにラッチ回路が
含まれている場合には、特定の波長の光線がモノリシッ
クICに入射することによってラッチ回路が誤動作し、
出力電圧の送出が遮断されることがある。このようにな
ると、膜抵抗のトリミング状態の確認が不可能になる。
また出力電圧が低レベルになると、制御装置はトリミン
グ不足と判断し、膜抵抗のカット溝の形成を継続し、膜
抵抗を不良に至らしめることがある。By the way, various wavelengths of light are included in the laser beam itself or the radiation emitted from the film resistor when trimmed. When a monolithic IC is placed near the film resistor,
Certain wavelengths of light can adversely affect monolithic ICs. For example, when a latch circuit is included in a monolithic IC, a light beam of a specific wavelength enters the monolithic IC, and the latch circuit malfunctions.
Output voltage transmission may be interrupted. In this case, it is impossible to confirm the trimming state of the film resistance.
When the output voltage becomes low, the control device determines that trimming is insufficient, and continues to form a cut groove for the film resistance, which may result in a defective film resistance.
【0004】そこで、本発明はレーザトリミングを正確
に行うことができる方法及び装置を提供することにあ
る。Accordingly, an object of the present invention is to provide a method and an apparatus capable of performing laser trimming accurately.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
の本発明は、電気回路装置の出力を測定し、この測定結
果に基づいて前記電気回路装置に含まれている膜抵抗を
レーザビームでトリミングする方法において、前記電気
回路装置の入力電圧を、前記レーザビームに基づいて前
記電気回路装置が誤動作しないレベルに切り換えて前記
膜抵抗にレーザビームを投射し、その後に前記電気回路
装置の出力を測定することが可能なレベルの入力電圧を
前記電気回路装置に与えることを特徴とする膜抵抗のレ
ーザトリミング方法に係わるものである。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention measures the output of an electric circuit device and, based on the measurement result, changes the film resistance contained in the electric circuit device with a laser beam. In the trimming method, the input voltage of the electric circuit device is switched to a level at which the electric circuit device does not malfunction based on the laser beam, and the laser beam is projected on the film resistor.After that, the output of the electric circuit device is output. The present invention relates to a method of laser trimming a film resistor, which provides an input voltage at a level that can be measured to the electric circuit device.
【0006】電気回路装置がラッチ回路を含む場合に
は、請求項2に示すように、レーザビーム投射期間と測
定期間との間にラッチ回路をリセット(ラッチ解放)状
態にすることが望ましい。When the electric circuit device includes a latch circuit, it is desirable that the latch circuit be reset (latch released) between the laser beam projection period and the measurement period.
【0007】上記トリミングを行うための装置に関する
発明は、電気回路装置に含まれている膜抵抗をレーザト
リミングする装置において、測定電源と、この測定電源
と前記電気回路装置の入力端子との間に接続された入力
電圧制御回路と、前記電気回路装置の出力端子に接続さ
れた測定装置と、前記膜抵抗にレーザビームを投射する
ためのレーザビーム投射装置と、前記入力電圧制御回路
と前記測定装置と前記レーザビーム投射装置とを制御す
る制御装置とを備えており、且つ制御装置は所定の周期
を有する第1の制御パルスを発生すると共に、前記所定
の周期と同一又はこの整数倍の周期を有する第2の制御
パルスを前記第1の制御パルスと異なる時間に発生する
ように構成されており、前記レーザビーム投射装置は前
記第1の制御パルスに応答してレーザビームを前記膜抵
抗に投射するように構成されており、前記測定装置は前
記第2の制御パルスに応答して前記電気回路装置の出力
を測定するように構成されており、前記入力電圧制御回
路は前記第1の制御パルスに応答して前記測定電源から
前記電気回路装置に供給する入力電圧を前記第1の制御
パルスの幅よりも長い所定時間だけ低いレベルにするス
イッチを有していることを特徴とする膜抵抗のレーザト
リミング装置に係わるものである。The invention relating to the above-described apparatus for performing trimming is directed to an apparatus for laser-trimming a film resistor included in an electric circuit device, wherein a measuring power supply is provided between the measuring power supply and an input terminal of the electric circuit apparatus. A connected input voltage control circuit, a measuring device connected to an output terminal of the electric circuit device, a laser beam projecting device for projecting a laser beam on the film resistor, the input voltage control circuit, and the measuring device And a control device for controlling the laser beam projection device, and the control device generates a first control pulse having a predetermined period, and sets the same period as the predetermined period or a period that is an integral multiple of the predetermined period. And the second control pulse is generated at a different time from the first control pulse. Configured to project a laser beam onto the film resistor in response to the measurement, wherein the measurement device is configured to measure an output of the electrical circuit device in response to the second control pulse, The input voltage control circuit includes a switch that lowers an input voltage supplied from the measurement power supply to the electric circuit device for a predetermined time longer than a width of the first control pulse in response to the first control pulse. The present invention relates to a film trimming laser trimming device having a film resistance.
【0008】電気回路装置がラッチ回路を有している場
合には、請求項4に示すように第1、第2及び第3の制
御パルスを発生させ、第3の制御パルスでラッチ回路を
リセットするように構成することができる。When the electric circuit device has a latch circuit, first, second and third control pulses are generated, and the latch circuit is reset by the third control pulse. Can be configured.
【0009】[0009]
【作用】請求項1及び3によれば、レーザビームが投射
されている期間におけるレーザビームに基づく電気回路
装置の誤動作を防ぐことができる。請求項2及び4によ
れば、ラッチ回路を測定に先立ってリセットするので、
誤まったラッチ状態によるトリミングの継続を防ぐこと
ができる。According to the first and third aspects, it is possible to prevent malfunction of the electric circuit device based on the laser beam during the period when the laser beam is projected. According to claims 2 and 4, since the latch circuit is reset before the measurement,
The continuation of trimming due to an erroneous latch state can be prevented.
【0010】[0010]
【実施例】次に、図1〜図4を参照して本発明の実施例
に係わる混成集積回路装置の厚膜抵抗のレーザトリミン
グ方法及び装置を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a method and an apparatus for laser trimming a thick film resistor of a hybrid integrated circuit device according to an embodiment of the present invention will be described with reference to FIGS.
【0011】図1はスイッチングレギュレータの混成集
積回路から成る制御回路1及びこのレーザトリミング装
置を示す。レーザトリミング装置は、直流電源2と、入
力電圧制御回路3と、レーザビーム投射装置4と、測定
装置5と、制御装置6とから成る。FIG. 1 shows a control circuit 1 comprising a hybrid integrated circuit of a switching regulator and this laser trimming device. The laser trimming device includes a DC power supply 2, an input voltage control circuit 3, a laser beam projecting device 4, a measuring device 5, and a control device 6.
【0012】直流電源2は測定電圧を被測定制御回路1
に与える。入力電圧制御回路3はトランジスタ7、8、
9と、抵抗10、11と、コンデンサ12と、モノマル
チバイブレータ即ちMMV13とを有する。トランジス
タ7は電源2と被測定制御回路1の入力電源端子14と
の間に抵抗10を介して接続されている。このトランジ
スタ7のベースは抵抗11とトランジスタ8を介してグ
ランドに接続されている。コンデンサ12は抵抗10の
出力端子とグランドとの間に接続されている。トランジ
スタ9はコンデンサ12に並列に接続されている。MM
V13は2つのトランジスタ8、9のベースに接続され
ている。The DC power supply 2 supplies the measured voltage to the control circuit 1 to be measured.
Give to. The input voltage control circuit 3 includes transistors 7, 8,
9, resistors 10 and 11, a capacitor 12, and a monomultivibrator or MMV 13. The transistor 7 is connected between the power supply 2 and the input power supply terminal 14 of the measured circuit 1 via a resistor 10. The base of the transistor 7 is connected to the ground via the resistor 11 and the transistor 8. The capacitor 12 is connected between the output terminal of the resistor 10 and the ground. The transistor 9 is connected to the capacitor 12 in parallel. MM
V13 is connected to the bases of the two transistors 8,9.
【0013】被測定制御回路1は、モノリシックIC1
5、トリミングされる抵抗R1 、R2 等を含んでいる。
測定装置5は被測定制御回路1の出力端子に接続され、
被測定制御回路1の出力を測定する。The control circuit under test 1 is a monolithic IC 1
5. Includes resistors R1, R2, etc. to be trimmed.
The measuring device 5 is connected to the output terminal of the control circuit under test 1,
The output of the control circuit under test 1 is measured.
【0014】制御装置6はライン6aで第1の制御パル
スをレーザビーム投射装置4に与えると共にMMV13
にトリガ信号を与える。また、制御装置6はライン6b
によって測定装置5に第2の制御パルスを与える。図1
の装置の動作及びトリミング方法は後で詳しく述べる。The control device 6 supplies a first control pulse to the laser beam projecting device 4 on a line 6a, and the MMV 13
To the trigger signal. Also, the control device 6 is connected to the line 6b
Gives a second control pulse to the measuring device 5. FIG.
The operation of this device and the trimming method will be described later in detail.
【0015】図1の被測定制御回路1は、図2のスイッ
チングレギュレータのFETスイッチQ1 をオン・オフ
制御する回路である。図2のスイッチングレギュレータ
は、FETスイッチQ1 及びこの制御回路1の他に、直
流電源20と、トランス21の1次、2次3及び3次巻
線N1 、N2 、N3 と、整流平滑回路22と、電圧検出
及び制御回路23と、起動抵抗24と、補助電源用ダイ
オード25と、コンデンサ26とを有する。1次巻線N
1 とFETスイッチQ1 との直列回路は電源20に接続
されている。2次巻線N2 は整流平滑回路22に接続さ
れ、この出力端子27、28間に負荷29が接続されて
いる。制御回路1はFETスイッチQ1をオン・オフす
るためのPWMパルスを形成する回路であり、この出力
端子16がFETスイッチQ1 のゲートに接続されてい
る。制御回路1のグランド端子17は電源20のグラン
ド端子に接続されている。制御回路1の電圧制御信号入
力端子18は電圧検出及び制御回路23に接続されてい
る。電圧検出及び制御回路23は出力端子27、28間
の電圧を検出し、これと基準電圧とを誤差増幅で比較す
る周知の回路である。制御回路1の電源電圧を得るため
に、3次巻線N3 にダイオード25とコンデンサ26が
接続されている。制御回路1の電源端子14はコンデン
サ26に接続されている。なお、コンデンサ26は起動
時に抵抗24を介して充電される。The control circuit under test 1 shown in FIG. 1 is a circuit for controlling ON / OFF of the FET switch Q1 of the switching regulator shown in FIG. The switching regulator shown in FIG. 2 includes a DC power supply 20, primary, secondary and tertiary and tertiary windings N1, N2, and N3 of a transformer 21, a rectifying and smoothing circuit 22 in addition to the FET switch Q1 and the control circuit 1. , A voltage detection and control circuit 23, a starting resistor 24, an auxiliary power diode 25, and a capacitor 26. Primary winding N
The series circuit of 1 and the FET switch Q1 is connected to the power supply 20. The secondary winding N2 is connected to a rectifying and smoothing circuit 22, and a load 29 is connected between the output terminals 27 and 28. The control circuit 1 is a circuit for forming a PWM pulse for turning on / off the FET switch Q1, and this output terminal 16 is connected to the gate of the FET switch Q1. The ground terminal 17 of the control circuit 1 is connected to the ground terminal of the power supply 20. The voltage control signal input terminal 18 of the control circuit 1 is connected to the voltage detection and control circuit 23. The voltage detection and control circuit 23 is a well-known circuit that detects a voltage between the output terminals 27 and 28 and compares the detected voltage with a reference voltage by error amplification. To obtain the power supply voltage of the control circuit 1, a diode 25 and a capacitor 26 are connected to the tertiary winding N3. The power supply terminal 14 of the control circuit 1 is connected to a capacitor 26. Note that the capacitor 26 is charged via the resistor 24 at the time of startup.
【0016】図3は混成集積回路構成の制御回路1を示
す。この制御回路1は、共通の絶縁基板(図示せず)上
に半導体集積化されたモノリシックIC30を配置する
と共に、厚膜抵抗R1 、R2 を配設し、更にコンデンサ
C1 、C2 等を配設することによって構成されている。FIG. 3 shows a control circuit 1 having a hybrid integrated circuit configuration. In the control circuit 1, a monolithic IC 30 integrated with a semiconductor is arranged on a common insulating substrate (not shown), thick film resistors R1 and R2 are arranged, and capacitors C1 and C2 are arranged. It is constituted by that.
【0017】モノリシックIC30は、パルス発生器3
1と、出力遮断用スイッチ32と、駆動回路33と、過
電圧検出回路34と、過熱検出回路35と、トリガ回路
36と、ORゲート37と、ラッチ回路38と、定電圧
化回路39と、入力電源端子40と、出力端子41と、
外部トリガ端子42と、3つの接続端子43、44、4
5とを有する。このモノリシックIC30は更に多くの
端子及び回路を含むが、ここには主要なもののみを示し
た。The monolithic IC 30 includes a pulse generator 3
1, an output cutoff switch 32, a drive circuit 33, an overvoltage detection circuit 34, an overheat detection circuit 35, a trigger circuit 36, an OR gate 37, a latch circuit 38, a constant voltage conversion circuit 39, A power supply terminal 40, an output terminal 41,
An external trigger terminal 42 and three connection terminals 43, 44, 4
And 5. The monolithic IC 30 includes more terminals and circuits, but only the main ones are shown here.
【0018】パルス発生回路31は駆動回路33と端子
41とを介して出力端子16に接続されている。発振出
力遮断用スイッチ32はパルス発生器31の出力ライン
とグランドとの間に接続されている。出力端子16はス
イッチングレギュレータを構成する時に図2のFETス
イッチQ1 に接続される。パルス発生器31の出力パル
スの幅を制御するために、パルス発生器31は接続端子
44、45を介して第1及び第2のコンデンサC1 、C
2 に接続されている。コンデンサC1 の上側端子は、第
1の抵抗R1 を介して定電圧化回路39に接続されてい
ると共に、抵抗R3 を介して制御信号入力端子18に接
続され、更にダイオードD1 を介して第2のコンデンサ
C2に接続されている。The pulse generating circuit 31 is connected to the output terminal 16 via a driving circuit 33 and a terminal 41. The oscillation output cutoff switch 32 is connected between the output line of the pulse generator 31 and the ground. The output terminal 16 is connected to the FET switch Q1 of FIG. 2 when forming a switching regulator. To control the width of the output pulse of the pulse generator 31, the pulse generator 31 is connected via connection terminals 44, 45 to the first and second capacitors C1, C2.
Connected to 2. The upper terminal of the capacitor C1 is connected to a constant voltage circuit 39 via a first resistor R1, connected to a control signal input terminal 18 via a resistor R3, and further connected to a second terminal via a diode D1. It is connected to the capacitor C2.
【0019】過電圧検出回路34は入力電源端子40に
接続されている。この実施例ではトランス21の3次巻
線N3 に基づいて補助電源電圧を得、更にFETスイッ
チQ1 のオフ期間に3次巻線N3 に得られる電圧をダイ
オード25で整流するので、負荷電圧に対応した電圧を
3次巻線N3 を介して入力電源端子14に得ることがで
きる。従って、過電圧検出回路34において入力電源端
子14の電圧と過電圧レベルを示す基準電圧とを比較器
で比較することによって過電圧検出が可能になる。The overvoltage detection circuit 34 is connected to the input power supply terminal 40. In this embodiment, the auxiliary power supply voltage is obtained based on the tertiary winding N3 of the transformer 21, and the voltage obtained in the tertiary winding N3 is rectified by the diode 25 during the OFF period of the FET switch Q1, so that the voltage corresponding to the load voltage The obtained voltage can be obtained at the input power supply terminal 14 through the tertiary winding N3. Therefore, the overvoltage detection circuit 34 can detect the overvoltage by comparing the voltage of the input power supply terminal 14 with the reference voltage indicating the overvoltage level by the comparator.
【0020】過熱検出回路35は、IC30の温度を検
出するセンサの出力と基準電圧とを比較するように構成
されている。The overheat detection circuit 35 is configured to compare the output of a sensor for detecting the temperature of the IC 30 with a reference voltage.
【0021】トリガ回路36はIC30の端子42を介
して外部接続端子46に接続されている。外部接続端子
46には図2のFETスイッチQ1 をオフにする時に信
号が与えられる。なお、端子46と端子42の間には抵
抗R4 、R5 とコンデンサC3 が接続されている。The trigger circuit 36 is connected to an external connection terminal 46 via a terminal 42 of the IC 30. A signal is supplied to the external connection terminal 46 when the FET switch Q1 in FIG. 2 is turned off. The resistors R4 and R5 and the capacitor C3 are connected between the terminals 46 and 42.
【0022】ORゲート37は過電圧検出回路34と過
熱検出回路35とトリガ回路36に接続され、これ等の
出力(トリガ信号)をラッチ回路38の入力端子に与え
る。The OR gate 37 is connected to the overvoltage detection circuit 34, the overheat detection circuit 35, and the trigger circuit 36, and outputs these (trigger signals) to the input terminal of the latch circuit 38.
【0023】RSフリップフロップから成るラッチ回路
38はORゲート37の出力をラッチし、このラッチ出
力(セット出力)によってスイッチ32をオン制御し、
パルス出力を遮断する。ラッチ回路38のリセット端子
はリセットトリガ回路38aに接続されている。リセッ
トトリガ回路38aは入力電源端子40に接続されてお
り、入力電源電圧の立上りに同期してリセットトリガ信
号を発生する。A latch circuit 38 comprising an RS flip-flop latches the output of the OR gate 37, and controls the switch 32 to be turned on by this latch output (set output).
Cut off the pulse output. The reset terminal of the latch circuit 38 is connected to the reset trigger circuit 38a. The reset trigger circuit 38a is connected to the input power supply terminal 40, and generates a reset trigger signal in synchronization with the rise of the input power supply voltage.
【0024】制御回路1の厚膜抵抗R1 、R2 をトリミ
ングする場合には、この制御回路1を図1に示すように
トリミング装置に接続し、制御装置6から図4の(A)
(B)に示す第1及び第2の制御パルスをライン6a、
6bに送出する。(A)に示す第1の制御パルスは、周
波数3kHz 、周期(1/3000秒)を有して時刻t1
、t4 、t7 で発生する。(B)に示す第2の制御パ
ルスは第1の制御パルスと同一の周期及び周波数を有し
て時刻t3 、t6 、t9 で発生する。第2の制御パルス
の発生時点は第1の制御パルスの相互間である。第1の
制御パルスはレーザビーム投射装置4に供給されると共
にMMV13に供給される。レーザビーム投射装置4は
第1の制御パルスに応答して厚膜抵抗R1 又はR2 にレ
ーザビームを投射し、溝を形成する。厚膜抵抗R1 又は
R2 の抵抗値は第1の制御パルスに応答したレーザビー
ムの投射回数に対応して高くなる。レーザビームの投射
に基づく厚膜抵抗R1 、R2 の抵抗値の変化は制御回路
1の出力電圧の変化によって判定する。制御回路1の入
力電源端子14に図2のコンデンサ26の代りに電源2
を接続することによって制御回路1は図2の場合と同様
に動作する。なお、図1では電圧制御信号入力端子18
が開放されているが、ここに所定の電圧を印加してもよ
い。測定装置5は制御回路1の出力端子16から得られ
る図3のパルス発生器31の出力パルスを平滑した電圧
を図4の(B)に示す第2の制御パルスに基づいてサン
プリングし、この値を制御装置6に通知する。出力端子
16の出力パルスを平滑した電圧は図4の(E)に示す
ようにレーザビームの投射毎に高くなる。制御装置6は
図4の(E)の電圧のサンプル値が所定基準値に達した
か否かを判断し、達した時に第1及び第2の制御パルス
の送出を停止し、トリミングを終了させる。When trimming the thick film resistors R1 and R2 of the control circuit 1, the control circuit 1 is connected to a trimming device as shown in FIG.
The first and second control pulses shown in FIG.
6b. The first control pulse shown in (A) has a frequency of 3 kHz, a period (1/3000 second) and a time t1.
, T4 and t7. The second control pulse shown in (B) has the same period and frequency as the first control pulse and is generated at times t3, t6, and t9. The point in time at which the second control pulse occurs is between the first control pulses. The first control pulse is supplied to the laser beam projector 4 and to the MMV 13. The laser beam projector 4 projects a laser beam on the thick film resistor R1 or R2 in response to the first control pulse to form a groove. The resistance value of the thick film resistor R1 or R2 increases in accordance with the number of laser beam projections in response to the first control pulse. The change in the resistance value of the thick film resistors R1 and R2 based on the projection of the laser beam is determined by the change in the output voltage of the control circuit 1. The power supply 2 is connected to the input power supply terminal 14 of the control circuit 1 in place of the capacitor 26 shown in FIG.
Are connected, the control circuit 1 operates similarly to the case of FIG. In FIG. 1, the voltage control signal input terminal 18
Is open, but a predetermined voltage may be applied here. The measuring device 5 samples a voltage obtained by smoothing the output pulse of the pulse generator 31 of FIG. 3 obtained from the output terminal 16 of the control circuit 1 based on a second control pulse shown in FIG. To the control device 6. The voltage obtained by smoothing the output pulse from the output terminal 16 increases every time the laser beam is projected as shown in FIG. The controller 6 determines whether or not the voltage sample value of FIG. 4E has reached a predetermined reference value. When the voltage sample value reaches the predetermined reference value, the control device 6 stops sending the first and second control pulses and terminates the trimming. .
【0025】ところで、この実施例では図1の制御回路
1に連続的に入力電圧を与えない。MMV13は図4の
(A)の第1の制御パルスの前縁に応答して図4の
(C)に示す入力電圧制御パルスを発生する。この入力
電圧制御パルスは第1の制御パルス及びレーザビーム投
射時間幅よりも広い幅を有する。トランジスタ8及び9
はMMV13の出力パルスにオンになり、逆にトランジ
スタ7はオフになる。これにより、図4の(D)に示す
ようにt1 〜t2 、t4〜t5 、t7 〜t8 期間に入力
電圧が零ボルトになる。同時にコンデンサ12の電荷が
トランジスタ9を介して放出される。この結果、レーザ
ビームで抵抗R1 又はR2 をトリミングしている期間に
は図3のラッチ回路38及びこの入力側の種々の回路は
非動作状態になり、レーザビーム又は輻射線に基づいて
ラッチ回路38又はこのラッチ入力段の回路(過熱検出
回路35等)が誤動作し、ラッチ回路38が誤まってラ
ッチ状態になることが阻止される。MMV13の出力が
低レベルに戻ると、トランジスタ8、9がオフになり、
逆にトランジスタ7がオンになる。トランジスタ7の出
力段にコンデンサ12が接続されているので、入力電圧
は図4の(D)に示すように緩やかに立上る。このた
め、急激な立上りのために生じやすいラッチ回路38の
誤動作を防ぐことができる。入力電圧が立上るとリセッ
トトリガ回路38aからリセットトリガパルスが発生
し、ラッチ回路38がリセットされる。ラッチ回路38
が誤まってラッチ状態であったとしても、レーザビーム
投射毎にリセットされるので、第2の制御パルスの発生
時点t3 、t6 、t9 時点で正常な入力電圧が得られ
る。この結果、第2の制御パルスに基づく出力電圧の測
定が確実に達成される。また、パルス発生器31の出力
制御用スイッチ32はラッチ回路38の誤動作に基づい
てオンになることがないので、トリミングを正確に達成
することができる。In this embodiment, the input voltage is not continuously applied to the control circuit 1 shown in FIG. The MMV 13 generates an input voltage control pulse shown in FIG. 4C in response to the leading edge of the first control pulse shown in FIG. This input voltage control pulse has a width wider than the first control pulse and the laser beam projection time width. Transistors 8 and 9
Turns on in response to the output pulse of the MMV 13, and conversely, the transistor 7 turns off. As a result, the input voltage becomes zero volt during the periods t1 to t2, t4 to t5, and t7 to t8 as shown in FIG. At the same time, the charge of the capacitor 12 is released via the transistor 9. As a result, while the resistor R1 or R2 is being trimmed by the laser beam, the latch circuit 38 of FIG. Alternatively, the circuit of the latch input stage (such as the overheat detection circuit 35) malfunctions, and the latch circuit 38 is prevented from erroneously entering the latch state. When the output of the MMV 13 returns to a low level, the transistors 8 and 9 are turned off,
Conversely, transistor 7 is turned on. Since the capacitor 12 is connected to the output stage of the transistor 7, the input voltage gradually rises as shown in FIG. For this reason, it is possible to prevent a malfunction of the latch circuit 38 which is likely to occur due to a rapid rise. When the input voltage rises, a reset trigger pulse is generated from the reset trigger circuit 38a, and the latch circuit 38 is reset. Latch circuit 38
Is reset every time the laser beam is projected, a normal input voltage can be obtained at the time points t3, t6 and t9 of the generation of the second control pulse. As a result, the measurement of the output voltage based on the second control pulse is reliably achieved. Further, since the output control switch 32 of the pulse generator 31 is not turned on based on a malfunction of the latch circuit 38, trimming can be accurately achieved.
【0026】[0026]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 制御装置6から図5の(A)(B)に示すよう
に第1及び第2の制御パルスを図4の(A)(B)と同
様に発生させると共に、図5の(C)に示す第3の制御
パルスを第1の制御パルスと第2の制御パルスの間に発
生させ、この第3の制御パルスを図1のMMV13に与
え、図5の(D)に示すようにこれに同期して入力電圧
を低下させてもよい。なお、この場合にも第2の制御パ
ルスの発生前に入力電圧を回復させる。 (2) 抵抗R1 又はR2 のトリミングによって出力周
波数を所定値にする場合には、出力周波数を電圧に変換
し、これが基準値であるか否かを判断してもよい。 (3) 図4及び図5では第1の制御パルスと第2の制
御パルスとが同一の周期を有しているが、第2の制御パ
ルスの周期を第1の制御パルスの整数倍にしてもよい。
この場合には図5の第3の制御パルスの周期も第2の制
御パルスと同様に整数倍にすることができる。 (4) スイッチ32をラインに直列に接続することが
できる。また、ラッチ回路38の位相反転出力端子(負
出力端子)をスイッチ32に接続することができる。ま
た、ラッチ回路38をRSフリップフロップ以外のフリ
ップフロップで形成することができる。[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) As shown in FIGS. 5A and 5B, the control device 6 generates the first and second control pulses in the same manner as in FIGS. ) Is generated between the first control pulse and the second control pulse, and the third control pulse is applied to the MMV 13 in FIG. 1 to generate the third control pulse as shown in FIG. The input voltage may be reduced in synchronization with this. In this case, the input voltage is recovered before the second control pulse is generated. (2) When the output frequency is set to a predetermined value by trimming the resistor R1 or R2, the output frequency may be converted into a voltage and it may be determined whether or not this is a reference value. (3) In FIGS. 4 and 5, the first control pulse and the second control pulse have the same period, but the period of the second control pulse is set to an integral multiple of the first control pulse. Is also good.
In this case, the cycle of the third control pulse in FIG. 5 can be made an integral multiple similarly to the second control pulse. (4) The switch 32 can be connected in series to the line. Further, the phase inversion output terminal (negative output terminal) of the latch circuit 38 can be connected to the switch 32. Further, the latch circuit 38 can be formed by a flip-flop other than the RS flip-flop.
【0027】[0027]
【発明の効果】上述から明らかなように各請求項の発明
によれば、レーザビーム又はこれに基づいて生じる輻射
線によって電気回路が誤動作し、トリミングが不可能に
なることを防ぐことができる。As is apparent from the above, according to the invention of each claim, it is possible to prevent the electric circuit from malfunctioning due to the laser beam or the radiation generated based on the laser beam, making it impossible to perform trimming.
【図1】本発明の実施例に係わるトリミング装置を示す
ブロック図である。FIG. 1 is a block diagram showing a trimming device according to an embodiment of the present invention.
【図2】図1の制御回路が使用されているスイッチング
レギュレータを示す回路図である。FIG. 2 is a circuit diagram showing a switching regulator using the control circuit of FIG. 1;
【図3】図1の制御回路を詳しく示すブロック図であ
る。FIG. 3 is a block diagram showing a control circuit of FIG. 1 in detail.
【図4】図1の各部の状態を示す波形図である。FIG. 4 is a waveform diagram showing a state of each unit in FIG. 1;
【図5】変形例を説明するための波形図である。FIG. 5 is a waveform chart for explaining a modification.
1 制御回路 2 電源 3 入力電圧制御回路 4 レーザビーム投射装置 5 測定装置 6 制御装置 REFERENCE SIGNS LIST 1 control circuit 2 power supply 3 input voltage control circuit 4 laser beam projection device 5 measuring device 6 control device
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 17/22 - 17/24──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 17/22-17/24
Claims (4)
結果に基づいて前記電気回路装置に含まれている膜抵抗
をレーザビームでトリミングする方法において、 前記電気回路装置の入力電圧を、前記レーザビームに基
づいて前記電気回路装置が誤動作しないレベルに切り換
えて前記膜抵抗にレーザビームを投射し、その後に前記
電気回路装置の出力を測定することが可能なレベルの入
力電圧を前記電気回路装置に与えることを特徴とする膜
抵抗のレーザトリミング方法。1. A method of measuring an output of an electric circuit device and trimming a film resistor included in the electric circuit device with a laser beam based on the measurement result, wherein the input voltage of the electric circuit device is The electric circuit device is switched to a level at which the electric circuit device does not malfunction based on the laser beam, and the laser beam is projected on the film resistor. Thereafter, the input voltage at a level at which the output of the electric circuit device can be measured is changed to the electric circuit device. Laser trimming method for a film resistor.
回路及び前記出力信号に所定の関係を有する膜抵抗を含
んでいる電気回路装置から所定の出力信号を得ることが
できるように前記膜抵抗をレーザビームでトリミングす
る方法において、 前記膜抵抗にレーザビームを間欠的に投射してトリミグ
し、前記電気回路装置の出力信号を間欠的に測定してト
リミング状態を判定し、前記レーザビームの投射期間と
前記出力信号の測定期間との間で前記ラッチ回路をリセ
ット状態にすることを特徴とする膜抵抗のレーザトリミ
ング方法。2. A film resistance so that a predetermined output signal can be obtained from an electric circuit device including a latch circuit for controlling transmission of an output signal and a film resistance having a predetermined relation to the output signal. In the method of trimming with a laser beam, a laser beam is intermittently projected on the film resistor to perform trimming, an output signal of the electric circuit device is intermittently measured to determine a trimming state, and the laser beam is projected. A laser trimming method for a film resistor, wherein the latch circuit is reset between a period and a measurement period of the output signal.
ーザトリミングする装置において、 測定電源と、 この測定電源と前記電気回路装置の入力端子との間に接
続された入力電圧制御回路と、 前記電気回路装置の出力端子に接続された測定装置と、 前記膜抵抗にレーザビームを投射するためのレーザビー
ム投射装置と、 前記入力電圧制御回路と前記測定装置と前記レーザビー
ム投射装置とを制御する制御装置とを備えており、且つ
制御装置は所定の周期を有する第1の制御パルスを発生
すると共に、前記所定の周期と同一又はこの整数倍の周
期を有する第2の制御パルスを前記第1の制御パルスと
異なる時間に発生するように構成されており、 前記レーザビーム投射装置は前記第1の制御パルスに応
答してレーザビームを前記膜抵抗に投射するように構成
されており、 前記測定装置は前記第2の制御パルスに応答して前記電
気回路装置の出力を測定するように構成されており、 前記入力電圧制御回路は前記第1の制御パルスに応答し
て前記測定電源から前記電気回路装置に供給する入力電
圧を前記第1の制御パルスの幅よりも長い所定時間だけ
低いレベルにするスイッチを有していることを特徴とす
る膜抵抗のレーザトリミング装置。3. An apparatus for laser trimming a film resistor included in an electric circuit device, comprising: a measuring power source; an input voltage control circuit connected between the measuring power source and an input terminal of the electric circuit device; A measuring device connected to an output terminal of the electric circuit device, a laser beam projecting device for projecting a laser beam onto the film resistor, controlling the input voltage control circuit, the measuring device, and the laser beam projecting device The control device generates a first control pulse having a predetermined period, and generates a second control pulse having the same period as the predetermined period or an integral multiple of the predetermined period. Wherein the laser beam projection device projects a laser beam onto the film resistor in response to the first control pulse. The measuring device is configured to measure an output of the electric circuit device in response to the second control pulse, and the input voltage control circuit is configured to measure the first control pulse. A switch for setting an input voltage supplied from the measurement power supply to the electric circuit device to a low level for a predetermined time longer than the width of the first control pulse in response to Laser trimming device.
回路及び前記出力信号に所定の関係を有する膜抵抗を含
んでいる電気回路装置の前記膜抵抗をレーザトリミング
する装置において、 測定電源と、 この測定電源と前記電気回路装置の入力端子との間に接
続された入力電圧制御回路と、 前記電気回路装置の出力端子に接続された測定装置と、 前記膜抵抗にレーザビームを投射するためのレーザビー
ム投射装置と、 前記入力電圧制御回路と前記測定装置と前記レーザビー
ム投射装置とを制御するために第1、第2及び第3の制
御パルスを間欠的に且つ互いに異なる時間に発生する制
御装置とを備えており、且つ前記レーザビーム投射装置
は前記第1の制御パルスに応答してレーザビームを前記
膜抵抗に投射するように構成されており、 前記測定装置は前記第2の制御パルスに応答して前記電
気回路装置の出力信号を測定するように構成されてお
り、 前記入力電圧制御回路は前記第2の制御パルスに基づく
前記出力信号の測定に先立って前記ラッチ回路をリセッ
ト状態にすることができる前記入力電圧の変化が前記第
3の制御パルスに応答して生じるように構成されている
ことを特徴とする膜抵抗のレーザトリミング装置。4. An apparatus for laser trimming a film resistance of an electric circuit device including a latch circuit for controlling transmission of an output signal and a film resistance having a predetermined relation to the output signal, comprising: a measuring power supply; An input voltage control circuit connected between the measurement power supply and an input terminal of the electric circuit device, a measurement device connected to an output terminal of the electric circuit device, and a device for projecting a laser beam on the film resistor. A laser beam projecting device, and control for generating first, second and third control pulses intermittently and at different times to control the input voltage control circuit, the measuring device and the laser beam projecting device. And the laser beam projection device is configured to project a laser beam onto the film resistor in response to the first control pulse; The measuring device is configured to measure an output signal of the electric circuit device in response to the second control pulse, and the input voltage control circuit is configured to measure the output signal based on the second control pulse. A laser trimming device for a film resistor, wherein a change in the input voltage that can reset the latch circuit beforehand occurs in response to the third control pulse.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3232178A JP2822715B2 (en) | 1991-08-20 | 1991-08-20 | Laser trimming method and apparatus for film resistance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3232178A JP2822715B2 (en) | 1991-08-20 | 1991-08-20 | Laser trimming method and apparatus for film resistance |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0547520A JPH0547520A (en) | 1993-02-26 |
JP2822715B2 true JP2822715B2 (en) | 1998-11-11 |
Family
ID=16935234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3232178A Expired - Fee Related JP2822715B2 (en) | 1991-08-20 | 1991-08-20 | Laser trimming method and apparatus for film resistance |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2822715B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5591563B2 (en) | 2010-03-10 | 2014-09-17 | 日本発條株式会社 | Position confirmation device |
JP5591562B2 (en) | 2010-03-10 | 2014-09-17 | 日本発條株式会社 | Positioning device |
-
1991
- 1991-08-20 JP JP3232178A patent/JP2822715B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0547520A (en) | 1993-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4546239A (en) | Non-continuous sensing apparatus for a temperature control | |
JP2822715B2 (en) | Laser trimming method and apparatus for film resistance | |
JPH10116691A (en) | Discharge lamp lighting device | |
JP3019804B2 (en) | Switching power supply | |
JPH05336745A (en) | Switching power source | |
JPH0773200B2 (en) | Start delay circuit device | |
US6381551B1 (en) | Method for providing an output signal having a desired value of a characteristic quantity at the output of a switched-mode power supply unit and circuit for carrying out the method | |
JP2697170B2 (en) | Oil pump burner electromagnetic pump controller | |
JP2705084B2 (en) | High frequency heating equipment | |
JP3023680B2 (en) | PWM controller | |
JP3002290B2 (en) | Electronic flash device | |
JP3006775B2 (en) | Switching power supply | |
JPH0389425A (en) | Relay control circuit | |
JP2589820Y2 (en) | Switching power supply | |
JP2620067B2 (en) | Power supply | |
JPH0318430B2 (en) | ||
JP3101933B2 (en) | Switch for measuring characteristics | |
JPH0712981Y2 (en) | Flash photography | |
JPS5922564Y2 (en) | DC stabilized power supply | |
JPH09244754A (en) | Correction device | |
JPH05300731A (en) | Overcurrent protection circuit of switching power supply | |
JPH0722189A (en) | Strobe device | |
SU1205270A1 (en) | Generator of bipolar rectangular pulses having large depth | |
JPH06339264A (en) | Discharge preventive circuit for high-voltage switching power supply | |
JP2020086399A (en) | Power supply device and image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |