JP2820457B2 - アナログ形態にて受信のデジタル信号の等化回路装置 - Google Patents
アナログ形態にて受信のデジタル信号の等化回路装置Info
- Publication number
- JP2820457B2 JP2820457B2 JP1252487A JP25248789A JP2820457B2 JP 2820457 B2 JP2820457 B2 JP 2820457B2 JP 1252487 A JP1252487 A JP 1252487A JP 25248789 A JP25248789 A JP 25248789A JP 2820457 B2 JP2820457 B2 JP 2820457B2
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- digital signal
- signal
- post
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03025—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception using a two-tap delay line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
- Networks Using Active Elements (AREA)
- Interface Circuits In Exchanges (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は請求範囲１の上位概念による回路装置に関す
る。
る。
従来技術 この種回路装置としてはデジタル信号（これはアナロ
グ伝送方式により伝送されその際後続するデジタル信号
のプリシユート（先端行過ぎ部）によつても、先に受信
されたデジタル信号のポストシユート（後端行過ぎ部）
によつても惹起されるひずみを受ける）を等化するもの
が既に公知である（例えば:NTG−Fachberichte 88,“We
ge zum inte−grierten Kommunikationsnetz",第50〜57
頁）。その場合殊にISDN（Integrated Services Digita
l Network）において、デジタル加入者端子にて、著し
い直線的ひずみが生じ、この直線的にひずみはデジタル
信号−受信装置において相応の等化手段により除去され
ねばならない。プリシユートにより惹起されるひずみは
一般にわずかである。そのような等化のためには、例え
ば、２から４までのフイルタ係数を有するトランスバー
サルフイルタで十分である。これに対しポストシユート
により惹起されるひずみは極めて大である。このひずみ
は例えば判別帰還形等化器で補償され得る。等化器係数
の数は20〜40の領域内にある。比較的高いウエイトのデ
ジタル信号、例えば、2B1Q−線路コードによりコード化
されたデジタル信号の場合、その種等化器において、著
しいひずみの際収束性及び安定性の問題が生起するおそ
れがある。
グ伝送方式により伝送されその際後続するデジタル信号
のプリシユート（先端行過ぎ部）によつても、先に受信
されたデジタル信号のポストシユート（後端行過ぎ部）
によつても惹起されるひずみを受ける）を等化するもの
が既に公知である（例えば:NTG−Fachberichte 88,“We
ge zum inte−grierten Kommunikationsnetz",第50〜57
頁）。その場合殊にISDN（Integrated Services Digita
l Network）において、デジタル加入者端子にて、著し
い直線的ひずみが生じ、この直線的にひずみはデジタル
信号−受信装置において相応の等化手段により除去され
ねばならない。プリシユートにより惹起されるひずみは
一般にわずかである。そのような等化のためには、例え
ば、２から４までのフイルタ係数を有するトランスバー
サルフイルタで十分である。これに対しポストシユート
により惹起されるひずみは極めて大である。このひずみ
は例えば判別帰還形等化器で補償され得る。等化器係数
の数は20〜40の領域内にある。比較的高いウエイトのデ
ジタル信号、例えば、2B1Q−線路コードによりコード化
されたデジタル信号の場合、その種等化器において、著
しいひずみの際収束性及び安定性の問題が生起するおそ
れがある。
発明の目的 本発明の目的ないし課題とするところは、請求の範囲
１の上位概念の回路装置において収束性及び安定性の特
性を改善し得る手段を提供することにある。
１の上位概念の回路装置において収束性及び安定性の特
性を改善し得る手段を提供することにある。
発明の構成 上記課題は請求範囲１の回路装置において、上記請求
範囲の特徴事項における構成要件により解決される。本
発明により奏される利点とするところは順次連続するデ
ジタル信号に対する折哀形等化器を用いて、後続のデジ
タル信号によつて惹起されたプリシユート−ひずみも、
先行伝送されたデジタル信号によつて惹起されたポスト
シユートも低減され、その結果等化器装置の収束性及び
安定性の特性が改善されるようになる。
範囲の特徴事項における構成要件により解決される。本
発明により奏される利点とするところは順次連続するデ
ジタル信号に対する折哀形等化器を用いて、後続のデジ
タル信号によつて惹起されたプリシユート−ひずみも、
先行伝送されたデジタル信号によつて惹起されたポスト
シユートも低減され、その結果等化器装置の収束性及び
安定性の特性が改善されるようになる。
請求項２及び３によれば回路技術コストに関して特に
有利な折哀形−等化器の実施例が示されている。
有利な折哀形−等化器の実施例が示されている。
２つの実施例のうちの１つによる折哀形等化器の構成
によれば設定された係数はＡ＝2-L、但しＬは整数値に
選定されると好適であることが明らかになつている。
によれば設定された係数はＡ＝2-L、但しＬは整数値に
選定されると好適であることが明らかになつている。
実施例 次に図を用いて本発明を詳述する。
第１図に示すデジタル加入者端子装置は例えば同一
（非反転）位置−方式にて２線−線路を介してデジタル
信号のデユプレクス伝送用に設計され得る。このような
加入者端子−装置により、例えば通信信号として２線線
路を介して伝送さるべき２進信号SDが先ず、エンコーダ
CODを用いて多値信号、例えば、2B1Q−線路コードによ
りコード化されたデジタル信号に変換され、パルス成形
回路IFにてパルス成形後アナログ信号としてハイブリツ
ド装置GAを介して送出される。
（非反転）位置−方式にて２線−線路を介してデジタル
信号のデユプレクス伝送用に設計され得る。このような
加入者端子−装置により、例えば通信信号として２線線
路を介して伝送さるべき２進信号SDが先ず、エンコーダ
CODを用いて多値信号、例えば、2B1Q−線路コードによ
りコード化されたデジタル信号に変換され、パルス成形
回路IFにてパルス成形後アナログ信号としてハイブリツ
ド装置GAを介して送出される。
当該加入者端子−装置から２線線路を介して受信され
るべきアナログ信号が、先ず、既述のハイブリツド装置
GAを通過し、それにひきつづいて第１図に示すデジタル
信号−受信装置EEへ達する。この受信装置の入力側はＡ
−Ｄ変換器A/Dによつて形成され、このA/D変換器はこれ
に供給されるアナログ信号から走査サンプルを、伝送さ
れるデジタル信号の１ビツト長に相応する間隔で取出
し、これをそのつど所定のビツト数のデジタル信号に変
換する。そのために必要なサンプリングクロツクパルス
は図示されてないクロツク発生器により形成される。
るべきアナログ信号が、先ず、既述のハイブリツド装置
GAを通過し、それにひきつづいて第１図に示すデジタル
信号−受信装置EEへ達する。この受信装置の入力側はＡ
−Ｄ変換器A/Dによつて形成され、このA/D変換器はこれ
に供給されるアナログ信号から走査サンプルを、伝送さ
れるデジタル信号の１ビツト長に相応する間隔で取出
し、これをそのつど所定のビツト数のデジタル信号に変
換する。そのために必要なサンプリングクロツクパルス
は図示されてないクロツク発生器により形成される。
それにひきつづいてＡ−Ｄ変換器により準備形成され
るデジタル信号は順次減算器SUB1に供給され、この減算
器は同時にエコー補償器EKから補償信号の供給を受け
る。この補償信号によつてはデジタル信号中に含まれて
いるエコー信号成分、すなわち、２線線路を介してアナ
ログ形式でデジタル信号の前述の送出の際上記線路上で
の反射により又はハイブリツド装置の伝送経路の不完全
な減結合により、受信されたアナログ信号に重畳された
エコー信号成分が補償される。
るデジタル信号は順次減算器SUB1に供給され、この減算
器は同時にエコー補償器EKから補償信号の供給を受け
る。この補償信号によつてはデジタル信号中に含まれて
いるエコー信号成分、すなわち、２線線路を介してアナ
ログ形式でデジタル信号の前述の送出の際上記線路上で
の反射により又はハイブリツド装置の伝送経路の不完全
な減結合により、受信されたアナログ信号に重畳された
エコー信号成分が補償される。
それにひきつづいて上記の補償されたデジタル信号は
後続の処理のため、場合により図示してない制御アンプ
を介して等化器装置部に伝送され、この等化器装置部に
よつては折哀形等化器EKにより未だ除去されていない、
２線線路の電気特性により生じるデジタル信号のひずみ
が除去される。その際上記等化器装置は例えばプリシユ
ート等化器VEZを有し、この等化器の出力信号は減算器S
UB2に供給される。この減算器の第２入力側はポストシ
ユート−等化器NEZの出力側に接続されている。上記等
化器は入力側にて判定器ENTの出力側に接続されてお
り、この判定器は減算器SUB2に後置接続されている。上
記判定器の出力側に現われる等化されたデジタル信号ED
は第１図に示してない別の評価用の別の装置に供給され
る。
後続の処理のため、場合により図示してない制御アンプ
を介して等化器装置部に伝送され、この等化器装置部に
よつては折哀形等化器EKにより未だ除去されていない、
２線線路の電気特性により生じるデジタル信号のひずみ
が除去される。その際上記等化器装置は例えばプリシユ
ート等化器VEZを有し、この等化器の出力信号は減算器S
UB2に供給される。この減算器の第２入力側はポストシ
ユート−等化器NEZの出力側に接続されている。上記等
化器は入力側にて判定器ENTの出力側に接続されてお
り、この判定器は減算器SUB2に後置接続されている。上
記判定器の出力側に現われる等化されたデジタル信号ED
は第１図に示してない別の評価用の別の装置に供給され
る。
次に、たんに折哀形等化器KEについてのみ述べる、そ
れというのは第１図に示す加入者端子−装置の他の回路
部分の作用は既に十分公知であるからである。
れというのは第１図に示す加入者端子−装置の他の回路
部分の作用は既に十分公知であるからである。
上述の折哀（妥協）形等化器KEは下記の形の伝達関数
を有する１次のフイルタとして構成されている。
を有する１次のフイルタとして構成されている。
上記伝達関数を充足する回路装置とは所定のサンプリ
ング時点にてＡ−Ｄ変換器により生成されたサンプリン
グ値ｘ（ｎ）、但し、ｎ＝1,…,p,を下記の式 又は に従つて等化するものである。その場合ｙ（ｎ）とｙ
（ｎ−１）は時点ｎ、ｎ−１にて折哀形等化器の出力側
に現われるデジタル信号、ｘ（ｎ−１）は時点ｎ−１に
おけるサンプリング値、Ａは設定された定数である。
ング時点にてＡ−Ｄ変換器により生成されたサンプリン
グ値ｘ（ｎ）、但し、ｎ＝1,…,p,を下記の式 又は に従つて等化するものである。その場合ｙ（ｎ）とｙ
（ｎ−１）は時点ｎ、ｎ−１にて折哀形等化器の出力側
に現われるデジタル信号、ｘ（ｎ−１）は時点ｎ−１に
おけるサンプリング値、Ａは設定された定数である。
第２図には式（２）により折哀形等化器が示されてい
る。第２図に示すように、上記等化器は入力側にて減算
器SUB3を有し、この減算器の一方の入力側（＋）にはサ
ンプリング値ｘ（ｎ）が供給される。更にそれらサンプ
リング値は乗算器M1に伝送される。この乗算器M1は付加
的に設定された定数A/2の供給を受ける。上記乗算器M1
の出力側は減算器SUB4の入力側（−）と接続されてお
り、この減算器SUB4の出力側にはサンプリング値ｘ
（ｎ）に対応づけられた等化された出力信号（ｎ）が
現われる。
る。第２図に示すように、上記等化器は入力側にて減算
器SUB3を有し、この減算器の一方の入力側（＋）にはサ
ンプリング値ｘ（ｎ）が供給される。更にそれらサンプ
リング値は乗算器M1に伝送される。この乗算器M1は付加
的に設定された定数A/2の供給を受ける。上記乗算器M1
の出力側は減算器SUB4の入力側（−）と接続されてお
り、この減算器SUB4の出力側にはサンプリング値ｘ
（ｎ）に対応づけられた等化された出力信号（ｎ）が
現われる。
それぞれの出力信号ｙ（ｎ）は付加的に、所定の（設
定された）係数Ａで作動される乗算器M2に入力信号とし
て供給される。この乗算器M2は出力側にて既述の減算器
SUB3の第２入力側（−）と接続されている。この減算器
の出力信号は遅延素子Ｔを介して減算器SUB4の第２入力
側（＋）に供給される。この際その遅延素子により、２
つの順次連続するサンプリング値の間隔に相応する信号
遅延が生ぜしめられる。
定された）係数Ａで作動される乗算器M2に入力信号とし
て供給される。この乗算器M2は出力側にて既述の減算器
SUB3の第２入力側（−）と接続されている。この減算器
の出力信号は遅延素子Ｔを介して減算器SUB4の第２入力
側（＋）に供給される。この際その遅延素子により、２
つの順次連続するサンプリング値の間隔に相応する信号
遅延が生ぜしめられる。
第３図には式（３）により構成された折哀形等化器が
示してある。この折哀形等化器にＡ−Ｄ変換器A/Dから
供給されるサンプリング値ｘ（ｎ）は遅延素子Ｔを介し
て減算器SUB5の入力側（＋）に供給される。この減算器
SUB5の出力側にはサンプリング値に対応づけられた等化
された出力信号ｙ（ｎ）が現われる。その際その遅延素
子によつては２つの順次連続するサンプリング値の時間
間隔に相応するそのつどのサンプリング値の遅延が生ぜ
しめられる。
示してある。この折哀形等化器にＡ−Ｄ変換器A/Dから
供給されるサンプリング値ｘ（ｎ）は遅延素子Ｔを介し
て減算器SUB5の入力側（＋）に供給される。この減算器
SUB5の出力側にはサンプリング値に対応づけられた等化
された出力信号ｙ（ｎ）が現われる。その際その遅延素
子によつては２つの順次連続するサンプリング値の時間
間隔に相応するそのつどのサンプリング値の遅延が生ぜ
しめられる。
そのつどのサンプリング値ｘ（ｎ）は付加的に乗算器
M3にも供給される。この乗算器は入力側が値1/2の所定
の定数の供給を受け、その出力側が加算器ADDの入力側
に接続されている。この加算器の第２入力側は別の遅延
素子Ｔを介して既述の減算器SUB5の出力側と接続されて
いる。上記遅延素子Ｔも、２つの順次連続するサンプリ
ング値の時間間隔に相応する信号遅延を生じさせる。
M3にも供給される。この乗算器は入力側が値1/2の所定
の定数の供給を受け、その出力側が加算器ADDの入力側
に接続されている。この加算器の第２入力側は別の遅延
素子Ｔを介して既述の減算器SUB5の出力側と接続されて
いる。上記遅延素子Ｔも、２つの順次連続するサンプリ
ング値の時間間隔に相応する信号遅延を生じさせる。
加算器ADDの出力信号は乗算器M4に供給される。この
乗算器M4は上記出力信号を所定の定数Ａと乗算し、それ
により生じる積信号を、減算器SUB5の別の入力側（−）
に伝送する。
乗算器M4は上記出力信号を所定の定数Ａと乗算し、それ
により生じる積信号を、減算器SUB5の別の入力側（−）
に伝送する。
第２図及び第３図に示す折哀形等化器にとつては、設
定された（所定の）定数がＡ＝2-L、但しＬは整数値に
選定されるのが好適であることが明らかになつている。
定された（所定の）定数がＡ＝2-L、但しＬは整数値に
選定されるのが好適であることが明らかになつている。
更に付言すべきは第２、第３図に示してある実施例は
上述の伝達関数（１）に従つて、供給されたサンプリン
グ値の等化を行なう折哀形等化器の２つの実施例であ
る。更に、本発明の折哀形等化器は第２図及び第３図と
異なる構成を有し得る。例えば、上記の折哀形等化器が
信号プロセツサを用いて実現されてもよい。更に、当該
折哀形等化器は第１図と異なつて、直接プリシユート等
化器に前置接続されていてもよい。
上述の伝達関数（１）に従つて、供給されたサンプリン
グ値の等化を行なう折哀形等化器の２つの実施例であ
る。更に、本発明の折哀形等化器は第２図及び第３図と
異なる構成を有し得る。例えば、上記の折哀形等化器が
信号プロセツサを用いて実現されてもよい。更に、当該
折哀形等化器は第１図と異なつて、直接プリシユート等
化器に前置接続されていてもよい。
発明の効果 本発明により、順次連続するデジタル信号に対する折
哀形等化器を用いて、後続のデジタル信号によつて惹起
されたプリシユートひずみも、先行伝送されたデジタル
信号によつて惹起されたポストシユートも低減されて、
等化器装置の収束性及び安定性の特性が改善されるとい
う効果が奏される。
哀形等化器を用いて、後続のデジタル信号によつて惹起
されたプリシユートひずみも、先行伝送されたデジタル
信号によつて惹起されたポストシユートも低減されて、
等化器装置の収束性及び安定性の特性が改善されるとい
う効果が奏される。
第１図は本発明の適用されたデジタル加入者端子装置の
ブロツク接続図、第２図及び第３図は夫々折哀形等化器
の第1,第２実施例のブロツク接続図である。 KE……折哀形等化器、Ｔ……遅延素子、ｘ（ｎ）……サ
ンプリング値、SUB1〜SUB5……減算器、M1〜M4……乗算
器
ブロツク接続図、第２図及び第３図は夫々折哀形等化器
の第1,第２実施例のブロツク接続図である。 KE……折哀形等化器、Ｔ……遅延素子、ｘ（ｎ）……サ
ンプリング値、SUB1〜SUB5……減算器、M1〜M4……乗算
器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 3/00 - 3/23 H04L 25/00 - 25/03 H03H 15/00 - 21/00
Claims (4)
- 【請求項１】アナログ形態で受信されＡ−Ｄ変換器（A/
D）を介して導かれ夫々、後続伝送されたデジタル信号
のプリシユートないし先行伝送されたデジタル信号のポ
ストシユートによつてひずまされたデジタル信号の等化
回路装置であつて、プリシユート等化器（VEZ）と、こ
れに接続されたポストシュート等化器（NEZ）とを有す
るものにおいて、上記プリシユート等化器（VEZ）に折
哀形等化器（KE）が前置接続されており、該等化器（K
E）は夫々の伝送されるデジタル信号に対して１つのサ
ンプリング値の供給を受け、伝達関数 を有する１次のフイルタとして構成されていることを特
徴とするアナログ形態にて受信のデジタル信号の等化回
路装置。 - 【請求項２】上記折哀形等化器（KE）は時点ｎにて生じ
るサンプリング値ｘ（ｎ）に対して、下式で表わされる
出力信号ｙ（ｎ） を送出するように構成されており、その際、ｘ（ｎ−
１）は時点ｎ−１におけるサンプリング値を表わし、ｙ
（ｎ−１）は時点ｎ−１における出力信号を表わし、Ａ
は設定された定数を表わす請求項１記載の回路装置。 - 【請求項３】上記折哀形等化器（KE）は時点ｎにて生じ
るサンプリング値ｘ（ｎ）に対して下式で表わされる出
力信号 を送出するように構成されており、その際ｘ（ｎ−１）
は時点ｎ−１におけるサンプリング値を表わし、ｙ（ｎ
−１）は時点（ｎ−１）における出力信号を表わし、Ａ
は設定された定数を表わす請求項１記載の回路装置。 - 【請求項４】上記の設定された定数はｎ＝2-Lに選定さ
れており、但しＬは整数値である請求項２又は３記載の
回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP88116124.4 | 1988-09-29 | ||
| EP88116124A EP0360904B1 (de) | 1988-09-29 | 1988-09-29 | Schaltungsanordnung zum Entzerren von in analoger Form empfangener Digitalsignale |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02122732A JPH02122732A (ja) | 1990-05-10 |
| JP2820457B2 true JP2820457B2 (ja) | 1998-11-05 |
Family
ID=8199389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1252487A Expired - Lifetime JP2820457B2 (ja) | 1988-09-29 | 1989-09-29 | アナログ形態にて受信のデジタル信号の等化回路装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5088109A (ja) |
| EP (1) | EP0360904B1 (ja) |
| JP (1) | JP2820457B2 (ja) |
| AT (1) | ATE110507T1 (ja) |
| CA (1) | CA1330243C (ja) |
| DE (1) | DE3851227D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03237656A (ja) * | 1990-02-15 | 1991-10-23 | Sony Corp | Ｆｍ復調装置 |
| FR2666947A1 (fr) * | 1990-09-18 | 1992-03-20 | Trt Telecom Radio Electr | Dispositif d'egalisation de spectre. |
| ES2048092B1 (es) * | 1992-02-14 | 1996-11-16 | Alcatel Standard Electrica | Ecualizador automatico digital asincrono para transmision de datos por cable. |
| DE19624927C2 (de) * | 1996-06-21 | 1999-11-04 | Siemens Ag | Schaltungsanordnung zur Fernnebensprechkompensation |
| US6904110B2 (en) * | 1997-07-31 | 2005-06-07 | Francois Trans | Channel equalization system and method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1118625B (it) * | 1979-05-11 | 1986-03-03 | Cselt Centro Studi Lab Telecom | Perfezionamenti agli equializzatori per trasmissione di segnali numeri ci |
| IT1154430B (it) * | 1982-01-15 | 1987-01-21 | Cselt Centro Studi Lab Telecom | Equalizzatore per tramissione di segnali numerici |
| JP2592449B2 (ja) * | 1987-02-27 | 1997-03-19 | 株式会社日立製作所 | 波形等化器 |
| DE3719659A1 (de) * | 1987-06-12 | 1988-12-29 | Standard Elektrik Lorenz Ag | Einrichtung zur schnellen rahmen- und phasensynchronisation |
| US4789994A (en) * | 1987-08-12 | 1988-12-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Adaptive equalizer using precursor error signal for convergence control |
| JP2810052B2 (ja) * | 1987-11-18 | 1998-10-15 | 株式会社日立製作所 | 伝送装置 |
-
1988
- 1988-09-29 AT AT88116124T patent/ATE110507T1/de not_active IP Right Cessation
- 1988-09-29 EP EP88116124A patent/EP0360904B1/de not_active Expired - Lifetime
- 1988-09-29 DE DE3851227T patent/DE3851227D1/de not_active Expired - Lifetime
-
1989
- 1989-09-26 US US07/412,744 patent/US5088109A/en not_active Expired - Lifetime
- 1989-09-27 CA CA000613734A patent/CA1330243C/en not_active Expired - Fee Related
- 1989-09-29 JP JP1252487A patent/JP2820457B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02122732A (ja) | 1990-05-10 |
| ATE110507T1 (de) | 1994-09-15 |
| EP0360904B1 (de) | 1994-08-24 |
| DE3851227D1 (de) | 1994-09-29 |
| US5088109A (en) | 1992-02-11 |
| EP0360904A1 (de) | 1990-04-04 |
| CA1330243C (en) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4288872A (en) | Equalizer for the correction of digital signals | |
| CA2023178C (en) | Wideband digital equalizers for subscriber loops | |
| US5157690A (en) | Adaptive convergent decision feedback equalizer | |
| JP2952316B2 (ja) | データ信号伝送システム | |
| US4468786A (en) | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system | |
| AU646618B2 (en) | Method and apparatus for updating coefficients in a complex adaptive equalizer | |
| US4995104A (en) | Interference cancelling circuit and method | |
| US6505222B1 (en) | Systems methods and computer program products for controlling undesirable bias in an equalizer | |
| US4835765A (en) | Arrangement for full-duplex data transmission over two-wire circuits | |
| US4545060A (en) | Decision feedback adaptive equalizer acting on zero states following a non-zero state | |
| JP2001332999A (ja) | 適応等化器のトレーニング回路及びモデム装置並びに通信装置 | |
| JP2847298B2 (ja) | 走査クロツクパルスの周波数および／または位相のデイジタル制御方法および回路装置 | |
| US6965578B1 (en) | Echo canceling method and apparatus for digital data communication system | |
| US4464746A (en) | Arrangement for correcting pulse distortion in homochronous data transmission | |
| JP2820457B2 (ja) | アナログ形態にて受信のデジタル信号の等化回路装置 | |
| US5093843A (en) | Digital communicationn system using partial response and bipolar coding techniques | |
| EP0592747B1 (en) | Adaptive equalizing apparatus and method for token ring transmission systems using unshielded twisted pair cables | |
| O'Reilly et al. | Error propagation in decision feedback receivers | |
| US4964118A (en) | Apparatus and method for echo cancellation | |
| US5299230A (en) | Digital data transmission system with predistortion of transmitted pulses | |
| EP0219537B1 (en) | Method and apparatus for adjusting a digital equalizing filter in simultaneous adaptive echo elimination and adaptive elimination of noise caused by intersymbol interference | |
| US5027370A (en) | Circuit arrangement for the equalization of digital signals received in analog form | |
| Lawless et al. | Binary signaling over channels containing quadratic nonlinearities | |
| US7286621B1 (en) | Reception method and receiver array for a duplex transmission system | |
| CA1207034A (en) | Adaptive equalizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |