JP2815738B2 - Interactive schematic editor - Google Patents

Interactive schematic editor

Info

Publication number
JP2815738B2
JP2815738B2 JP3289715A JP28971591A JP2815738B2 JP 2815738 B2 JP2815738 B2 JP 2815738B2 JP 3289715 A JP3289715 A JP 3289715A JP 28971591 A JP28971591 A JP 28971591A JP 2815738 B2 JP2815738 B2 JP 2815738B2
Authority
JP
Japan
Prior art keywords
symbol
pin
pins
block
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3289715A
Other languages
Japanese (ja)
Other versions
JPH05128185A (en
Inventor
啓次 板敷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3289715A priority Critical patent/JP2815738B2/en
Publication of JPH05128185A publication Critical patent/JPH05128185A/en
Application granted granted Critical
Publication of JP2815738B2 publication Critical patent/JP2815738B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ワークステーションな
どのグラフィックディスプレイ上で回路図を会話形式で
作成するエディタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an editor for interactively creating a circuit diagram on a graphic display such as a workstation.

【0002】論理回路の設計時には、ネットなどの変更
に伴ってピンの削除や追加が頻繁に行われるので、ワー
クステーション上の会話型回路図エディタが必要不可欠
のツールとなる。
[0002] In designing a logic circuit, pins are frequently deleted or added in accordance with a change in a net or the like, so that an interactive circuit diagram editor on a workstation is an indispensable tool.

【0003】[0003]

【従来の技術】ピンの数が不足した場合には、必要な数
のピンが引き出されたシンボルをデータベースなどから
用意し、元のシンボルに代えて配置する。その際に配置
スペースが不足していたときには、新たなシンボルを他
の位置に移し、新シンボルの配置完了後に、このシンボ
ルの再配線を行う。
2. Description of the Related Art When the number of pins is insufficient, a symbol from which a required number of pins are extracted is prepared from a database or the like, and is arranged in place of the original symbol. At this time, if the arrangement space is insufficient, a new symbol is moved to another position, and after the completion of the arrangement of the new symbol, the symbol is re-wired.

【0004】また、ピンの数に余りが生じていた場合に
は、この余剰ピンを空き端子として処理させる。その後
においてピン数が極端に少なくなったときには、このシ
ンボルが図面上で占める面積の割合が増加して無駄とな
る領域が増加し、図面の使用効率が低下するので、ピン
数がわずかとなった大きなシンボルを必要な数のピンを
有する小さなシンボルに置き換え、そのシンボルの再配
線を行う。
If there is a surplus in the number of pins, the surplus pins are processed as empty terminals. After that, when the number of pins becomes extremely small, the ratio of the area occupied by the symbol on the drawing increases, the wasteful area increases, and the use efficiency of the drawing decreases. Replace the large symbol with a small symbol having the required number of pins and rewire the symbol.

【0005】[0005]

【発明が解決しようとする課題】ピンの削除や追加に伴
うシンボルの置き換え、新シンボルの再配線が入力操作
によって行われていたので、その作業量はピンの削除や
追加が頻繁であることから膨大で、操作者にとって大き
な負担となっていた。また、回路設計の思考がしばしば
中断されるので、その作業効率の低下を招いていた。
Since the replacement of a symbol and the rewiring of a new symbol due to the deletion or addition of a pin have been performed by an input operation, the work amount is that the deletion or addition of a pin is frequent. It was enormous and a heavy burden on the operator. Further, since the thinking of circuit design is often interrupted, the work efficiency is reduced.

【0006】本発明は上記従来の事情に鑑みて為された
ものであり、その目的は、ピン数変更時における操作を
著しく容易化することが可能となるこの種のエディタを
提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an editor of this kind which makes it possible to remarkably facilitate an operation when changing the number of pins. .

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に本発明にかかるエディタは図1のように構成されてお
り、同図のエディタは、ピン数変更の要求を受け付ける
ピン数変更要求受付手段10と、ピン数の変更が要求さ
れたシンボルを消去するシンボル消去手段12と、ピン
数の変更が要求されたシンボルの配線を消去する配線消
去手段14と、前記要求に応じてピン数が変更された新
たなシンボルを用意する新シンボル用意手段16と、用
意された新シンボルを消去された旧シンボルに代えて表
示する新シンボル表示手段18と、表示された新シンボ
ルを周囲の表示と再接続する再配線表示手段20と、を
有している。
In order to achieve the above object, an editor according to the present invention is configured as shown in FIG. 1, and the editor in the figure receives a pin number change request for receiving a pin number change request. Means 10, a symbol erasing means 12 for erasing a symbol whose number of pins has been requested to be changed, a wiring erasing means 14 for erasing the wiring of a symbol whose number of pins has been requested to be changed, and New symbol preparing means 16 for preparing a changed new symbol, new symbol displaying means 18 for displaying the prepared new symbol in place of the erased old symbol, and displaying and displaying the new symbol around and again. Rewiring display means 20 for connection.

【0008】[0008]

【作用】本発明では、ピン数の変更を要求すると、この
要求の対象となるシンボルとそのシンボルの配線を消去
し、要求通りのピン数とされた新たなシンボルを元のシ
ンボルに代えて表示し、新たなシンボルを周囲と配線す
る処理が自動的に行なわれる。
According to the present invention, when a change in the number of pins is requested, the target symbol and the wiring of the symbol are deleted, and a new symbol having the required number of pins is displayed instead of the original symbol. Then, a process of wiring a new symbol to the surroundings is automatically performed.

【0009】[0009]

【実施例】図2において、計算機本体30にキーボード
32,マウス34,タブレット36,記憶装置38,プ
リンタ40,ディスプレイ42が接続されており、図面
編集の会話入力にはキーボード32,マウス34,タブ
レット36が使用される。
In FIG. 2, a keyboard 32, a mouse 34, a tablet 36, a storage device 38, a printer 40, and a display 42 are connected to a computer main body 30. 36 are used.

【0010】そして、編集中の図面はディスプレイ42
で表示されており、作成された図面は記憶装置38に格
納され、また、必要に応じてプリンタ40から用紙上に
出力される。
The drawing being edited is displayed on the display 42.
The created drawing is stored in the storage device 38, and is output from the printer 40 onto paper as needed.

【0011】さらに、回路図面の編集に必要となる全て
のデータは記憶装置38のデータベースに格納されてお
り、そのデータベースは計算機本体30の処理時に参照
されている。
Further, all data necessary for editing the circuit diagram is stored in a database of the storage device 38, and the database is referred to at the time of processing of the computer main body 30.

【0012】この処理装置本体30にネットの接続処
理,ネットの削除処理,ピン追加の処理,ピン削除の処
理がユーザから要求されると(図3 ステップ300,
302,304,306でYES)、図4,図5,図
6,図7,図8で示される内容の処理が開始される。
When a user requests the processing apparatus main body 30 to perform a net connection process, a net deletion process, a pin addition process, and a pin deletion process (step 300 in FIG. 3).
(YES in 302, 304, and 306), the processing of the contents shown in FIGS. 4, 5, 6, 7, and 8 is started.

【0013】最初に、対象となるブロック(シンボル)
の論理情報からブロック名が求められてそのブロック名
で図形情報がデータベースから抽出され(ステップ40
0)、この図形情報により元の図形が背景色で再描画さ
れ、消去される(ステップ402)。
First, a target block (symbol)
A block name is obtained from the logical information of (1), and graphic information is extracted from the database with the block name (step 40).
0), the original graphic is redrawn with the background color based on this graphic information and is erased (step 402).

【0014】次いで、同ブロックの図形情報を用いてそ
のピン図形が全て特定され(ステップ404)、これら
のピンも背景色による再描画で消去される(ステップ4
06,408,410)。
Next, all the pin figures are specified using the figure information of the same block (step 404), and these pins are also erased by redrawing with the background color (step 4).
06,408,410).

【0015】さらに、同ブロックの論理情報を用いてそ
のブロックに接続されている全ネットの論理情報が求め
られ(ステップ412)、これらのネット名でデータベ
ースからネット図形が抽出される(ステップ414)。
Further, using the logical information of the same block, logical information of all nets connected to the block is obtained (step 412), and a net figure is extracted from the database with these net names (step 414). .

【0016】そして、全てのネット図形がブロック図形
及びピンの場合と同様にして消去されると(ステップ4
16,418,420)、以上の処理を終了し、図5,
図6,図7で示される処理へ進む。
Then, when all the net figures are erased in the same manner as the block figures and pins (step 4)
16, 418, 420), and the above processing is completed.
The process proceeds to the processes shown in FIGS.

【0017】この処理では、最初に入出力のピン数が求
められ(ステップ500)、そのブロックに名前が付与
される(ステップ502)。次いで、ピン数の変更され
るシンボルのブロック名がデータベースのライブラリに
存在するか否かが調べられ(ステップ504)、存在し
ない場合(ステップ506でNO)には、入出力のピン
数と同ブロックの機能を用いて最適なシンボルが作成さ
れ(ステップ508)、このシンボル図形が一時ライブ
ラリとしてデータベースに登録される(ステップ51
0)。
In this process, first, the number of input / output pins is determined (step 500), and a name is given to the block (step 502). Next, it is checked whether or not the block name of the symbol whose number of pins is to be changed exists in the library of the database (step 504). If it does not exist (NO in step 506), the same block as the number of input / output pins is used. The most suitable symbol is created using the function (step 508), and this symbol figure is registered in the database as a temporary library (step 51).
0).

【0018】さらに、同ブロックの大きさがデータベー
スを用いて特定され(ステップ512)、その論理情報
を用いて図面上の位置が求められると(ステップ51
4)、図面上で他のシンボルやネットと重なるか否かが
判断される(ステップ516)。
Further, the size of the block is specified using a database (step 512), and the position on the drawing is obtained using the logical information (step 51).
4) It is determined whether the symbol overlaps with another symbol or net on the drawing (step 516).

【0019】同ブロックが他のシンボルと重なる場合
(ステップ518でYES)には、エラーがユーザに通
知され(ステップ520)、同ブロックを配置すべき位
置が問い合わされる(ステップ522)。
If the block overlaps with another symbol (YES in step 518), an error is notified to the user (step 520), and the position where the block is to be arranged is inquired (step 522).

【0020】また、同ブロックが他のネットを重なる場
合(ステップ524でYES)には、そのネットがデー
タベースから検索され(ステップ526)、背景色を用
いた上書きで消去される(ステップ528)。
If the block overlaps another net (YES in step 524), the net is searched from the database (step 526) and erased by overwriting using the background color (step 528).

【0021】以上のようにして新たなブロックを描画で
きる領域が確保されると、ブロック名,ピン名及びシン
ボル名などを用いて同ブロックが表示され(ステップ5
30)、このブロックに関する情報の全てがデータベー
スへ登録される(ステップ532)。
When an area in which a new block can be drawn is secured as described above, the block is displayed using the block name, pin name, symbol name, and the like (step 5).
30), all information relating to this block is registered in the database (step 532).

【0022】さらに、表示された新たなブロックと接続
されるネットがデータベースの参照で全て作成されて表
示され、これらネットの情報もデータベースに登録され
る(ステップ532,534,536)。
Further, all nets connected to the displayed new block are created and displayed by referring to the database, and information on these nets is also registered in the database (steps 532, 534, 536).

【0023】そして、一旦消去された周囲ネットの全て
が、新たに表示されたブロック表示と重ならない様に再
び描画され、データベースに登録される(ステップ53
8,540,542,544)。
Then, all of the once deleted surrounding nets are drawn again so as not to overlap with the newly displayed block display and registered in the database (step 53).
8,540,542,544).

【0024】図8ではアンドのシンボルが説明されてお
り、同図の符号1.は入力ピンを、符号2.は出力ピン
を各々示し、各入力ピン1.にはピン名IN01,IN
02・・・INnnが、各出力ピン2.にはピン名OT
01,OT02・・・OTmmが順に付与される。
FIG. 8 illustrates an AND symbol. Denotes an input pin, Denotes output pins, and each input pin 1. Have the pin names IN01, IN
02... INnn are connected to each output pin 2. Has the pin name OT
01, OT02... OTmm are given in order.

【0025】図9においてピン削除時の回路表示作用が
説明されており、同図(A)のシンボル3.をユーザが
削除すると、シンボル4.の入力ピン5.IN04が不
要となる。
FIG. 9 illustrates a circuit display operation when deleting a pin. Is deleted by the user, the symbol 4. 4. input pin IN04 becomes unnecessary.

【0026】このときにユーザがピン5.IN04の削
除を要求すると、シンボル4,及びその配線が全て消去
され、同図(B)のように入力ピンの数が3本となった
新たなシンボル6.が旧シンボル4.に代えて表示さ
れ、同シンボル6.が周囲のシンボルと再び接続され
る。
At this time, the user operates the pin 5. When the deletion of IN04 is requested, the symbol 4 and all its wiring are deleted, and a new symbol having three input pins as shown in FIG. Is the old symbol Is displayed instead of the same symbol. Is reconnected to the surrounding symbols.

【0027】図10においてもピン削除時の作用が説明
されており、ユーザが同図(A)のシンボル7.及び
8.を削除すると、シンボル9.の入力ピン10.IN
02と入力ピン11.IN03が不要となる。
FIG. 10 also illustrates the operation at the time of deleting a pin. And 8. Is deleted, the symbol 9. 10. input pin IN
02 and input pin 11. IN03 becomes unnecessary.

【0028】それら入力ピン10.IN02と入力ピン
11.IN03の削除をユーザが要求すると、シンボル
9.とその配線が消去され、同図(B)のように周囲の
表示と配線接続された2入力の小さなシンボル14.が
表示される。
These input pins 10. IN02 and input pin 11. When the user requests deletion of IN03, symbol 9. And its wiring are erased, and a small two-input symbol is connected to the surrounding display and wiring as shown in FIG. Is displayed.

【0029】このときには、同図(A)のピン12.I
N03から引き出された配線(ネット)13.がピン削
除の影響を受け、同図(B)のように、新たなピン1
5.IN02と接続の配線16.に置き換えられる(再
配線が行われる)。
At this time, the pins 12 in FIG. I
12. Wiring (net) extracted from N03 Is affected by the pin deletion, and as shown in FIG.
5. 15. Wiring for connection with IN02 (Re-wiring is performed).

【0030】図11ではピン追加時の回路表示作用が説
明されており、同図(A)においてシンボル17.から
引き出されていたピン18.IN02を選択して同一属
性のピンを追加する要求がユーザから与えられると、同
図(B)のように入力ピンが3本の大きなシンボル1
9.がそれまでのシンボル17に代えて表示される。
FIG. 11 illustrates the circuit display operation when a pin is added. In FIG. 18. Pins pulled out of When the user gives a request to select IN02 and add a pin having the same attribute, a large symbol 1 having three input pins as shown in FIG.
9. Is displayed in place of the previous symbol 17.

【0031】図12においてもピン追加時の回路表示作
用が説明されており、同図(A)において、シンボル2
0.の入力ピン21.INO2と同属性のものを2本追
加する要求がユーザから与えられる。
FIG. 12 also illustrates the circuit display operation when a pin is added. In FIG.
0. Input pins 21. The user gives a request to add two of the same attributes as INO2.

【0032】この場合には、同図(B)のように入力ピ
ン数が4本の大きなシンボル23.が同図(A)の小さ
な旧シンボル20.に代えて表示されることから、その
下側の配線22.と重なる。
In this case, a large symbol having four input pins as shown in FIG. Is a small old symbol in FIG. Is displayed in place of the wiring 22. And overlap.

【0033】そこで、同図(B)で示されるように、新
たな配線24.は新たなシンボル23.を迂回してこの
大きなシンボル23.と重ならないように表示される
(図7参照)。
Therefore, as shown in FIG. Is a new symbol Bypassing this large symbol 23. Are displayed so as not to overlap (see FIG. 7).

【0034】以上説明したように本実施例によれば、ユ
ーザがピン削除又は追加を要求すると、ピンが削除又は
追加された新たなシンボルを適切な位置へそれまでのシ
ンボルに置き換えて表示し、この新たなシンボルを周囲
と最適に再配線する作業が自動的に行われる。
As described above, according to the present embodiment, when a user requests deletion or addition of a pin, a new symbol whose pin has been deleted or added is displayed in an appropriate position by replacing it with the previous symbol. The operation of optimally rewiring the new symbol with the surroundings is automatically performed.

【0035】すなわち、ピン数変更時のユーザ操作がそ
の要求のみとなって著しく容易となり、このため、ユー
ザの負担を大幅に軽減してその回路設計の作業効率を飛
躍的に高めることが可能となる。
That is, the user operation when changing the number of pins is made only by the request, which is extremely easy. Therefore, the burden on the user can be greatly reduced, and the work efficiency of the circuit design can be greatly improved. Become.

【0036】[0036]

【発明の効果】以上説明したように本発明によれば、ピ
ン数変更時のユーザ操作が著しく容易なものとなるの
で、ユーザの負担を大幅に軽減して回路設計の作業効率
を飛躍的に高めることが可能となる。
As described above, according to the present invention, the user operation when changing the number of pins is remarkably easy, so that the burden on the user is greatly reduced and the work efficiency of circuit design is dramatically improved. It is possible to increase.

【図面の簡単な説明】[Brief description of the drawings]

【図1】発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】実施例の構成説明図である。FIG. 2 is a diagram illustrating the configuration of an embodiment.

【図3】実施例の作用を説明するフローチャートであ
る。
FIG. 3 is a flowchart illustrating the operation of the embodiment.

【図4】実施例の作用を説明するフローチャートであ
る。
FIG. 4 is a flowchart illustrating the operation of the embodiment.

【図5】実施例の作用を説明するフローチャートであ
る。
FIG. 5 is a flowchart illustrating the operation of the embodiment.

【図6】実施例の作用を説明するフローチャートであ
る。
FIG. 6 is a flowchart illustrating the operation of the embodiment.

【図7】実施例の作用を説明するフローチャートであ
る。
FIG. 7 is a flowchart illustrating the operation of the embodiment.

【図8】アンドのシンボル図である。FIG. 8 is a symbol diagram of AND.

【図9】ピン削除時の回路表示説明図である。FIG. 9 is an explanatory diagram of a circuit display when a pin is deleted.

【図10】ピン削除時の回路表示説明図である。FIG. 10 is an explanatory diagram of a circuit display when a pin is deleted.

【図11】ピン追加時の回路表示説明図である。FIG. 11 is an explanatory diagram of a circuit display when a pin is added.

【図12】ピン追加時の回路表示説明図である。FIG. 12 is an explanatory diagram of a circuit display when a pin is added.

【符号の説明】[Explanation of symbols]

30 計算機本体 32 キーボード 34 マウス 36 タブレット 38 記憶装置 40 プリンタ 42 ディスプレイ 30 computer main body 32 keyboard 34 mouse 36 tablet 38 storage device 40 printer 42 display

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ピン数変更の要求を受け付けるピン数変
更要求受付手段(10)と、 ピン数の変更が要求されたシンボルを消去するシンボル
消去手段(12)と、 ピン数の変更が要求されたシンボルの配線を消去する配
線消去手段(14)と、 前記要求に応じてピン数が変更された新たなシンボルを
用意する新シンボル用意手段(16)と、 用意された新シンボルを消去された旧シンボルに代えて
表示する新シンボル表示手段(18)と、 表示された新シンボルを周囲の表示と再接続する再配線
表示手段(20)と、 を有する、ことを特徴とした会話型回路図エディタ。
1. A pin number change request receiving means (10) for receiving a pin number change request, a symbol erasing means (12) for erasing a symbol for which a pin number change is requested, and a pin number change request. Wiring erasing means (14) for erasing the wiring of the symbols, new symbol preparing means (16) for preparing a new symbol having a changed number of pins in response to the request, and a prepared new symbol being erased. An interactive circuit diagram, comprising: new symbol display means (18) for displaying in place of the old symbol; and rewiring display means (20) for reconnecting the displayed new symbol to the surrounding display. editor.
JP3289715A 1991-11-06 1991-11-06 Interactive schematic editor Expired - Fee Related JP2815738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3289715A JP2815738B2 (en) 1991-11-06 1991-11-06 Interactive schematic editor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3289715A JP2815738B2 (en) 1991-11-06 1991-11-06 Interactive schematic editor

Publications (2)

Publication Number Publication Date
JPH05128185A JPH05128185A (en) 1993-05-25
JP2815738B2 true JP2815738B2 (en) 1998-10-27

Family

ID=17746817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3289715A Expired - Fee Related JP2815738B2 (en) 1991-11-06 1991-11-06 Interactive schematic editor

Country Status (1)

Country Link
JP (1) JP2815738B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0392971A (en) * 1989-09-06 1991-04-18 Fujitsu Ltd System for automatically coping with small change of circuit mounting design
JPH03218051A (en) * 1990-01-23 1991-09-25 Mitsubishi Electric Corp Wiring layout device

Also Published As

Publication number Publication date
JPH05128185A (en) 1993-05-25

Similar Documents

Publication Publication Date Title
US7990375B2 (en) Virtual view schematic editor
US6069630A (en) Data processing system and method for creating a link map
US4905185A (en) Apparatus for transferring block data in original form and editing the block data
EP0829801A2 (en) Method for displaying functional objects in a visual programming environment
JPH11161405A (en) Window display controller
JP2835791B2 (en) Graphic processing unit
US6928330B2 (en) CAD system, design-support program for CAD system, and design methods
JP3369734B2 (en) Three-dimensional computer-aided design apparatus and method
JP2815738B2 (en) Interactive schematic editor
JP3449101B2 (en) Equipment design support system
JPH08315184A (en) Three-dimensional shape editing device
JPH0635987A (en) Device and mehtod for preparing circuit diagram
JPH09198392A (en) Data managing/output method and electronic filing system provided with the same
US20020049757A1 (en) Apparatus for processing data of overlapped facilities by means of virtual facility record and method therefor
Zucker et al. Graphical layout system for IC mask design
JP2680076B2 (en) Multi-window screen display method
JPH0830761A (en) Drawing information management device
JP2001051771A (en) System and method for processing picture
JP3756228B2 (en) Input order setting confirmation method and electronic voucher creation system
JP2753250B2 (en) Drawing management method and apparatus
JPH10228492A (en) Cad system
JPH07253864A (en) Image controller
Glover et al. A graphics environment for CIM applications
JPH0696145A (en) Processing system for character string/graphic
JPH05108743A (en) Logic diagram editing device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100814

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110814

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees