JP2814956B2 - Dispatcher control method - Google Patents

Dispatcher control method

Info

Publication number
JP2814956B2
JP2814956B2 JP7201780A JP20178095A JP2814956B2 JP 2814956 B2 JP2814956 B2 JP 2814956B2 JP 7201780 A JP7201780 A JP 7201780A JP 20178095 A JP20178095 A JP 20178095A JP 2814956 B2 JP2814956 B2 JP 2814956B2
Authority
JP
Japan
Prior art keywords
dispatcher
timer
time
control method
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7201780A
Other languages
Japanese (ja)
Other versions
JPH0934729A (en
Inventor
一浩 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7201780A priority Critical patent/JP2814956B2/en
Publication of JPH0934729A publication Critical patent/JPH0934729A/en
Application granted granted Critical
Publication of JP2814956B2 publication Critical patent/JP2814956B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、実行優先順位によりマ
ルチプロセスをスケジューリングするオペレーティング
システムを有する情報処理装置におけるディスパッチャ
制御方式に関し、特に新たに実行可能なプロセスが発生
した場合のディスパッチャ制御方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dispatcher control method in an information processing apparatus having an operating system for scheduling multi-processes according to an execution priority, and more particularly to a dispatcher control method when a new executable process occurs.

【0002】[0002]

【従来の技術】従来、この種のディスパッチャ制御にお
いては、図4に示すように、同期命令等により実行可能
なプロセス40を、ステップ401によって実行可能な
プロセスをリンクする待ち行列(以降、プロセス待ち行
列と称す)50に加えた場合、プロセス待ち行列50に
加わったプロセス40が、現在プロセッサEで実行中の
プロセスPEよりも実行優先順位が高い可能性があるの
で、ステップ402で必ずディスパッチャが起動される
ように制御していた。
2. Description of the Related Art Conventionally, in this type of dispatcher control, as shown in FIG. 4, a process 40 that can be executed by a synchronous command or the like is linked to a queue that links the process that can be executed in step 401 (hereinafter referred to as process waiting). When the process 40 is added to the process queue 50, the process 40 that has joined the process queue 50 may have a higher execution priority than the process PE currently being executed by the processor E. Had to be controlled.

【0003】また、複数のプロセッサが存在する場合に
は、ディスパッチャ起動時に待ち行列の排他制御が行わ
れる。プロセス待ち行列50は、複数のプロセッサによ
って共有される。また、プロセスは、実行優先順位に従
って並べられてプロセス待ち行列50に加えられる。デ
ィスパッチャは、起動がかかると、このプロセス待ち行
列50の排他制御を行い、待ち行列の先頭、すなわち実
行優先順位の高いものから順にプロセッサに取り込むこ
とが可能かを判断し、可能であればプロセッサに取り込
んで実行を開始する。
When there are a plurality of processors, exclusive control of a queue is performed when a dispatcher is started. Process queue 50 is shared by multiple processors. Further, the processes are added to the process queue 50 in an order according to the execution priority. When the dispatcher is started, the dispatcher performs exclusive control of the process queue 50, and determines whether it is possible to take in the processor in the head of the queue, that is, the one with the highest execution priority. Capture and start execution.

【0004】[0004]

【発明が解決しようとする課題】この従来のディスパッ
チャ制御方式では、システム内に多くのプロセッサが存
在すればするほどディスパッチャの起動回数が多くな
り、ディスパッチャのオーバヘッド及びプロセス待ち行
列の排他制御による性能低下が発生する。
In this conventional dispatcher control method, the more processors are present in the system, the more times the dispatcher is started up, the lower the performance due to the dispatcher overhead and the exclusive control of the process queue. Occurs.

【0005】本発明は、上記従来の欠点を解決し、ディ
スパッチャ起動回数を減らすことにより、ディスパッチ
ャのオーバヘッド及びプロセス待ち行列のロック待ちに
よる性能低下を実行優先順位を乱すことなく防ぐことが
できるディスパッチャ制御方式を提供することを目的と
する。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional drawbacks and reduces the number of times the dispatcher is started, thereby preventing the performance degradation due to the dispatcher overhead and the process queue lock waiting without disturbing the execution priority. The aim is to provide a scheme.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、実行優先順位によりマルチプロセスをス
ケジューリングするオペレーティングシステムを有する
情報処理装置におけるディスパッチャ制御方式であっ
て、プロセッサが利用可能となるのを待つ実行可能なプ
ロセスをリンクするプロセス待ち行列と、前記プロセス
待ち行列にプロセスを追加する手段と、前記プロセッサ
について一定時間経過する毎にタイマ値を更新するディ
スパッチャ起動用のタイマと、前記ディスパッチャ起動
用タイマに時間を設定する手段と、前記ディスパッチャ
起動用タイマを起動する手段と、前記ディスパッチャ起
動用タイマの設定時間によってディスパッチャ開始事象
を報告する手段と、前記開始事象が報告されると、前記
ディスパッチャ起動用タイマを停止してディスパッチャ
を起動する手段とを有する。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention is a dispatcher control method in an information processing apparatus having an operating system for scheduling multi-processes according to execution priorities, wherein a processor can be used. A process queue for linking executable processes to wait for, a means for adding a process to the process queue, a dispatcher activation timer for updating a timer value every time a predetermined time elapses for the processor, and the dispatcher Means for setting a time on a start timer, means for starting the dispatcher start timer, means for reporting a dispatcher start event by the set time of the dispatcher start timer, and when the start event is reported, For dispatcher startup And means for starting the dispatcher to stop timer.

【0007】他の好ましい態様では、所定のプロセスを
実行中に、他のプロセスを実行可能にするために、当該
他のプロセスを前記プロセス待ち行列に追加する場合、
ディスパッチャを起動することなく、前記ディスパッチ
ャ起動用のタイマに所定の時間を設定し、前記ディスパ
ッチャ起動用のタイマの所定時間内に、前記実行中のプ
ロセスが終了しなかった場合、前記報告手段が前記プロ
セッサに対してディスパッチャ開始事象を報告する。ま
た、ディスパッチャ起動用タイマの設定時間内に、前記
プロセッサで実行中のプロセスが終了した場合、前記デ
ィスパッチャ開始事象の報告をすることなく、前記ディ
スパッチャ起動用タイマを停止してディスパッチャを起
動する。
In another preferred embodiment, when a predetermined process is being executed and the other process is added to the process queue so that the other process can be executed,
Without activating the dispatcher, a predetermined time is set in the dispatcher activation timer, and if the running process is not terminated within the predetermined time of the dispatcher activation timer, the reporting means sets the Reports a dispatcher start event to the processor. If the process being executed by the processor ends within the set time of the dispatcher start timer, the dispatcher start timer is stopped and the dispatcher is started without reporting the dispatcher start event.

【0008】上記目的を達成するため、本発明は、実行
優先順位によりマルチプロセスをスケジューリングする
オペレーティングシステムを有する情報処理装置におけ
るディスパッチャ制御方式であって、複数のプロセッサ
によって共有され、プロセッサが利用可能となるのを待
つ実行可能なプロセスをリンクするプロセス待ち行列
と、前記プロセス待ち行列にプロセスを追加する手段
と、前記プロセッサ毎に備えられ、一定時間経過する毎
にタイマ値を更新する複数のディスパッチャ起動用のタ
イマと、前記ディスパッチャ起動用タイマに値を設定す
る手段と、前記ディスパッチャ起動用タイマを起動する
手段と、前記ディスパッチャ起動用タイマの値によって
ディスパッチャ開始事象を報告する手段と、事象が報告
されると、前記複数のプロセッサのディスパッチャ起動
用タイマを停止し、ディスパッチャを起動する手段を有
する。
In order to achieve the above object, the present invention relates to a dispatcher control method in an information processing apparatus having an operating system for scheduling multi-processes according to execution priorities. A process queue for linking executable processes waiting to be formed, means for adding a process to the process queue, and activation of a plurality of dispatchers provided for each of the processors and updating a timer value every time a predetermined time elapses A timer for setting a value for the dispatcher start timer; a means for starting the dispatcher start timer; a means for reporting a dispatcher start event based on the value of the dispatcher start timer; and Then, the plurality of Stop the dispatcher starting timer processor comprises means for starting the dispatcher.

【0009】他の好ましい態様では、前記ディスパッチ
ャ起動用タイマの設定時間内に、前記プロセッサで実行
中のプロセスが終了した場合、前記ディスパッチャ開始
事象の報告をすることなく、前記ディスパッチャ起動用
タイマを停止してディスパッチャを起動する。
In another preferred aspect, when a process being executed by the processor ends within a set time of the dispatcher start timer, the dispatcher start timer is stopped without reporting the dispatcher start event. And start the dispatcher.

【0010】[0010]

【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。図1は、本発明の第1実施例による
ディスパッチャ制御方式の内容を説明するフローチャー
トである。図1において、プロセッサが利用可能となる
のを待っている実行可能なプロセスをリンクするプロセ
ス待ち行列11と、プロセス待ち行列にプロセスを追加
する手段12と、プロセッサ毎に一定時間経過する毎に
タイマ値を更新するディスパッチャ起動用タイマ13
と、ディスパッチャ起動用タイマ13に値を設定する手
段14と、ディスパッチャ起動用タイマ13を起動する
手段15と、ディスパッチャ起動用タイマ13の値によ
ってディスパッチャ開始事象を報告する手段16と、デ
ィスパッチャ起動用タイマ13を停止する手段17と、
事象が報告されるとディスパッチャを起動する手段18
から構成されている。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a flowchart illustrating the contents of a dispatcher control method according to the first embodiment of the present invention. In FIG. 1, a process queue 11 for linking executable processes waiting for a processor to become available, means 12 for adding a process to the process queue, and a timer for each processor after a certain period of time. Dispatcher activation timer 13 for updating the value
A means 14 for setting a value to the dispatcher activation timer 13, a means 15 for activating the dispatcher activation timer 13, a means 16 for reporting a dispatcher start event based on the value of the dispatcher activation timer 13, and a dispatcher activation timer Means 17 for stopping 13;
Means 18 for activating the dispatcher when an event is reported
It is composed of

【0011】次に、図1の制御方法について説明する。
図1はディスパッチャ起動用タイマ13により事象通知
がされた場合の動作を示している。従来のディスパッチ
ャ制御方式によれば、あるプロセスPAがプロセッサA
で実行中に、プロセスP1を実行可能にするために、プ
ロセス待ち行列11にプロセスP1を追加する場合、現
在実行中のプロセスPAよりも実行優先順位が高い可能
性があるためディスパッチャを起動していた。
Next, the control method of FIG. 1 will be described.
FIG. 1 shows an operation when an event is notified by the dispatcher activation timer 13. According to the conventional dispatcher control method, a certain process PA is executed by the processor A
When the process P1 is added to the process queue 11 in order to make the process P1 executable during the execution, the dispatcher is started because the execution priority may be higher than the process PA currently being executed. Was.

【0012】しかし、プロセスP1が実行されなければ
プロセスPAが影響を受けるような場合でない限り、こ
こで実行優先順位規則に違反しても、言い替えればディ
スパッチャを起動しなくてもシステムとしては問題なく
動作する。また、プロセスP1がプロセスPAよりも実
行優先順位が低い場合には、何等間題もなく動作し続け
ることができる。
However, as long as the process PA is not affected unless the process P1 is executed, even if the execution priority rule is violated here, in other words, even if the dispatcher is not activated, there is no problem in the system. Operate. When the process P1 has a lower execution priority than the process PA, the process P1 can continue to operate without any problem.

【0013】そこで、本実施例においては、プロセスP
1を実行可能状態にする場合には、ディスパッチャの起
動を行わないこととし、プロセスP1をプロセス待ち行
列11に加えた(ステップ12)後、ディスパッチャ起
動用タイマ13に所定の時間を設定(ステップ14)す
ることにより、ディスパッチャ起動用タイマ13を起動
する(ステップ15)。
Therefore, in this embodiment, the process P
In order to make the dispatcher 1 executable, the dispatcher is not started, and after adding the process P1 to the process queue 11 (step 12), a predetermined time is set in the dispatcher start timer 13 (step 14). ) To activate the dispatcher activation timer 13 (step 15).

【0014】そして、上記設定時間内に、プロセスPA
が終了しなかった場合は、ディスパッチャ起動用タイマ
13は、自プロセッサにディスパッチャ開始事象を報告
する(ステップ16)。ディスパッチャ開始事象の報告
を受けたプロセッサは、ディスパッチャ起動用タイマ1
3を停止させ(ステップ17)、ディスパッチャを起動
する(ステップ18)。これにより、プロセスP1が実
行されなければプロセスAが影響を受けるような場合を
救うことができる。すなわち、プロセスPAがプロセス
P1の実行を待っているようなケースを救うことができ
る。
Then, within the set time, the process PA
Is not completed, the dispatcher activation timer 13 reports a dispatcher start event to its own processor (step 16). The processor receiving the report of the dispatcher start event sends the dispatcher start timer 1
3 is stopped (step 17), and the dispatcher is started (step 18). This can save the case where the process A is affected if the process P1 is not executed. That is, the case where the process PA is waiting for the execution of the process P1 can be saved.

【0015】図2は、図1と同じ構成において、ディス
パッチャ起動用タイマ13の設定時間よりも早くプロセ
スが終了した場合のフローチャートである。すなわち、
ディスパッチャ起動用タイマ13によりディスパッチャ
開始事象の報告がされなかった場合の動作を示してい
る。プロセスPBがプロセッサBで実行中に、実行中の
プロセスPBがプロセスP2を実行可能状態にするため
に、プロセス待ち行列11にプロセスP2を追加する
(ステップ12)。
FIG. 2 is a flowchart when the process is completed earlier than the set time of the dispatcher activation timer 13 in the same configuration as in FIG. That is,
The operation when the dispatcher start event is not reported by the dispatcher activation timer 13 is shown. While the process PB is running on the processor B, the running process PB adds the process P2 to the process queue 11 in order to make the process P2 executable (step 12).

【0016】その後、ディスパッチャ起動用タイマ13
に所定の時間を設定し(ステップ14)、ディスパッチ
ャ起動用タイマ13を起動する(ステップ15)。ここ
では、プロセスPBが、上記設定時間内に終了したの
で、ディスパッチャ起動用タイマ13を停止し(ステッ
プ17)、ディスパッチャを起動する(ステップ1
8)。この場合は、ステップ16におけるディスパッチ
ャ起動用タイマ13によるディスパッチャ開始事象の報
告が実行されずに終了する。
Thereafter, the dispatcher activation timer 13
Is set to a predetermined time (step 14), and the dispatcher activation timer 13 is activated (step 15). Here, since the process PB has been completed within the set time, the dispatcher activation timer 13 is stopped (step 17), and the dispatcher is activated (step 1).
8). In this case, the process ends without reporting the dispatcher start event by the dispatcher activation timer 13 in step 16.

【0017】図3は、本発明の第2実施例によるディス
パッチャ制御方式の内容を説明するフローチャートであ
る。図3において、複数のプロセッサが利用可能となる
のを待っている実行可能なプロセスをリンクするプロセ
ス待ち行列11Aと、プロセス待ち行列11Aにプロセ
スを追加する手段12と、プロセッサC、D毎に一定時
間経過する毎にタイマ値を更新するディスパッチャ起動
用タイマ13A,13Bと、ディスパッチャ起動用タイ
マ13A,13Bに値を設定する手段14と、ディスパ
ッチャ起動用タイマ13A,13Bを起動する手段15
と、ディスパッチャ起動用タイマ13A,13の値によ
ってディスパッチャ開始事象を報告する手段17と、プ
ロセス待ち行列11Aを共有する複数のプロセッサC、
Dのディスパッチャ起動用タイマ13A,13を停止す
る手段17と、ディスパッチャ開始事象が報告されるこ
とによりディスパッチャを起動する手段18から構成さ
れている。
FIG. 3 is a flow chart for explaining the contents of a dispatcher control system according to a second embodiment of the present invention. In FIG. 3, a process queue 11A for linking executable processes waiting for a plurality of processors to become available, means 12 for adding processes to the process queue 11A, and a constant for each of the processors C and D. Dispatcher activation timers 13A and 13B for updating the timer value each time the time elapses, means 14 for setting values to dispatcher activation timers 13A and 13B, and means 15 for activating dispatcher activation timers 13A and 13B.
A means 17 for reporting a dispatcher start event based on the values of the dispatcher activation timers 13A and 13;
It comprises means 17 for stopping the dispatcher activation timers 13A and 13 of D, and means 18 for activating the dispatcher when a dispatcher start event is reported.

【0018】次に、図3の制御方法について説明する。
複数のプロセッサを有するシステムにおいては、1つの
プロセス待ち行列を複数のプロセッサで共有する。本実
施例では、プロセッサCとプロセッサDが一つのプロセ
ス待ち行列11Aを共有している。従って、プロセッサ
CまたはプロセッサDの何れかでディスパッチャが起動
されれば、このプロセス待ち行列11Aがアクセスされ
てディスパッチング処理が行われる。
Next, the control method of FIG. 3 will be described.
In a system having a plurality of processors, one process queue is shared by a plurality of processors. In this embodiment, the processor C and the processor D share one process queue 11A. Therefore, the processor
Dispatcher activated on either C or processor D
If so, this process queue 11A is accessed
The dispatching process is performed.

【0019】プロセッサCでプロセスP3をプロセス待
ち行列11Aに加え(ステップ12)、ディスパッチャ
起動用タイマ13Aにある時間を設定し(ステップ1
4)、ディスパッチャ起動用タイマ13Aを起動した場
合(ステップ15)、プロセッサCでディスパッチャが
起動される前に、プロセッサDでディスパッチャが起動
されると(図3では、ディスパッチャ起動用タイマ13
Bの設定時間内に、プロセスPDが終了し、そのプロセ
スPDの終了に伴いディスパッチャが起動された場合を
示している)、プロセッサDはプロセス待ち行列11A
を共有する全てのプロセッサC,Dのディスパッチャ起
動用タイマ13A,13Bを停止させる。
The processor P adds the process P3 to the process queue 11A (step 12), and sets a certain time in the dispatcher activation timer 13A (step 1).
4) When the dispatcher activation timer 13A is activated (step 15), if the dispatcher is activated by the processor D before the dispatcher is activated by the processor C (in FIG. 3, the dispatcher activation timer 13 is activated) .
B indicates that the process PD is completed within the set time of B, and the dispatcher is started upon the termination of the process PD).
Are stopped, the dispatcher activation timers 13A and 13B of all the processors C and D sharing the same are stopped.

【0020】このことにより、プロセッサCは、ディス
パッチャ開始事象の報告によるディスパッチャ起動を行
う必要が無くなり、不要なディスパッチャの起動を防ぐ
ことができる。上記において、プロセスPDが、プロセ
スPCのディスパッチャタイマ設定時間内にディスパッ
チャを起動しなければ、プロセッサCへのディスパッチ
ャ開始事象の報告によりプロセッサCでディスパッチャ
が起動されることになり、実行優先順位が乱れることを
防ぐことができる。
This eliminates the need for the processor C to start the dispatcher by reporting the dispatcher start event, thereby preventing unnecessary start-up of the dispatcher. In the above description, if the process PD does not activate the dispatcher within the dispatcher timer set time of the process PC, the dispatcher is activated by the processor C by reporting the dispatcher start event to the processor C, and the execution priority is disturbed. Can be prevented.

【0021】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。例えば、上記実施例では、プロセッサの数を
2つとして説明したが、3つ以上でも同様に効果が得ら
れる。
Although the present invention has been described with reference to the preferred embodiments, the present invention is not necessarily limited to the above embodiments. For example, in the above-described embodiment, the number of processors has been described as two.

【0022】[0022]

【発明の効果】以上説明したように本発明によるディス
パッチャ制御方式は、ディスパッチャ起動用のタイマを
備えることにより、ディスパッチャ起動回数を減らすと
共に、ディスパッチャのオーバヘッド及びプロセス待ち
行列のロック待ちによる性能低下を実行優先順位を乱す
ことなく防ぐことができる。
As described above, the dispatcher control system according to the present invention includes the timer for starting the dispatcher, thereby reducing the number of times the dispatcher is started and reducing the performance due to the overhead of the dispatcher and the lock waiting of the process queue. This can be prevented without disturbing the priority.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1実施例によるディスパッチャ制
御方式においてディスパッチャ起動用タイマによる開始
事象報告がされた場合の処理内容を説明するフローチャ
ートである。
FIG. 1 is a flowchart for explaining processing when a start event is reported by a dispatcher activation timer in a dispatcher control method according to a first embodiment of the present invention.

【図2】 図1に示すディスパッチャ制御方式において
ディスパッチャ起動用タイマによる開始事象報告がされ
なかった場合の処理内容を説明するフローチャートであ
る。
FIG. 2 is a flowchart illustrating processing in a case where a start event is not reported by a dispatcher activation timer in the dispatcher control method illustrated in FIG. 1;

【図3】 本発明の2実施例によるディスパッチャ制御
方式を説明するフローチャートである。
FIG. 3 is a flowchart illustrating a dispatcher control method according to a second embodiment of the present invention.

【図4】 従来例におけるディスパッチャ制御方式の一
例を説明する図である。
FIG. 4 is a diagram illustrating an example of a dispatcher control method in a conventional example.

【符号の説明】[Explanation of symbols]

11,11A プロセス待ち行列 12 プロセス追加手段 13,13A,13B ディスパッチャ起動用タイマ 14 ディスパッチャ起動用タイマに値を設定する手
段 15 ディスパッチャ起動用タイマ起動手段 16 ディスパッチャ開始事象報告手段 17 ディスパッチャ起動用タイマ停止手段 18 ディスパッチャ起動手段
11, 11A process queue 12 process addition means 13, 13A, 13B dispatcher activation timer 14 means for setting a value to dispatcher activation timer 15 dispatcher activation timer activation means 16 dispatcher start event reporting means 17 dispatcher activation timer stop means 18 dispatcher activation means

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 実行優先順位によりマルチプロセスをス
ケジューリングするオペレーティングシステムを有する
情報処理装置におけるディスパッチャ制御方式であっ
て、 プロセッサが利用可能となるのを待つ実行可能なプロセ
スをリンクするプロセス待ち行列と、 前記プロセス待ち行列にプロセスを追加する手段と、 前記プロセッサについて一定時間経過する毎にタイマ値
を更新するディスパッチャ起動用タイマと、前記プロセス待ち行列に前記プロセスを追加する際に、
前記ディスパッチャ起動用タイマに所定の時間を設定す
る手段と、前記時間の設定後に、 前記ディスパッチャ起動用タイマ
を起動する手段と、 前記ディスパッチャ起動用タイマのタイマ値が前記設定
時間に達した場合に、ディスパッチャ開始事象を報告す
る手段と、 前記開始事象が報告され、または前記設定時間内に実行
中のプロセスが終了した場合に、前記ディスパッチャ起
動用タイマを停止して前記ディスパッチャを起動する手
段とを有することを特徴とするディスパッチャ制御方
式。
1. A dispatcher control method in an information processing apparatus having an operating system for scheduling multi-processes according to an execution priority, wherein a process queue links executable processes waiting for a processor to become available. Means for adding a process to the process queue, a dispatcher activation timer that updates a timer value every time a certain time elapses for the processor, and when adding the process to the process queue,
Means for setting a predetermined time to the dispatcher start timer; means for starting the dispatcher start timer after setting the time; and setting the timer value of the dispatcher start timer to the setting.
Means for reporting a dispatcher start event when a time has been reached , wherein the start event is reported or executed within the set time
Dispatcher control system process in the when finished, and having a means for activating the dispatcher to stop the dispatcher start timer.
【請求項2】 所定のプロセスを実行中に、他のプロセ
スを実行可能にするために、当該他のプロセスを前記プ
ロセス待ち行列に追加する場合、ディスパッチャを起動
することなく、前記ディスパッチャ起動用タイマに所定
の時間を設定し、前記ディスパッチャ起動用タイマ の所定時間内に前記実
行中のプロセスが終了しなかった場合、前記報告手段が
前記プロセッサに対して前記ディスパッチャ開始事象を
報告することを特徴とする請求項1に記載のディスパッ
チャ制御方式。
2. A timer for starting a dispatcher without activating a dispatcher, when a predetermined process is being executed and another process is added to the process queue in order to enable the other process to be executed. It sets a predetermined time, if the running processes within a predetermined time of the dispatcher starting timer has not ended, and wherein the reporting means reports the dispatcher initiation events to the processor 2. The dispatcher control method according to claim 1, wherein:
【請求項3】 前記ディスパッチャ起動用タイマの設定
時間内に、前記プロセッサで実行中のプロセスが終了し
た場合、前記ディスパッチャ開始事象の報告をすること
なく、前記ディスパッチャ起動用タイマを停止して前記
ディスパッチャを起動することを特徴とする請求項1に
記載のディスパッチャ制御方式。
In wherein the dispatcher starts timer set time, if the process running on the processor is completed, without a report of the dispatcher start event, the stops the dispatcher starts timer < 2. The dispatcher control method according to claim 1, wherein the dispatcher is activated.
【請求項4】 実行優先順位によりマルチプロセスをス
ケジューリングするオペレーティングシステムを有する
情報処理装置におけるディスパッチャ制御方式であっ
て、 複数のプロセッサによって共有され、プロセッサが利用
可能となるのを待つ実行可能なプロセスをリンクするプ
ロセス待ち行列と、 前記プロセス待ち行列にプロセスを追加する手段と、 前記プロセッサ毎に備えられ、一定時間経過する毎にタ
イマ値を更新する複数のディスパッチャ起動用タイマ
と、前記プロセス待ち行列に前記プロセスを追加する際に、
前記ディスパッチャ起動用タイマに値を設定する手段
と、前記時間の設定後に、 前記ディスパッチャ起動用タイマ
を起動する手段と、 前記ディスパッチャ起動用タイマのタイマ値が前記設定
時間に達した場合に、ディスパッチャ開始事象を報告す
る手段と、前記開始事象が報告され、または前記設定時間内に実行
中のプロセスが終了した場合に、 前記複数のプロセッサ
のディスパッチャ起動用タイマを全て停止し、前記ディ
スパッチャを起動する手段とを有することを特徴とする
ディスパッチャ制御方式。
4. A multi-process is executed according to an execution priority.
Has an operating system to schedule
A dispatcher control method for an information processing device.
Shared by multiple processors
A process that links executable processes waiting for
A process queue, means for adding a process to the process queue, and a
Update multiple valuesDispatcher activation timer
When,When adding the process to the process queue,
 Means for setting a value to the dispatcher activation timer
When,After setting the time, The dispatcher start timer
Activating means, and the dispatcher activation timerTimer value is set as above
When the time is reached,Report dispatcher start event
Means,The start event is reported or runs within the set time
If the current process ends, The plurality of processors
Dispatcher start timerallStop,SaidDay
Means for activating the sputter.
Dispatcher control method.
【請求項5】 前記ディスパッチャ起動用タイマの設定
時間内に、前記プロセッサで実行中のプロセスが終了し
た場合、前記ディスパッチャ開始事象の報告をすること
なく、前記ディスパッチャ起動用タイマを停止して前記
ディスパッチャを起動することを特徴とする請求項4に
記載のディスパッチャ制御方式。
In 5. The setting of the dispatcher starts timer time, if the process running on the processor is completed, without a report of the dispatcher start event, the stops the dispatcher starts timer < 5. The dispatcher control method according to claim 4, wherein the dispatcher is activated.
JP7201780A 1995-07-15 1995-07-15 Dispatcher control method Expired - Fee Related JP2814956B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7201780A JP2814956B2 (en) 1995-07-15 1995-07-15 Dispatcher control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7201780A JP2814956B2 (en) 1995-07-15 1995-07-15 Dispatcher control method

Publications (2)

Publication Number Publication Date
JPH0934729A JPH0934729A (en) 1997-02-07
JP2814956B2 true JP2814956B2 (en) 1998-10-27

Family

ID=16446828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7201780A Expired - Fee Related JP2814956B2 (en) 1995-07-15 1995-07-15 Dispatcher control method

Country Status (1)

Country Link
JP (1) JP2814956B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007179132A (en) * 2005-12-27 2007-07-12 Sharp Corp Interrupt control device, information processing system, and program for the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63163640A (en) * 1986-12-26 1988-07-07 Hitachi Ltd Scheduling system
JPS63314648A (en) * 1987-05-30 1988-12-22 Nec Corp Data communication processor
JPH0594318A (en) * 1991-09-30 1993-04-16 Nec Corp Load leveling system of multi cpu system

Also Published As

Publication number Publication date
JPH0934729A (en) 1997-02-07

Similar Documents

Publication Publication Date Title
JP4056465B2 (en) Method and apparatus for managing thread execution in a multi-threaded application
JP2005516281A (en) Executing processing in a multiprocessing environment
JPH04278612A (en) Method for controlling clock signal for processor and information processing system
JP2814956B2 (en) Dispatcher control method
CN116859874A (en) Industrial logic control task scheduling method
US8423681B2 (en) Control apparatus for process input-output device
JP6861275B2 (en) Vehicle control unit
JP2001236236A (en) Task controller and its task scheduling method
JP3005562B1 (en) Task management device and task scheduling method
CN111813531B (en) Clock scheduling method and system for operating system
JPH0877039A (en) Test method
JP2737796B2 (en) How to handle multitasking
JP3043748B1 (en) Task scheduling method and device
JP2597283B2 (en) Scheduling method for interrupt
JPH10133887A (en) Method for monitoring task
JP2000029850A (en) Task controlling method using inter-processor communication of operating system
JPH04287234A (en) Process multiplicity control system
JP3900621B2 (en) Information processing method and recording medium
JPH04241633A (en) Process managing system
JPH1124944A (en) Process synchronization method
JPH0612394A (en) Process schedule system
JPH06149592A (en) Interruption processing system for microcomputer
CN118295778A (en) Task scheduling method and device, electronic equipment and storage medium
JPH0778091A (en) Multitask managing method
JPH03182937A (en) Task control device for multi-task system

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070814

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100814

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110814

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110814

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees