JP2804665B2 - Nonlinear conversion circuit - Google Patents

Nonlinear conversion circuit

Info

Publication number
JP2804665B2
JP2804665B2 JP4014111A JP1411192A JP2804665B2 JP 2804665 B2 JP2804665 B2 JP 2804665B2 JP 4014111 A JP4014111 A JP 4014111A JP 1411192 A JP1411192 A JP 1411192A JP 2804665 B2 JP2804665 B2 JP 2804665B2
Authority
JP
Japan
Prior art keywords
mos transistor
channel
circuit
conversion circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4014111A
Other languages
Japanese (ja)
Other versions
JPH05206774A (en
Inventor
浩也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4014111A priority Critical patent/JP2804665B2/en
Publication of JPH05206774A publication Critical patent/JPH05206774A/en
Application granted granted Critical
Publication of JP2804665B2 publication Critical patent/JP2804665B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、映像信号のガンマ補正
等、入力信号に対して非線形な出力信号を得る非線形変
換回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-linear conversion circuit for obtaining an output signal which is non-linear with respect to an input signal, such as gamma correction of a video signal.

【0002】[0002]

【従来の技術】映像信号のガンマ補正等に用いられる非
線形変換回路は、一般に、入力信号のレベルに応じてゲ
インが変化する増幅回路により構成され、直線的変化を
示す入力信号に対して非直線的に変化する出力特性を示
す。即ち、傾きの異なる複数の直線により所望の特性曲
線を近似するような出力特性となる。このように、ある
特性を示す曲線を複数の直線の組み合わせにより近似す
る方法は、例えば、特開昭57−173239号公報に
開示されている。
2. Description of the Related Art A non-linear conversion circuit used for gamma correction of a video signal is generally constituted by an amplifier circuit whose gain changes in accordance with the level of an input signal. FIG. That is, the output characteristic is such that a desired characteristic curve is approximated by a plurality of straight lines having different slopes. A method of approximating a curve showing a certain characteristic by a combination of a plurality of straight lines is disclosed in, for example, JP-A-57-173239.

【0003】ところで、映像信号を取り扱う信号処理回
路では、デジタル化が進められており、これに対応して
デジタル処理による非線形変換回路が考えられている。
図4は、デジタル処理による非線形変換回路の構成を示
すブロック図である。アナログ値の入力信号A−IN
は、A/D変換器1に入力されてnビットのデジタルデ
ータD−1変換され、デコーダ2に供給される。このデ
コーダ2においては、入力されるデジタルデータD−1
と非線形変換処理が施されたデジタルデータとが対応付
けられ、これによりA/D変換器1より入力されるデジ
タルデータD−1に対して非線形特性を示すnビットの
デジタルデータD−2が出力される。非線形変換処理さ
れたデジタルデータD−2は、メモリ3に順次記憶さ
れ、その他必要に応じたデジタル処理、例えば、サブ画
面やスーパーインポーズの挿入等の処理が成される。そ
して、メモリ3から読み出されるデジタルデータD−3
は、D/A変換器4により再びアナログ値に変換され、
出力信号A−OUTとして次段の回路に供給される。ま
た、制御回路5は、入力信号A−INの取り込みを制御
するもので、A/D変換器1及びD/A変換器4の動作
周期を決定すると共に、メモリ3での信号処理動作を制
御する。これにより、出力信号A−OUTが入力信号A
−INに対応付けられて所望のフォーマットの映像信号
として出力される。
By the way, digitization of a signal processing circuit for handling a video signal has been promoted, and a nonlinear conversion circuit by digital processing has been considered in response to this.
FIG. 4 is a block diagram showing a configuration of a nonlinear conversion circuit based on digital processing. Analog value input signal A-IN
Are input to the A / D converter 1, are converted into n-bit digital data D−1, and are supplied to the decoder 2. In this decoder 2, input digital data D-1
And the digital data subjected to the non-linear conversion processing are associated with each other, so that n-bit digital data D-2 showing a non-linear characteristic with respect to the digital data D-1 input from the A / D converter 1 is output. Is done. The digital data D-2 subjected to the non-linear conversion processing is sequentially stored in the memory 3, and other necessary digital processing, for example, processing such as insertion of a sub-screen or superimpose is performed. Then, the digital data D-3 read from the memory 3
Is again converted into an analog value by the D / A converter 4,
The output signal A-OUT is supplied to the next circuit. The control circuit 5 controls the capture of the input signal A-IN, determines the operation cycle of the A / D converter 1 and the D / A converter 4, and controls the signal processing operation in the memory 3. I do. As a result, the output signal A-OUT becomes the input signal A
-IN is output as a video signal of a desired format in association with -IN.

【0004】図5は、映像信号のガンマ補正を行う場合
の出力特性図である。一般のテレビカメラにおいては、
再生画面を表示するブラウン管の入力信号に対する発光
出力が比例していないため、テレビカメラに入力される
光に比例した発光出力が得られるように映像信号のレベ
ルを補正する、所謂ガンマ補正が行われる。このガンマ
補正は、Y=Xr(X:入力信号、Y:出力信号)の式
に従うもので、通常r=0.45に設定される。従っ
て、入力信号A−INに対する出力信号A−OUTの変
化は、図5に示すように、入力信号A−INのレベルが
大きくなるのに伴って増加率が徐々に減少する。この場
合、出力の最大値及び最小値については、入力に一致し
ている。
FIG. 5 is an output characteristic diagram when gamma correction of a video signal is performed. In general TV cameras,
Since the light emission output is not proportional to the input signal of the CRT for displaying the playback screen, so-called gamma correction is performed to correct the level of the video signal so that a light emission output proportional to the light input to the television camera is obtained. . This gamma correction follows the equation of Y = X r (X: input signal, Y: output signal), and is usually set to r = 0.45. Therefore, as shown in FIG. 5, the rate of change of the output signal A-OUT with respect to the input signal A-IN gradually decreases as the level of the input signal A-IN increases. In this case, the maximum value and the minimum value of the output coincide with the input.

【0005】ここで、デコーダ2を4ビット構成とした
とき、デコーダ2へ入力されるデジタルデータD−1と
デコーダから出力されるデジタルデータD−2とは、表
1に示すように対応付けられる。
When the decoder 2 has a 4-bit configuration, digital data D-1 input to the decoder 2 and digital data D-2 output from the decoder are associated with each other as shown in Table 1. .

【0006】[0006]

【表1】 [Table 1]

【0007】即ち、デコーダ2は、表1に示すように、
デジタルデータD−1のそれぞれに対して各デジタルデ
ータD−2を出力するように構成されており、これによ
り、図5に示すような出力特性を得ている。ここでは、
4ビット構成のため分解能が低く滑らかな出力曲線を得
られないが、ビット数を増やすことにより理想的な出力
曲線を得られる。
That is, as shown in Table 1, the decoder 2
It is configured to output each digital data D-2 for each of the digital data D-1, thereby obtaining an output characteristic as shown in FIG. here,
Although the resolution is low and a smooth output curve cannot be obtained due to the 4-bit configuration, an ideal output curve can be obtained by increasing the number of bits.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、デジタ
ル信号処理による変換回路は、A/D変換器1やデコー
ダ2等の回路規模が大きく、全体としてのシステムが高
価なものとなる。特に、映像信号を取り扱うA/D変換
器やD/A変換器は、高速動作が要求され、特殊な回路
構成となるため、回路構成の簡略化が困難である。ま
た、理想的なガンマ補正を実現するに必要な分解能を得
るためには、9ビット以上のデジタルデータを用いる必
要があり、A/D変換器やデコーダの回路構成を簡略化
するには、さらに困難なものとなる。
However, the conversion circuit based on digital signal processing has a large circuit size such as the A / D converter 1 and the decoder 2, and the system as a whole is expensive. In particular, A / D converters and D / A converters that handle video signals require high-speed operation and have a special circuit configuration, so that it is difficult to simplify the circuit configuration. Further, in order to obtain the resolution required for realizing the ideal gamma correction, it is necessary to use digital data of 9 bits or more. To simplify the circuit configuration of the A / D converter and the decoder, furthermore, It will be difficult.

【0009】そこで本発明は、回路構成を簡略化し、安
価な非線形変換回路を構成することを目的とする。
Accordingly, an object of the present invention is to simplify the circuit configuration and to construct an inexpensive nonlinear conversion circuit.

【0010】[0010]

【課題を解決するための手段】本発明は、上述の課題を
解決するためになされたもので、その特徴とするところ
は、電源に並列に接続された第1及び第2のPチャンネ
ル型MOSトランジスタに第1及び第2のNチャンネル
型MOSトランジスタがそれぞれ直列に接続されると共
に、第1及び第2のPチャンネル型MOSトランジスタ
のゲートが第1のPチャンネル型MOSトランジスタの
ドレインに接続され、第1及び第2のNチャンネル型M
OSトランジスタのソースが接地されて電流ミラー回路
を成し、上記第2のPチャンネル型MOSトランジスタ
のドレインが、第3のNチャンネル型MOSトランジス
タを介して電源に接続されると共に、第3のPチャンネ
ル型MOSトランジスタを介して接地され、上記第1の
Nチャンネル型MOSトランジスタのゲートに与えられ
る入力信号に対し、上記第2のNチャンネル型MOSト
ランジスタのドレインから出力信号を得ることにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and is characterized by first and second P-channel MOS transistors connected in parallel to a power supply. First and second N-channel MOS transistors are respectively connected in series to the transistor, and the gates of the first and second P-channel MOS transistors are connected to the drain of the first P-channel MOS transistor; First and second N-channel type M
The source of the OS transistor is grounded to form a current mirror circuit. The drain of the second P-channel MOS transistor is connected to a power supply via a third N-channel MOS transistor, and the third P-channel MOS transistor is connected to a power supply. An object of the present invention is to obtain an output signal from the drain of the second N-channel MOS transistor in response to an input signal that is grounded via a channel-type MOS transistor and is applied to the gate of the first N-channel MOS transistor.

【0011】[0011]

【作用】本発明によれば、電流−電圧特性が2乗特性を
示す相補型MOSトランジスタのPチャンネル型とNチ
ャンネル型との極性を逆にして電流ミラー回路の出力側
に接続することで、電流ミラー回路の出力に対して1/
2乗特性を示す出力を得ることができる。従って、入力
信号に対する出力信号が1/2乗特性を示すこととな
る。
According to the present invention, the polarity of the P-channel type and the N-channel type of the complementary MOS transistor whose current-voltage characteristic shows the square characteristic is reversed and connected to the output side of the current mirror circuit. The output of the current mirror circuit is 1 /
An output showing a square characteristic can be obtained. Therefore, the output signal with respect to the input signal exhibits a 乗 power characteristic.

【0012】[0012]

【実施例】図1は、本発明の非線形変換回路の回路図で
ある。2つのPチャンネル型MOSトランジスタTP1
P2が電源に並列に接続され、これらのMOSトランジ
スタTP1、TP2のゲートがMOSトランジスタTP1のド
レインに接続されると共に、2つのMOSトランジスタ
N1、TN2がMOSトランジスタTP1、TP2にそれぞれ
直列に接続される。また、MOSトランジスタTN1、T
N2のソースは、ゲートに一定の制御電圧VCSが印加され
るMOSトランジスタTN3、TN4を介して接地され、さ
らに抵抗R1を介して互いに接続されて電流ミラー回路
を成している。さらに、MOSトランジスタTN2のゲー
トには、2つの抵抗R2、R3により分圧された電源電
圧が印加され、MOSトランジスタTN1のゲートに入力
信号A−INが印加される。
FIG. 1 is a circuit diagram of a nonlinear conversion circuit according to the present invention. Two P-channel MOS transistors T P1 ,
T P2 is connected in parallel to the power supply, the gates of these MOS transistors T P1 and T P2 are connected to the drain of the MOS transistor T P1 , and the two MOS transistors T N1 and T N2 are connected to the MOS transistors T P1 and T N2. Each is connected in series to P2 . Further, MOS transistors T N1 and T N1
The source of N2 is grounded via MOS transistors T N3 and T N4 to which a constant control voltage V CS is applied to the gate, and is connected to each other via a resistor R1 to form a current mirror circuit. Further, to the gate of the MOS transistor T N2, divided power supply voltage by two resistors R2, R3 are applied, the input signal A-IN to the gate of the MOS transistor T N1 is applied.

【0013】そして、MOSトランジスタTP2とMOS
トランジスタTN2との接続点には、MOSトランジスタ
P5及びMOSトランジスタTN5のソースが接続され、
このMOSトランジスタTP5のドレインが接地されると
共にMOSトランジスタTN5のドレンが電源に接続され
る。これらのMOSトランジスタTP5、TN5のゲートに
は、ゲートがドレインに接続されたPチャンネル型MO
SトランジスタTP6、Nチャンネル型MOSトランジス
タTN6及び2つの抵抗R3、R4により電源電圧を分圧
して得られる2電圧がそれぞれ印加される。この2電圧
は、それぞれMOSトランジスタTP5、TN5の閾値近く
に設定され、各MOSトランジスタTP5、TN5をオン/
オフの中間状態としている。
Then, the MOS transistor T P2 and the MOS
The connection point of the transistor T N2, the source of the MOS transistor T P5 and the MOS transistors T N5 is connected,
The drain of the MOS transistor T P5 is connected drains of the MOS transistors T N5 to the power supply is grounded. The gates of these MOS transistors TP5 and TN5 have a P-channel type MO having a gate connected to a drain.
Two voltages obtained by dividing the power supply voltage by the S transistor T P6 , the N-channel MOS transistor T N6, and the two resistors R3 and R4 are applied. These two voltages are set close to the threshold values of the MOS transistors T P5 and T N5 , respectively, and turn on / off the MOS transistors T P5 and T N5.
It is in the intermediate state of off.

【0014】このような非線形変換回路においては、入
力信号A−INのレベルが低下してMOSトランジスタ
N1がオフする側に動作すると、MOSトランジスタT
N1のドレイン側の電位が高くなり、MOSトランジスタ
P1、TP2をオフする方向に動作させる。このとき、M
OSトランジスタTN2、TN4のゲート電圧が固定されて
いることから、これらのMOSトランジスタTN2、TN4
には、MOSトランジスタTN5を通して電流が流れ込む
ことになる。逆に、入力信号A−INのレベルが上昇し
てMOSトランジスタTN1がオンする側に動作すると、
MOSトランジスタTN1のドレイン側の電位が低くな
り、MOSトランジスタTP1、TP2をオンする方向に動
作させる。同様にして、MOSトランジスタTN2、TN4
のゲート電圧が固定されていることから、MOSトラン
ジスタTP2を流れる電流は、MOSトランジスタTP5
通して接地側に流れる。そこで、電流−電圧特性が2乗
特性となるMOSトランジスタTP5、TN5が、電源側と
接地側とを逆にして出力側に接続されていることから、
MOSトランジスタTN5からMOSトランジスタTN2
N4に流れる電流、あるいはMOSトランジスタTP2
らMOSトランジスタTP5に流れる電流に対するMOS
トランジスタTP5、TN5のソース側の電位の変化、即
ち、出力信号A−OUTのレベルの変化は、電流の変化
に対して1/2乗特性を示すことになる。従って、MO
SトランジスタTN3、TN4のゲートに与える制御電圧V
CSを調整してMOSトランジスタTP5、TN5を通して流
れる電流の変化を入力信号A−INの変化に比例させる
ようにすれば、入力信号A−INに対してY=X0.5
特性に従う出力信号A−OUTを得ることができる。
In such a non-linear conversion circuit, when the level of the input signal A-IN decreases and the MOS transistor T N1 operates to turn off, the MOS transistor T N1 is turned off.
The potential on the drain side of N1 increases, and the MOS transistors T P1 and T P2 are operated in a direction to turn off. At this time, M
Since the gate voltages of the OS transistors T N2 and T N4 are fixed, these MOS transistors T N2 and T N4
, A current flows through the MOS transistor T N5 . Conversely, when the level of the input signal A-IN rises and the MOS transistor T N1 operates to turn on,
The potential on the drain side of the MOS transistor T N1 becomes lower, and the MOS transistors T P1 and T P2 are operated in a direction of turning on. Similarly, MOS transistors T N2 , T N4
Since the gate voltage of is fixed, the current flowing through the MOS transistor T P2 flows to the ground through the MOS transistor T P5. Therefore, since the MOS transistors T P5 and T N5 whose current-voltage characteristics have a squared characteristic are connected to the output side with the power supply side and the ground side reversed,
From the MOS transistor T N5 to the MOS transistor T N2 ,
MOS for the current flowing to TN4 or the current flowing from MOS transistor TP2 to MOS transistor TP5
A change in the potential on the source side of the transistors T P5 and T N5 , that is, a change in the level of the output signal A-OUT has a 2 power characteristic with respect to a change in the current. Therefore, MO
Control voltage V applied to the gates of S transistors T N3 and T N4
If you adjust the CS changes in the current flowing through the MOS transistor T P5, T N5 to be proportional to the change in the input signal A-IN, an output signal according to the characteristics of Y = X 0.5 for an input signal A-IN A-OUT can be obtained.

【0015】ところで、図1に示す変換回路の場合、r
=0.5となるが、映像信号のガンマ補正の場合、理想
的にはr=0.45であるため、図2に示すように、r
=0.9の変換回路と組み合わせて利用するようにす
る。即ち、図1に示すアナログ回路で構成された変換回
路の出力A−OUT1をデジタル回路で構成された変換
回路の入力とし、その出力A−OUT2をガンマ補正出
力とする。r=0.9となる変換は、図3に示すよう
に、r=0.45の変換に比して線形変換(r=1)に
近くなるため、デジタル回路で構成した場合の回路構成
を削減できる。このため、アナログ回路とデジタル回路
とを組み合わせて構成した場合でも、全てをデジタル回
路で構成する変換回路と比較して、回路構成は簡略化さ
れる。
By the way, in the case of the conversion circuit shown in FIG.
= 0.5, but in the case of gamma correction of a video signal, ideally r = 0.45, so that as shown in FIG.
= 0.9 is used in combination with the conversion circuit. That is, the output A-OUT1 of the conversion circuit formed of the analog circuit shown in FIG. 1 is set as the input of the conversion circuit formed of the digital circuit, and the output A-OUT2 is set as the gamma correction output. As shown in FIG. 3, the conversion in which r = 0.9 is closer to a linear conversion (r = 1) than the conversion in which r = 0.45. Can be reduced. For this reason, even when a combination of an analog circuit and a digital circuit is used, the circuit configuration is simplified as compared with a conversion circuit that is entirely composed of digital circuits.

【0016】実際には、r=0.5のときの変換特性
が、r=0.45のときの変換特性にかなり近くなるた
め、画質に視覚的な大差はなく、さほど高画質が要求さ
れない監視カメラ等においては、r=0.5となる図1
の変換回路をそのまま用いることも可能である。この場
合、信号処理回路部分を大幅に簡略化できるため、カメ
ラのコスト低下に有効である。
In practice, the conversion characteristic when r = 0.5 is quite close to the conversion characteristic when r = 0.45, so that there is no great visual difference in image quality, and so high image quality is not required. In a surveillance camera or the like, FIG.
Can be used as it is. In this case, the signal processing circuit can be greatly simplified, which is effective in reducing the cost of the camera.

【0017】[0017]

【発明の効果】本発明によれば、MOSトランジスタを
組み合わせてアナログ動作させる変換回路により非線形
変換回路を実現できるため、ROM等のデコーダを用い
た非線形変換回路に比して回路構成を大幅に削減でき
る。そして、映像信号のガンマ補正回路として用いる
と、映像信号処理回路の構成を簡略化でき、この映像信
号処理回路を採用する映像機器のコストの低下を図れ
る。
According to the present invention, since a non-linear conversion circuit can be realized by a conversion circuit that combines MOS transistors and performs analog operation, the circuit configuration is significantly reduced as compared with a non-linear conversion circuit using a decoder such as a ROM. it can. When used as a video signal gamma correction circuit, the configuration of the video signal processing circuit can be simplified, and the cost of video equipment employing the video signal processing circuit can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の非線形変換回路の回路図である。FIG. 1 is a circuit diagram of a nonlinear conversion circuit according to the present invention.

【図2】理想的なガンマ補正を実現する際の補正回路の
ブロック図である。
FIG. 2 is a block diagram of a correction circuit for realizing ideal gamma correction.

【図3】非線形変換の変換特性を示す図である。FIG. 3 is a diagram illustrating conversion characteristics of nonlinear conversion.

【図4】従来の非線形変換回路のブロック図である。FIG. 4 is a block diagram of a conventional nonlinear conversion circuit.

【図5】非線形変換の変換特性を示す図である。FIG. 5 is a diagram illustrating conversion characteristics of a nonlinear conversion.

【符号の説明】 1 A/D変換器 2 デコーダ 3 メモリ 4 D/A変換器 5 制御回路 TP1〜TP6 Pチャンネル型MOSトランジスタ TN1〜TP6 Nチャンネル型MOSトランジスタ R1〜R5 抵抗[Description of Signs] 1 A / D converter 2 Decoder 3 Memory 4 D / A converter 5 Control circuit T P1 to T P6 P-channel MOS transistors T N1 to T P6 N-channel MOS transistors R1 to R5 Resistance

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電源に並列に接続された第1及び第2の
Pチャンネル型MOSトランジスタに第1及び第2のN
チャンネル型MOSトランジスタがそれぞれ直列に接続
されると共に、第1及び第2のPチャンネル型MOSト
ランジスタのゲートが第1のPチャンネル型MOSトラ
ンジスタのドレインに接続され、第1及び第2のNチャ
ンネル型MOSトランジスタのソースが接地されて電流
ミラー回路を成し、上記第2のPチャンネル型MOSト
ランジスタのドレインが、第3のNチャンネル型MOS
トランジスタを介して電源に接続されると共に、第3の
Pチャンネル型MOSトランジスタを介して接地され、
上記第1のNチャンネル型MOSトランジスタのゲート
に与えられる入力信号に対し、上記第2のNチャンネル
型MOSトランジスタのドレインから出力信号を得るこ
とを特徴とする非線形変換回路。
1. A first and a second N-channel MOS transistor connected in parallel to a power supply.
The channel-type MOS transistors are connected in series, respectively, and the gates of the first and second P-channel-type MOS transistors are connected to the drain of the first P-channel-type MOS transistor, and the first and second N-channel-type MOS transistors are connected. The source of the MOS transistor is grounded to form a current mirror circuit, and the drain of the second P-channel MOS transistor is connected to a third N-channel MOS transistor.
Connected to a power supply via a transistor, grounded via a third P-channel MOS transistor,
A non-linear conversion circuit characterized in that an output signal is obtained from a drain of the second N-channel MOS transistor in response to an input signal supplied to a gate of the first N-channel MOS transistor.
【請求項2】 上記第2のNチャンネル型MOSトラン
ジスタのソースが、ゲートに一定の制御電圧が印加され
る制御用のNチャンネル型MOSトランジスタを介して
接地されることを特徴とする請求項1記載の非線形変換
回路。
2. A source of the second N-channel MOS transistor is grounded via a control N-channel MOS transistor having a gate to which a constant control voltage is applied. A non-linear conversion circuit as described.
JP4014111A 1992-01-29 1992-01-29 Nonlinear conversion circuit Expired - Fee Related JP2804665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4014111A JP2804665B2 (en) 1992-01-29 1992-01-29 Nonlinear conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4014111A JP2804665B2 (en) 1992-01-29 1992-01-29 Nonlinear conversion circuit

Publications (2)

Publication Number Publication Date
JPH05206774A JPH05206774A (en) 1993-08-13
JP2804665B2 true JP2804665B2 (en) 1998-09-30

Family

ID=11852009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4014111A Expired - Fee Related JP2804665B2 (en) 1992-01-29 1992-01-29 Nonlinear conversion circuit

Country Status (1)

Country Link
JP (1) JP2804665B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160715A (en) * 1984-02-01 1985-08-22 Hitachi Ltd Mos variable peak clip circuit
JPH0693579B2 (en) * 1985-06-28 1994-11-16 ソニー株式会社 Channel potential control circuit
US4933646A (en) * 1989-03-27 1990-06-12 Rca Licensing Corporation Field effect transistor limiter circuitry

Also Published As

Publication number Publication date
JPH05206774A (en) 1993-08-13

Similar Documents

Publication Publication Date Title
US6014122A (en) Liquid crystal driving circuit for driving a liquid crystal display panel
US6448836B2 (en) Operational amplifier and its offset cancel circuit
US7852358B2 (en) Display device with control of steady-state current of a generation circuit
US7116161B2 (en) Differential amplifier circuit and drive circuit of liquid crystal display unit using the same
US5933199A (en) Gamma correction circuit using analog multiplier
JP6058289B2 (en) Display device, imaging device, and gradation voltage generation circuit
US5148164A (en) Current generating device for complementarily generating two currents of different magnitudes in response to one-bit data
KR20190110762A (en) Gamma adjustment circuit and display driver circuit using the same
JPH1093436A (en) Digital/analog conversion circuit
KR100213958B1 (en) Image signal processing apparatus
JP2804665B2 (en) Nonlinear conversion circuit
JP2554955B2 (en) Non-linear processing circuit
EP0940798A1 (en) Driving circuit for liquid crystal display
US5345117A (en) Synchronous separating circuit
US7791575B2 (en) Circuit for driving display panel with transition control
US5525922A (en) Automatic gain and level control circuit and method
US5497201A (en) Sync chip clamping/sync separator circuit
JP2012088527A (en) Liquid crystal display device
JP3363652B2 (en) LCD projector
JPH07115334A (en) Voltage follower circuit
JP3182263B2 (en) Video signal processing device
JP7222706B2 (en) Displays and electronics
JPH01105617A (en) Digital correction circuit
JP3152583B2 (en) Attenuator and signal processing circuit using the same
JP2973910B2 (en) Circuit for adjusting signal coring threshold

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees