JP2804408B2 - High voltage generation circuit - Google Patents

High voltage generation circuit

Info

Publication number
JP2804408B2
JP2804408B2 JP4149259A JP14925992A JP2804408B2 JP 2804408 B2 JP2804408 B2 JP 2804408B2 JP 4149259 A JP4149259 A JP 4149259A JP 14925992 A JP14925992 A JP 14925992A JP 2804408 B2 JP2804408 B2 JP 2804408B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
high voltage
pulse
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4149259A
Other languages
Japanese (ja)
Other versions
JPH05344733A (en
Inventor
和朗 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4149259A priority Critical patent/JP2804408B2/en
Publication of JPH05344733A publication Critical patent/JPH05344733A/en
Application granted granted Critical
Publication of JP2804408B2 publication Critical patent/JP2804408B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H02M7/10Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode arranged for operation in series, e.g. for multiplication of voltage
    • H02M7/103Containing passive elements (capacitively coupled) which are ordered in cascade on one source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Rectifiers (AREA)
  • Optical Communication System (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、例えば、光通信シス
テムにおいて、受光素子として使用されるアバランシェ
フォトダイオードの内部増倍作用を得るための高電圧を
発生する高電圧発生回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high voltage generating circuit for generating a high voltage for obtaining an internal multiplication effect of an avalanche photodiode used as a light receiving element in, for example, an optical communication system.

【0002】[0002]

【従来の技術】近年、通信の分野においては、伝送速度
の高速化及び伝送帯域の広帯域化の要求に伴い、伝送媒
体として光を使った通信システムの開発が盛んに行われ
ている。
2. Description of the Related Art In recent years, in the field of communications, communication systems using light as a transmission medium have been actively developed with the demand for higher transmission speeds and wider transmission bands.

【0003】この光通信システムにおいては、受信信号
を光信号から電気信号に変換する受光素子と、送信信号
を電気信号から光信号に変換する発光素子が必要とな
る。
In this optical communication system, a light receiving element for converting a received signal from an optical signal to an electric signal and a light emitting element for converting a transmitted signal from an electric signal to an optical signal are required.

【0004】受光素子としては、現在のところ、種々の
素子が考えられているが、そのうちの1つとしてアバラ
ンシェフォトダイオード(以下、「APD」という)が
ある。
At present, various types of light receiving elements are considered, and one of them is an avalanche photodiode (hereinafter, referred to as “APD”).

【0005】このAPDは、内部増倍作用を得るのに、
高電圧を必要とする。したがって、受光素子としてAP
Dを用いる場合は、受信回路に高電圧発生回路を設ける
必要がある。
[0005] This APD requires an internal multiplication effect
Requires high voltage. Therefore, AP as a light receiving element
When D is used, it is necessary to provide a high voltage generating circuit in the receiving circuit.

【0006】このような高電圧発生回路としては、従
来、トランスの昇圧機能を利用した回路が用いられてい
た。
As such a high voltage generating circuit, a circuit utilizing a boosting function of a transformer has been used.

【0007】しかし、このような構成では、トランスは
小型化が困難で、かつ、面実装化に適さないことから、
回路の小型化を図ることができなかった。
However, in such a configuration, the transformer is difficult to miniaturize and is not suitable for surface mounting.
The circuit could not be reduced in size.

【0008】そこで、従来、トランスを用いない高電圧
発生回路が考えられている。このような高電圧発生回路
としては、例えば、特願昭63−008381号に記載
される回路がある。
Therefore, a high voltage generating circuit that does not use a transformer has been conventionally considered. An example of such a high voltage generating circuit is a circuit described in Japanese Patent Application No. 63-008381.

【0009】この文献に記載される高電圧発生回路は、
パルス発振回路と、直流阻止用のコンデンサと、昇圧整
流用のコッククロフト・ウォルトン回路を組み合わせる
ことにより、高電圧を得るようにしたものである。
The high voltage generating circuit described in this document is:
A high voltage is obtained by combining a pulse oscillation circuit, a DC blocking capacitor, and a Cockcroft-Walton circuit for step-up rectification.

【0010】このような構成によれば、パルス発振回路
から出力されるパルス信号の振幅とコッククロフト・ウ
ォルトン回路の昇圧整流段数に応じた高電圧を得ること
ができる。
According to such a configuration, a high voltage can be obtained according to the amplitude of the pulse signal output from the pulse oscillation circuit and the number of boost rectification stages of the Cockcroft-Walton circuit.

【0011】また、トランスより小型化が可能なコンデ
ンサとコッククロフト・ウォルトン回路により、トラン
スと同じ直流阻止機能と昇圧機能を得ることができるの
で、トランスを用いる場合より回路を小型化することが
できる。
Further, since the same DC blocking function and boosting function as those of the transformer can be obtained by the capacitor and the Cockcroft-Walton circuit which can be made smaller than the transformer, the circuit can be made smaller than when a transformer is used.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上述し
た高電圧発生回路においては、パルス発振回路から出力
されるパルス信号の振幅が小さいため、コッククロフト
・ウォルトン回路の昇圧整流段数を多くしないと、所望
の高電圧を得ることができないという問題があった。こ
れにより、この高電圧発生回路においても、回路を要求
される大きさまで小型化することが難しいという問題が
あった。
However, in the above-described high-voltage generating circuit, since the amplitude of the pulse signal output from the pulse oscillation circuit is small, unless the number of boosting rectification stages of the Cockcroft-Walton circuit is increased, a desired level is obtained. There was a problem that a high voltage could not be obtained. As a result, there is a problem that it is difficult to reduce the size of the circuit to a required size even in the high voltage generation circuit.

【0013】そこで、この発明は、回路を若干付加する
だけで、パルス信号を大振幅化することができるように
することにより、回路を大幅に小型化することができる
高電圧発生回路を提供することを目的とする。
Therefore, the present invention provides a high-voltage generating circuit that can greatly reduce the size of a circuit by making it possible to increase the amplitude of a pulse signal by adding a small amount of a circuit. The purpose is to:

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、この発明は、所定の直流電圧で動作する回路部分と
この所定の直流電圧より高い高電圧を必要とする回路部
分とを有する回路に与える前記高電圧を発生する高電圧
発生回路において、所定の周波数を有し、極性の異なる
一対のパルス信号を発生するパルス信号発生手段と、容
量性成分の直流阻止機能により、前記パルス信号発生手
段から出力される一対のパルス信号のそれぞれの直流成
分を除去する直流成分除去手段と、この直流成分除去手
段により直流成分を除去された一対のパルス信号を、内
部のコッククロフト・ウォルトン回路構成の一対の入力
端に入力して一対のパルス信号を昇圧整流することによ
り前記高電圧を得ると共に、前記一対のパルス信号のう
ちの一方のパルス信号の入力端を抵抗を介して接地させ
ている昇圧整流手段と、前記所定の直流電圧を昇圧する
ことにより、前記パルス発生手段の電源電圧を得る昇圧
手段とを具備したことを特徴とするものである。
In order to achieve the above object, the present invention provides a circuit part operating at a predetermined DC voltage.
A circuit part that requires a high voltage higher than this predetermined DC voltage
A high voltage for generating said high voltage applied to a circuit having
The generator has a predetermined frequency and different polarity
Pulse signal generating means for generating a pair of pulse signals;
By the DC blocking function of the quantitative component, the pulse signal generation
DC components of a pair of pulse signals output from the stage
DC component removing means for removing the component, and a DC component removing means.
The pair of pulse signals from which the DC component has been removed
Cockcroft-Walton circuit configuration pair of inputs
Input to the terminals to boost and rectify a pair of pulse signals.
To obtain the high voltage, and
One of the pulse signal input terminals is grounded via a resistor.
Boosting rectifier means, and boosts the predetermined DC voltage
Thereby increasing the power supply voltage of the pulse generation means.
Means .

【0015】[0015]

【作用】上記構成によれば、例えば、昇圧手段の昇圧倍
率を2倍に設定すれば、パルス信号の振幅を従来の2倍
に設定することができる。これにより、昇圧整流手段の
昇圧整流段数を従来の半分以下に削減することができ
る。その結果、若干の回路を付加することにより、昇圧
整流段数を大幅に削減することができるので、回路の小
型化を図ることができる。
According to the above arrangement, for example, if the step-up ratio of the step-up means is set to twice, the amplitude of the pulse signal can be set to twice the conventional value. As a result, the number of boosting rectification stages of the boosting rectification means can be reduced to less than half of the conventional case. As a result, the number of boost rectification stages can be significantly reduced by adding a small number of circuits, so that the size of the circuit can be reduced.

【0016】[0016]

【実施例】以下、図面を参照しながらこの発明の実施例
を詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0017】図1は、この発明の一実施例の構成を示す
回路図である。なお、以下の説明では、この発明を、A
PDの内部増倍用の高電圧を発生する高電圧発生回路に
適用した場合を代表として説明する。
FIG. 1 is a circuit diagram showing a configuration of one embodiment of the present invention. In the following description, the present invention will be referred to as A
A case where the present invention is applied to a high voltage generating circuit that generates a high voltage for internal multiplication of a PD will be described as a representative.

【0018】図において、11は、昇圧整流処理に供さ
れるパルス信号を発生するパルス発振回路である。この
パルス発振回路11は、図2に示すような極性の異なる
2つのパルス信号P1,P2を出力するように構成され
ている。
In FIG. 1, reference numeral 11 denotes a pulse oscillation circuit for generating a pulse signal to be subjected to a step-up rectification process. The pulse oscillation circuit 11 is configured to output two pulse signals P1 and P2 having different polarities as shown in FIG.

【0019】12,13は、それぞれパルス発振回路1
1から出力されるパルス信号P1,P2から直流成分を
除去するコンデンサである。14は、コンデンサ12,
13により直流成分を除去されたパルス信号P1,P2
を昇圧整流するコッククロフト・ウォルトン回路であ
る。
Reference numerals 12 and 13 respectively denote a pulse oscillation circuit 1
This is a capacitor that removes a DC component from the pulse signals P1 and P2 output from 1. 14 is a capacitor 12,
13, the pulse signals P1 and P2 from which the DC component has been removed.
Is a Cockcroft-Walton circuit that boosts and rectifies the voltage.

【0020】15は、コッククロフト・ウォルトン回路
14の昇圧整流出力からリップル成分を除去するロウパ
スフィルタである。このロウパスフィルタ15の出力
は、APD17に内部増倍用の高電圧として供給され
る。
Reference numeral 15 denotes a low-pass filter for removing a ripple component from the boosted rectified output of the Cockcroft-Walton circuit 14. The output of the low-pass filter 15 is supplied to the APD 17 as a high voltage for internal multiplication.

【0021】16は、APD17を有する受信回路(図
示せず)の電源電圧Vccを昇圧することにより、パルス
発振回路11の電源電圧を生成する昇圧回路である。こ
の昇圧回路16は、正負2つの昇圧電圧±NVccを発生
するように構成されている。ここで、Nは昇圧倍率であ
る。
A booster circuit 16 generates a power supply voltage of the pulse oscillation circuit 11 by boosting a power supply voltage Vcc of a receiving circuit (not shown) having the APD 17. The booster circuit 16 is configured to generate two positive and negative boosted voltages ± NVcc. Here, N is a boost factor.

【0022】上記パルス発振回路11は、例えば、CM
OSゲートにより構成される6つのインバータ回路11
1〜116と、コンデンサ117と、抵抗118,11
9により構成されている。
The pulse oscillation circuit 11 is, for example, a CM
Six inverter circuits 11 constituted by OS gates
1-116, a capacitor 117, and resistors 118, 11
9.

【0023】ここで、インバータ回路111,112,
113と、コンデンサ117と、抵抗118,119
は、発振回路本体を構成する。この場合、発振周波数
は、抵抗18の抵抗値とコンデンサ17の容量値との積
で決まる時定数に比例した値となる。
Here, the inverter circuits 111, 112,
113, a capacitor 117, and resistors 118, 119
Constitutes the oscillation circuit body. In this case, the oscillation frequency is a value proportional to a time constant determined by the product of the resistance value of the resistor 18 and the capacitance value of the capacitor 17.

【0024】インバータ回路114はインバータ回路1
13と並列接続され、インバータ回路112の出力を反
転、かつ、電流増幅するようになっている。この増幅出
力は上記パルス信号P1として使用される。
The inverter circuit 114 is the inverter circuit 1
13 is connected in parallel with the circuit 13 to invert the output of the inverter circuit 112 and amplify the current. This amplified output is used as the pulse signal P1.

【0025】インバータ回路115,116は並列接続
され、インバータ回路112の前段に位置するインバー
タ回路111の出力を反転、かつ、電流増幅するように
なっている。これにより、上記パルス信号P1とは逆相
のパルス信号P2が得られる。
The inverter circuits 115 and 116 are connected in parallel, and are configured to invert the output of the inverter circuit 111 located before the inverter circuit 112 and amplify the current. Thus, a pulse signal P2 having a phase opposite to that of the pulse signal P1 is obtained.

【0026】上記コッククロフト・ウォルトン回路14
は、複数の昇圧整流段により構成されている。各昇圧整
流段は、詳細は省略するが、パルス信号P1,P2の極
性に応じて交互に導通する1対のダイオードと、このダ
イオードの通電電流を充電するコンデンサにより構成さ
れている。なお、このコッククロフト・ウォルトン回路
14において、パルス信号P2が供給される入力端子
は、抵抗141を介して接地されるようになっている。
The Cockcroft-Walton circuit 14
Is composed of a plurality of boost rectification stages. Although not described in detail, each step-up rectification stage is composed of a pair of diodes that are turned on alternately according to the polarities of the pulse signals P1 and P2, and a capacitor that charges a current flowing through the diodes. In the Cockcroft-Walton circuit 14, an input terminal to which the pulse signal P2 is supplied is grounded via a resistor 141.

【0027】上記昇圧回路16から出力される正の昇圧
電圧+NVccは、パルス発振回路11のインバータ回路
111〜116のドレイン電極にドレイン電圧VDDとし
て供給される。一方、負の昇圧電圧−NVccは、インバ
ータ回路111〜116のソース電極にソース電圧Vss
として供給される。なお、図には、図を簡単にするため
に、昇圧電圧±NVccがインバータ回路111に供給さ
れている状態のみを示す。
The positive boosted voltage + NVcc output from the booster circuit 16 is supplied to the drain electrodes of the inverter circuits 111 to 116 of the pulse oscillation circuit 11 as a drain voltage VDD. On the other hand, the negative boosted voltage −NVcc is applied to the source electrodes of the inverter circuits 111 to 116 by the source voltage Vss.
Supplied as It should be noted that, for simplification of the drawing, only a state where the boosted voltage ± NVcc is supplied to the inverter circuit 111 is shown.

【0028】昇圧回路16の昇圧倍率Nは、インバータ
回路111〜116の電源電圧の最大定格電圧をVM と
すると、次式を満たすように設定される。
The boosting factor N of the booster circuit 16 is set so as to satisfy the following equation, where VM is the maximum rated voltage of the power supply voltage of the inverter circuits 111 to 116.

【0029】|+NVcc|+|−NVcc|<VM 例えば、インバータ回路111〜116が4000シリ
ーズのCMOSゲートで構成される場合、インバータ回
路111〜116の最大定格電圧VM は18Vとなる。
一方、受信回路の電源電圧Vccは、通常、5Vである。
したがって、この場合、昇圧倍率Nは1.8未満に設定
される。
| + NVcc | + | −NVcc | <VM For example, when the inverter circuits 111 to 116 are composed of 4000 series CMOS gates, the maximum rated voltage VM of the inverter circuits 111 to 116 is 18V.
On the other hand, the power supply voltage Vcc of the receiving circuit is usually 5V.
Therefore, in this case, the boost factor N is set to less than 1.8.

【0030】上記構成において、動作を説明する。The operation of the above configuration will be described.

【0031】パルス発振回路11から出力されるパルス
信号P1は、コンデンサ12により直流成分を除去され
た後、コッククロフト・ウォルトン回路14に供給され
る。同様に、パルス発振回路11から出力されるパルス
信号P2は、コンデンサ12により直流成分を除去され
た後、コッククロフト・ウォルトン回路14に供給され
る。
The pulse signal P 1 output from the pulse oscillation circuit 11 is supplied to a Cockcroft-Walton circuit 14 after a DC component is removed by a capacitor 12. Similarly, the pulse signal P2 output from the pulse oscillation circuit 11 is supplied to the Cockcroft-Walton circuit 14 after the DC component is removed by the capacitor 12.

【0032】コッククロフト・ウォルトン回路14に供
給されたパルス信号P1,P2は、このコッククロフト
・ウォルトン回路14により昇圧整流される。これによ
り、高圧の直流電圧が得られる。
The pulse signals P1 and P2 supplied to the Cockcroft-Walton circuit 14 are boosted and rectified by the Cockcroft-Walton circuit 14. Thereby, a high DC voltage is obtained.

【0033】この高圧電圧は、ロウパスフィルタ15に
よりリップル成分を除去された後、APD17に供給さ
れる。これにより、APD17の内部増倍作用が引き起
こされ、受信信号が光信号から電気信号に変換される。
The high voltage is supplied to the APD 17 after the ripple component is removed by the low pass filter 15. As a result, an internal multiplication action of the APD 17 is caused, and the received signal is converted from an optical signal to an electric signal.

【0034】以上詳述したこの実施例によれば、次のよ
うな効果が得られる。
According to this embodiment described in detail above, the following effects can be obtained.

【0035】(1)まず、この実施例は、若干の回路を
付加するだけで、パルス信号P1,P2の振幅を大幅に
増大させることができる。これにより、コッククロフト
・ウォルトン回路14の昇圧整流段数を大幅に削減する
ことができるので、高電圧発生回路を従来より小型化す
ることができる。
(1) First, in this embodiment, the amplitude of the pulse signals P1 and P2 can be greatly increased by adding only a few circuits. As a result, the number of boost rectification stages of the Cockcroft-Walton circuit 14 can be significantly reduced, and the high-voltage generation circuit can be made smaller than before.

【0036】すなわち、従来は、受信回路の電源電圧V
ccをパルス発振回路の電源電圧としていた。しかし、こ
のような構成では、電源電圧Vccが上記のように5V程
度と低いため、小さな振幅のパルス信号しか得ることが
できなかった。
That is, conventionally, the power supply voltage V
cc was the power supply voltage of the pulse oscillation circuit. However, in such a configuration, since the power supply voltage Vcc is as low as about 5 V as described above, only a pulse signal having a small amplitude can be obtained.

【0037】これに対し、この実施例では、電源電圧V
ccを昇圧することにより、パルス発振回路11の電源電
圧を得ている。これにより、この実施例では、大振幅の
パルス信号P1,P2を得ることができる。
On the other hand, in this embodiment, the power supply voltage V
The power supply voltage of the pulse oscillation circuit 11 is obtained by boosting cc. Thus, in this embodiment, large amplitude pulse signals P1 and P2 can be obtained.

【0038】しかも、昇圧回路14の占有面積は、パル
ス信号P1,P2の大振幅化により削減される昇圧整流
段の占有面積より小さい。したがって、この実施例で
は、従来より、回路の小型化を図ることができるわけで
ある。
Furthermore, the area occupied by the booster circuit 14 is smaller than the area occupied by the booster rectification stage which is reduced by increasing the amplitude of the pulse signals P1 and P2. Therefore, in this embodiment, the size of the circuit can be reduced as compared with the related art.

【0039】(2)また、この実施例は、極性の異なる
2つのパルス信号P1,P2により、コッククロフト・
ウォルトン回路14を駆動するようにしたので、この点
からも、高電圧発生回路の小型化を図ることができる。
(2) Further, in this embodiment, the Cockcroft and the pulse signals are generated by two pulse signals P1 and P2 having different polarities.
Since the Walton circuit 14 is driven, the size of the high-voltage generating circuit can be reduced from this point as well.

【0040】すなわち、従来は、1つのパルス信号によ
り、コッククロフト・ウォルトン回路を駆動するように
なっていた。しかし、このような構成では、1つのパル
ス信号の振幅に対応した高電圧しか得ることができな
い。
That is, conventionally, the Cockcroft-Walton circuit is driven by one pulse signal. However, with such a configuration, only a high voltage corresponding to the amplitude of one pulse signal can be obtained.

【0041】これに対し、この実施例は、2つのパルス
信号P1,P2の振幅の和に応じた高電圧を得ることが
できる。したがって、仮に、各パルス信号P1,P2の
振幅が従来のパルス信号の振幅と同じだとしても、従来
の半分の昇圧整流段数で、従来と同じ高電圧を得ること
ができる。
On the other hand, in this embodiment, a high voltage corresponding to the sum of the amplitudes of the two pulse signals P1 and P2 can be obtained. Therefore, even if the amplitude of each of the pulse signals P1 and P2 is the same as the amplitude of the conventional pulse signal, the same high voltage can be obtained with half the number of boost rectification stages as the conventional one.

【0042】しかも、極性の異なるパルス信号P1,P
2は、従来と同じパルス発振回路でも、その取出し位置
を変えることにより取り出すことができる。これによ
り、従来とほぼ同じパルス発生構成で、昇圧整流段数だ
けを従来の半分以下に減らすことができるので、従来よ
り回路の小型化を図ることができるわけである。
Moreover, pulse signals P1, P having different polarities
2 can be extracted by changing the extraction position even with the same pulse oscillation circuit as in the prior art. As a result, the number of boosting rectification stages can be reduced to half or less of the conventional configuration with the same pulse generation configuration as the conventional configuration, so that the circuit size can be reduced as compared with the conventional configuration.

【0043】(3)さらに、この実施例は、パルス発振
回路11に、パルス信号P1,P2の電流増幅機能を持
たせるようにしたので、パルス信号P1,P2によりコ
ッククロフト・ウォルトン回路14を駆動する際、効率
的に駆動することができる。
(3) Further, in this embodiment, the pulse oscillation circuit 11 is provided with the function of amplifying the current of the pulse signals P1 and P2, so that the Cockcroft-Walton circuit 14 is driven by the pulse signals P1 and P2. In this case, it can be driven efficiently.

【0044】以上、この発明の一実施例を詳細に説明し
たが、この発明はこのような実施例に限定されるもので
はない。
As described above, one embodiment of the present invention has been described in detail, but the present invention is not limited to such an embodiment.

【0045】[0045]

【0046】(1)先の実施例では、受信回路の電源電
圧からパルス発振回路の電源電圧を得る場合を説明し
た。しかし、この発明は、受信回路以外の回路の電源電
圧、さらには、電源電圧以外の直流電圧からパルス発振
回路の電源電圧を生成する場合にも適用することができ
る。
(1) In the above embodiment, the case where the power supply voltage of the pulse oscillation circuit is obtained from the power supply voltage of the reception circuit has been described. However, the present invention can also be applied to the case where the power supply voltage of a circuit other than the receiving circuit, or the power supply voltage of the pulse oscillation circuit is generated from a DC voltage other than the power supply voltage.

【0047】(2)また、先の実施例では、この発明を
APDの内部増倍用の高電圧を発生する高電圧発生回路
に適用する場合を説明した。しかし、この発明は、この
ような高電圧発生回路以外の高電圧発生回路にも適用す
ることができる。
(2) In the above embodiment, a case was described in which the present invention was applied to a high voltage generating circuit that generates a high voltage for internal multiplication of an APD. However, the present invention can be applied to a high voltage generation circuit other than such a high voltage generation circuit.

【0048】(3)このほかにも、この発明は、その要
旨を逸脱しない範囲で種々様々変形実施可能なことは勿
論である。
(3) In addition, it goes without saying that the present invention can be variously modified and implemented without departing from the scope of the invention.

【0049】[0049]

【発明の効果】以上詳述したようにこの発明によれば、
回路を若干付加するだけで、パルス信号の大振幅化を図
ることができるので、従来より高電圧発生回路を大幅に
小型化することができる。
As described in detail above, according to the present invention,
Since the amplitude of the pulse signal can be increased simply by adding a small circuit, the size of the high-voltage generating circuit can be significantly reduced as compared with the related art.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of one embodiment of the present invention.

【図2】一実施例のパルス信号を示す信号波形図であ
る。
FIG. 2 is a signal waveform diagram showing a pulse signal of one embodiment.

【符号の説明】[Explanation of symbols]

11…パルス発振部、12,13…コンデンサ、14…
コッククロフト・ウオルトン回路、15…ロウパスフィ
ルタ、16…昇圧回路、17…APD。
11 ... pulse oscillator, 12, 13 ... capacitor, 14 ...
Cockcroft-Walton circuit, 15: low-pass filter, 16: booster circuit, 17: APD.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04B 10/26 10/28 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H04B 10/26 10/28

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 所定の直流電圧で動作する回路部分とこ
の所定の直流電圧より高い高電圧を必要とする回路部分
とを有する回路に与える前記高電圧を発生する高電圧発
生回路において、 所定の周波数を有し、極性の異なる一対のパルス信号を
発生するパルス信号発生手段と、 容量性成分の直流阻止機能により、前記パルス信号発生
手段から出力される一対のパルス信号のそれぞれの直流
成分を除去する直流成分除去手段と、 この直流成分除去手段により直流成分を除去された一対
パルス信号を、内部のコッククロフト・ウォルトン回
路構成の一対の入力端に入力して一対のパルス信号を昇
圧整流することにより前記高電圧を得ると共に、前記一
対のパルス信号のうちの一方のパルス信号の入力端を抵
抗を介して接地させている昇圧整流手段と、前記 所定の直流電圧を昇圧することにより、前記パルス
発生手段の電源電圧を得る昇圧手段とを具備したことを
特徴とする高電圧発生回路。
1. A circuit part which operates at a predetermined DC voltage.
Circuit parts that require a high voltage higher than the specified DC voltage
In the high voltage generating circuit for generating the high voltage applied to the circuit having the bets, have a predetermined frequency, and the pulse signal generating means for generating a different pair of pulse signals having polarities, the DC blocking function of the capacitive component, a DC component removing means for removing the respective DC components of a pair of pulse signals output from said pulse signal generating means, a pair that is removes the DC component by the DC component removing means
The pulse signal, the inside of the Cockcroft-Walton times
Enter the pair of input ends of the road-construction with obtaining the high voltage by boosting rectifying a pair of pulse signals, the one
Connect the input terminal of one of the pair of pulse signals
A high voltage generating circuit comprising: a boost rectifier that is grounded via a resistor; and a booster that boosts the predetermined DC voltage to obtain a power supply voltage of the pulse generator.
【請求項2】 受信回路内の受光素子に対する高電圧を
発生する請求項1に記載の高電圧発生回路において、 前記所定の直流電圧は、前記受光素子からの受信電気信
号を処理する前記受信回路の電源電圧であることを特徴
とする高電圧発生回路。
2. A high voltage applied to a light receiving element in a receiving circuit.
2. The high-voltage generating circuit according to claim 1, wherein said predetermined DC voltage is a signal received from said light receiving element.
A high-voltage generating circuit, which is a power supply voltage of the receiving circuit that processes the signal.
JP4149259A 1992-06-09 1992-06-09 High voltage generation circuit Expired - Lifetime JP2804408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4149259A JP2804408B2 (en) 1992-06-09 1992-06-09 High voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4149259A JP2804408B2 (en) 1992-06-09 1992-06-09 High voltage generation circuit

Publications (2)

Publication Number Publication Date
JPH05344733A JPH05344733A (en) 1993-12-24
JP2804408B2 true JP2804408B2 (en) 1998-09-24

Family

ID=15471348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4149259A Expired - Lifetime JP2804408B2 (en) 1992-06-09 1992-06-09 High voltage generation circuit

Country Status (1)

Country Link
JP (1) JP2804408B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5760864B2 (en) * 1972-09-26 1982-12-21 Citizen Watch Co Ltd
JPH01186168A (en) * 1988-01-20 1989-07-25 Oki Electric Ind Co Ltd Light-receiving high voltage generation circuit

Also Published As

Publication number Publication date
JPH05344733A (en) 1993-12-24

Similar Documents

Publication Publication Date Title
EP0558339B1 (en) Charge pump circuit
US6400211B1 (en) DC/DC converter
EP0325454A2 (en) High voltage generating circuit for light reception
TW589788B (en) Noise elimination circuit
EP1324481A2 (en) Three phase recitifier circuit with virtual neutral
KR100230964B1 (en) High voltage generating circuit
JP2804408B2 (en) High voltage generation circuit
DE69818463D1 (en) EINPHASENGLEICHRICHTER
US3044004A (en) Frequency doubling circuit
US2439223A (en) Rectifier system
US20050135125A1 (en) [charge-pump circuitry]
JPH0923655A (en) Triple voltage rectifier circuit
JP3497022B2 (en) Filter circuit
JPH0612949B2 (en) Variable DC voltage generator for APD
GB2148620A (en) Voltage multiplying rectifier
US3432669A (en) Noise cancellation circuit for a photomultiplier tube
JP2909893B2 (en) AC / DC neutralizer
US6476566B2 (en) Method and apparatus for canceling ripple current in a lamp
JPS58158849A (en) Ion gun power source
KR890006238Y1 (en) Muting signal generation circuit
KR820000378B1 (en) Low frequenc inverter
JPH0658943B2 (en) Substrate voltage generation circuit
JPS61271517A (en) Artificial double power supply generating circuit
Saleh et al. Design of low power analog front-end for 13.56 MHz RFID transponder
JPS61280768A (en) Apd dc high voltage generator circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110717

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 14

EXPY Cancellation because of completion of term