JP2799073B2 - LSI Sonnet with built-in probe pins - Google Patents

LSI Sonnet with built-in probe pins

Info

Publication number
JP2799073B2
JP2799073B2 JP2320421A JP32042190A JP2799073B2 JP 2799073 B2 JP2799073 B2 JP 2799073B2 JP 2320421 A JP2320421 A JP 2320421A JP 32042190 A JP32042190 A JP 32042190A JP 2799073 B2 JP2799073 B2 JP 2799073B2
Authority
JP
Japan
Prior art keywords
pin
lsi
probe
signal
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2320421A
Other languages
Japanese (ja)
Other versions
JPH04192344A (en
Inventor
龍宏 五島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2320421A priority Critical patent/JP2799073B2/en
Publication of JPH04192344A publication Critical patent/JPH04192344A/en
Application granted granted Critical
Publication of JP2799073B2 publication Critical patent/JP2799073B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Connecting Device With Holders (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、多数の入出力ピンを持つLSIチップ用のソ
ケットに関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a socket for an LSI chip having a large number of input / output pins.

(従来の技術) LSIチップの高集積化に伴い、それを収納するパッケ
ージの大形化,多ピン化が進んでいる。最近よく用いら
れるパッケージとしては、PGA(Pin Grid Array)タイ
プ,QFP(Quad Flat Pin)タイプのものがある。これら
のパッケージによって、多くのピンを持つLSIを基板上
に高密度に実装することが可能になっている。
(Prior Art) With the high integration of LSI chips, the size of packages containing them and the number of pins are increasing. Recently used packages include a PGA (Pin Grid Array) type and a QFP (Quad Flat Pin) type. These packages enable LSIs with many pins to be mounted on a board at high density.

しかしながら、製品開発の場面では、基板上に実装さ
れた状態でLSIの動作試験を行なう必要も生じてくる
が、この点から見ると高集積LSIは、ピンが密集してい
るため観察したいピンにプローブピンを当てにくい(あ
るいは物理的に不可能)という問題が生まれている。
However, in the case of product development, it is necessary to conduct an operation test of the LSI while it is mounted on the board, but from this point of view, highly integrated LSIs have a pin There is a problem that it is difficult (or physically impossible) to apply probe pins.

従来、この問題は、「観察したいLSIのピンを予め基
板上のパターンを用いてプローブの当て易い箇所に引き
出す」ことによって回避されてきた。しかし、ますます
膨大になったピン数は、ピン間隔の減小となって基板上
にプローブ用のパターンが引けなくなるという新らたな
問題があり、実現が困難になってきている。
Heretofore, this problem has been avoided by "pulling out the pins of the LSI to be observed to a location where the probe can be easily applied using a pattern on the substrate in advance." However, the ever-increasing number of pins has a new problem that a probe pattern cannot be drawn on a substrate due to a decrease in the pin interval, which is becoming difficult to realize.

(発明が解決しようとする課題) 本発明は、上記従来技術の問題に鑑み、多ピンのLSI
パッケージと基板との間のLSIソケットに、多数のピン
の中から観察したいピンを選択してプローブ用のピンへ
接続できる機能を持たせたプローブピン内蔵LSIソケッ
トを実現することを課題とし、この課題を解決すること
で基板上のLSIの動作確認を容易化することを目的とす
る。
(Problems to be Solved by the Invention) In view of the above-mentioned problems of the prior art, the present invention provides a multi-pin LSI.
The problem is to realize an LSI socket with built-in probe pins, which has the function of selecting the pins to be observed from a large number of pins and connecting them to the pins for probes in the LSI socket between the package and the board. It is an object of the present invention to facilitate the operation check of an LSI on a board by solving the problem.

〔発明の構成〕[Configuration of the invention]

(課題を解決するための手段) 本発明のプローブピン内蔵LSIソケットは、ソケット
本体の上面に多ピンのLSIパッケージに対応したLSIピン
コネクタ穴を有し、下面にこれらのコネクタ穴と電気的
に接続されたソケットピンを備え、且つソケット本体上
面に複数のプローブ用ピンおよびこのプローブ用ピンと
同数の選択信号入力手段を備え、さらに前記LSIピンコ
ネクタ穴を介したLSIのピンの信号を入力とし前記選択
信号入力手段からの選択信号を制御信号入力とし、LSI
のピンの信号の中から選択信号に対応した信号をプロー
ブ信号として選択し前記プローブ用ピンへ出力するプロ
ーブピン選択回路を前記ソケット本体に内蔵した構成で
ある。
(Means for Solving the Problems) The LSI socket with a built-in probe pin of the present invention has an LSI pin connector hole corresponding to a multi-pin LSI package on the upper surface of the socket body, and electrically connects with these connector holes on the lower surface. It has a connected socket pin, and has a plurality of probe pins and the same number of selection signal input means as the probe pins on the upper surface of the socket body, and further receives an LSI pin signal through the LSI pin connector hole as an input, and The selection signal from the selection signal input means is used as the control signal input, and the LSI
And a probe pin selection circuit for selecting a signal corresponding to the selection signal from the signals of the pins as a probe signal and outputting the selected signal to the probe pins.

(作用) 本発明のプローブピン内蔵LSIソケットは、ソケット
本体上面のLSIピンコネクタ穴にLSIのピンを挿入し、ソ
ケット本体下面のソケットピンを基板あるいは基板上の
通常のLSIソケットに接続して使用する。選択信号入力
手段から観察したいLSIのピンの信号を選択する選択信
号を入力すると、この信号がプローブピン選択回路に制
御信号として入力され、プローブピン選択回路は、入力
されている複数のLSIピン信号の中から選択信号に対応
した信号をプローブ信号として選択し、前記プローブ用
ピンへ出力する。これにより、実装後の状態で、LSIの
所望のピンの信号をプローブの当て易いプローブ用ピン
へ引き出して容易に観察することができる。
(Function) The LSI socket with built-in probe pins of the present invention is used by inserting an LSI pin into the LSI pin connector hole on the upper surface of the socket body and connecting the socket pin on the lower surface of the socket body to the board or a normal LSI socket on the board. I do. When a selection signal for selecting a signal of an LSI pin to be observed is input from the selection signal input means, this signal is input to a probe pin selection circuit as a control signal, and the probe pin selection circuit outputs a plurality of input LSI pin signals. The signal corresponding to the selection signal is selected as a probe signal from among the signals, and is output to the probe pin. Thus, in a state after mounting, a signal of a desired pin of the LSI can be pulled out to a probe pin which is easily applied to a probe and can be easily observed.

(実施例) 以下、図面に示した実施例に基づいて本発明を詳細に
説明する。
(Examples) Hereinafter, the present invention will be described in detail based on examples shown in the drawings.

第1図および第2図に本発明一実施例のプローブピン
内蔵LSIソケットを示す。第1図のプローブピン内蔵LSI
ソケットは、本発明をPGAタイプのパッケージへ適用し
た例である。第1図に示すように、ソケット本体(1)
の上面には多ピンのLSIパッケージに対応したLSIピンコ
ネクタ穴(2)が設けられ、下面にはこれらのコネクタ
穴(2)と電気的に接続されたソケットピン(6)が設
けられている。また、ソケット本体(1)の一方の張り
出し部の上面には、複数のプローブ用ピン(4)が所要
の間隔をとって突設されている。ソケット本体(1)の
他方の張り出し部の上面には、選択信号入力手段として
例えばディップスイッチ(5)が、プローブ用ピン
(4)の数と同数の数で設けられている。さらに、ソケ
ット本体(1)の一方の張り出し部には、プローブピン
選択回路(3)が内蔵されている。このプローブピン選
択回路(3)は、例えば第2図に示すような論理回路
で、LSIピンコネクタ穴(2)を介したLSIのピンの信号
を入力とし、ディップスイッチ(5)からの選択信号を
制御信号入力としている。そして、プローブピン選択回
路(3)の出力信号はプローブ用ピン(4)に接続され
ている。
1 and 2 show an LSI socket with built-in probe pins according to an embodiment of the present invention. Figure 1 LSI with built-in probe pin
The socket is an example in which the present invention is applied to a PGA type package. As shown in FIG. 1, the socket body (1)
An LSI pin connector hole (2) corresponding to a multi-pin LSI package is provided on the upper surface, and a socket pin (6) electrically connected to these connector holes (2) is provided on the lower surface. . A plurality of probe pins (4) are protruded from the upper surface of one overhang portion of the socket body (1) at a required interval. On the upper surface of the other protruding portion of the socket body (1), for example, dip switches (5) are provided as selection signal input means in the same number as the number of probe pins (4). Further, a probe pin selection circuit (3) is built in one protruding portion of the socket body (1). The probe pin selection circuit (3) is, for example, a logic circuit as shown in FIG. 2, which receives a signal of an LSI pin via an LSI pin connector hole (2) as an input and selects a selection signal from a dip switch (5). Is a control signal input. The output signal of the probe pin selection circuit (3) is connected to the probe pin (4).

プローブピン選択回路(3)は、第2図に示すよう
に、複数のLSIピン信号から選択信号によってプロ
ーブ信号を選び出す回路であり、必要に応じて複数組
設けられる。LSIピン信号は、LSIの信号ピンの全部あ
るいは一部に接続されている。また、選択信号は、複
数のピン信号から1信号を選択するのに充分なビット数
を持っている。
As shown in FIG. 2, the probe pin selection circuit (3) is a circuit for selecting a probe signal from a plurality of LSI pin signals by a selection signal, and a plurality of sets are provided as necessary. The LSI pin signal is connected to all or some of the signal pins of the LSI. The selection signal has a sufficient number of bits to select one signal from a plurality of pin signals.

上記のように構成された本発明一実施例のプローブピ
ン内蔵LSIソケットは、ソケット本体(1)上面のLSIピ
ンコネクタ穴(2)にLSIピンを挿入し、ソケット本体
(1)下面のソケットピン(6)を基板あるいは基板上
の通常のLSIソケットに接続して使用する。
The LSI socket with a built-in probe pin of the embodiment of the present invention configured as described above inserts the LSI pin into the LSI pin connector hole (2) on the upper surface of the socket body (1), and the socket pin on the lower surface of the socket body (1) (6) is used by connecting to a board or a normal LSI socket on the board.

ディップスイッチ(5)から観察したいLSIのピン信
号を選択する選択信号を入力すると、この信号がプロ
ーブピン選択回路(3)に制御信号として入力され、プ
ローブピン選択回路(3)は、入力されている複数のLS
Iピン信号の中から制御信号に対応した信号をプロー
ブ信号として選択し、プローブ用ピン(4)へ出力す
る。
When a selection signal for selecting an LSI pin signal to be observed is input from the dip switch (5), this signal is input to the probe pin selection circuit (3) as a control signal, and the probe pin selection circuit (3) is input. There are multiple LS
A signal corresponding to the control signal is selected as a probe signal from the I pin signals, and is output to the probe pin (4).

これにより、本発明一実施例のプローブピン内蔵LSI
ソケットによれば、実装後の状態で、LSIの多数のピン
信号の中から観察したいピンの信号をプローブ用ピン
(4)へ引き出すことができ、プローブを当て易く配置
してあるプローブ用ピン(4)にプローブを当てること
により観察したい信号をチェックでき、基板上のLSIの
動作確認を容易化することができる。また、本ソケット
を通常のソケットを介して使用することで、テスト終了
後の基板に悪影響を与えることなくテストができる。
As a result, an LSI with built-in probe pins according to one embodiment of the present invention
According to the socket, the signal of the pin to be observed can be extracted to the probe pin (4) from a large number of pin signals of the LSI after mounting, and the probe pin ( The signal to be observed can be checked by applying the probe to 4), and the operation of the LSI on the substrate can be easily confirmed. Further, by using the present socket via a normal socket, a test can be performed without adversely affecting the board after the test.

なお、第1図の実施例においては、ソケット本体
(1)上に固定されたディップスイッチ(5)から選択
信号を入力するようにしていたが、ディップスイッチ
(5)の代りに外部入力ピンを選択信号入力手段として
設け、選択信号をこの外部入力ピンから取り込むように
してもよい。また、プローブピン選択回路(3)用の電
源は、LSIと共用も可能であるし、外部から別途供給す
ることも可能である。さらに、プローブピン内蔵LSIソ
ケットは、第1図の形状に限定されない。
In the embodiment shown in FIG. 1, the selection signal is input from the DIP switch (5) fixed on the socket body (1), but an external input pin is used instead of the DIP switch (5). A selection signal input means may be provided so that the selection signal is taken in from the external input pin. The power for the probe pin selection circuit (3) can be shared with the LSI, or can be separately supplied from the outside. Further, the LSI socket with built-in probe pins is not limited to the shape shown in FIG.

〔発明の効果〕〔The invention's effect〕

以上詳述したように本発明によれば、ソケット本体上
面に複数のプローブ用ピンおよびプローブピン選択信号
入力手段を備えるとともに、この選択信号入力手段から
の選択信号により多数のLSIピン信号の中から選択信号
に対応した信号をプローブ信号として選択し前記プロー
ブ用ピンへ出力するプローブピン選択回路を内蔵したプ
ローブピン内蔵LSIソケットを実現したことにより、実
装後の状態で、LSIの多数のピン信号の中から観察した
いピンの信号をプローブ用ピンへ引き出すことができ、
LSI自体にはプローブ用の特別な回路を内蔵させること
なく、実装後に必要となるテストを容易に行なうことが
できる。また、本ソケットを通常のソケットを介して使
用することにより、テスト終了後の基板に悪影響を与え
ることなくテストを行なうことができる。
As described in detail above, according to the present invention, a plurality of probe pins and probe pin selection signal input means are provided on the upper surface of the socket main body, and a selection signal from the selection signal input means selects from among a large number of LSI pin signals. By implementing a probe pin built-in LSI socket with a built-in probe pin selection circuit that selects a signal corresponding to the selection signal as a probe signal and outputs it to the probe pin, in the state after mounting, a large number of LSI pin signals The signal of the pin you want to observe from inside can be extracted to the probe pin,
Tests required after mounting can be easily performed without incorporating a special probe circuit in the LSI itself. Further, by using the present socket via a normal socket, a test can be performed without adversely affecting the board after the test.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明一実施例のプローブピン内蔵LSIソケッ
トを示す斜視図、第2図は第1図のソケットに内蔵され
ているプローブピン選択回路を示す回路図である。 1……ソケット本体、2……LSIピンコネクタ穴、3…
…プローブピン選択回路、4……プローブ用ピン、5…
…ディップスイッチ、6……ソケットピン。
FIG. 1 is a perspective view showing an LSI socket with built-in probe pins according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a probe pin selection circuit built in the socket of FIG. 1 ... socket body, 2 ... LSI pin connector hole, 3 ...
... Probe pin selection circuit, 4 ... Probe pins, 5 ...
... dip switches, 6 ... socket pins.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ソケット本体の上面に多ピンのLSIパッケ
ージに対応したLSIピンコネクタ穴を有し、下面にこれ
らのコネクタ穴と電気的に接続されたソケットピンを備
え、且つソケット本体上面に複数のプローブ用ピンおよ
びプローブピン選択信号入力手段を備えるとともに、前
記LSIピンコネクタ穴を介したLSIのピンの信号を入力と
し前記選択信号入力手段からの選択信号を制御信号入力
としてLSIのピンの信号の中から選択信号に対応した信
号をプローブ信号として選択し前記プローブ用ピンへ出
力するプローブピン選択回路を前記ソケット本体に内蔵
したプローブピン内蔵LSIソケット。
An upper surface of a socket body has an LSI pin connector hole corresponding to a multi-pin LSI package, a lower surface has socket pins electrically connected to the connector holes, and a plurality of socket pins are provided on an upper surface of the socket body. A probe pin and a probe pin selection signal input means, and an LSI pin signal through the LSI pin connector hole, and a selection signal from the selection signal input means as a control signal input to an LSI pin signal. A probe pin built-in LSI socket in which a probe pin selection circuit for selecting a signal corresponding to a selection signal as a probe signal from among the above and outputting the selected signal to the probe pin is built in the socket body.
JP2320421A 1990-11-22 1990-11-22 LSI Sonnet with built-in probe pins Expired - Lifetime JP2799073B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2320421A JP2799073B2 (en) 1990-11-22 1990-11-22 LSI Sonnet with built-in probe pins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2320421A JP2799073B2 (en) 1990-11-22 1990-11-22 LSI Sonnet with built-in probe pins

Publications (2)

Publication Number Publication Date
JPH04192344A JPH04192344A (en) 1992-07-10
JP2799073B2 true JP2799073B2 (en) 1998-09-17

Family

ID=18121273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2320421A Expired - Lifetime JP2799073B2 (en) 1990-11-22 1990-11-22 LSI Sonnet with built-in probe pins

Country Status (1)

Country Link
JP (1) JP2799073B2 (en)

Also Published As

Publication number Publication date
JPH04192344A (en) 1992-07-10

Similar Documents

Publication Publication Date Title
EP0481703B1 (en) Interconnect substrate having integrated circuit for programmable interconnection and sample testing
JP3045980B2 (en) Multi-chip module with accessible test pads and test fixture
US5239191A (en) Semiconductor wafer
US6625557B1 (en) Mixed signal device under test board interface
JP2011128159A (en) Method and device for measuring signal
JP4334473B2 (en) Multi socket base for open / short tester
US5825171A (en) Universal burn-in board
US5808877A (en) Multichip package having exposed common pads
JP2002222839A (en) Probe card
US6251695B1 (en) Multichip module packaging process for known good die burn-in
JP2799073B2 (en) LSI Sonnet with built-in probe pins
EP1099953B1 (en) Semiconductor device with testing capability
US6781218B1 (en) Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate
JPS6180065A (en) Test apparatus for function of integrated circuit, etc.
JP3130769B2 (en) Semiconductor device
US7285973B1 (en) Methods for standardizing a test head assembly
JP2998702B2 (en) Semiconductor integrated circuit
JPH02267947A (en) Semiconductor device
JP3135135B2 (en) Semiconductor device, its manufacturing method, its testing method and its testing device
US6107792A (en) Test board having a plurality of power supply wiring patterns
US6911815B2 (en) Semiconductor test system and method of operating the same
EP1227502A1 (en) Connection pad arrangements for electronic circuit comprising both functional logic and flash-EEPROM
JPH06232320A (en) Semiconductor integrated circuit package
JPH06232295A (en) Integrated circuit
JPH0720193A (en) Dut board