JP2798552B2 - Display integrated tablet device - Google Patents

Display integrated tablet device

Info

Publication number
JP2798552B2
JP2798552B2 JP13068592A JP13068592A JP2798552B2 JP 2798552 B2 JP2798552 B2 JP 2798552B2 JP 13068592 A JP13068592 A JP 13068592A JP 13068592 A JP13068592 A JP 13068592A JP 2798552 B2 JP2798552 B2 JP 2798552B2
Authority
JP
Japan
Prior art keywords
detection
circuit
electrode group
display
coordinate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13068592A
Other languages
Japanese (ja)
Other versions
JPH05324173A (en
Inventor
健吾 高濱
孝生 田川
和成 岡村
宣捷 賀好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP13068592A priority Critical patent/JP2798552B2/en
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to DE69321874T priority patent/DE69321874T2/en
Priority to EP98100532A priority patent/EP0843278B1/en
Priority to US08/065,610 priority patent/US5410329A/en
Priority to DE69332442T priority patent/DE69332442T2/en
Priority to KR1019930008761A priority patent/KR960003070B1/en
Priority to EP93303976A priority patent/EP0571230B1/en
Publication of JPH05324173A publication Critical patent/JPH05324173A/en
Priority to US08/372,660 priority patent/US5631666A/en
Application granted granted Critical
Publication of JP2798552B2 publication Critical patent/JP2798552B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Position Input By Displaying (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、パーソナルコンピュ
ータやワードプロセッサなどに使用される表示一体型タ
ブレット装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display-integrated tablet device used for a personal computer, a word processor and the like.

【0002】[0002]

【従来の技術】手書き文字や図形をコンピュータやワー
ドプロセッサなどに入力する手段として、例えば、液晶
ディスプレイと静電誘導型タブレットを積層して、我々
が紙に筆記用具で書く感覚で文字や図形を静電誘導型タ
ブレットに入力できるようにした表示部一体型タブレッ
ト装置が実用化されている。しかしながら、この表示部
一体型タブレット装置は、電極のある部分とない部分と
では反射率や透過率が異なるために表示画面上で格子状
に電極が見え、液晶表示の質を落とす原因となってい
る。
2. Description of the Related Art As a means for inputting handwritten characters and figures to a computer or word processor, for example, a liquid crystal display and an electrostatic induction type tablet are stacked, and the characters and figures are statically written as if we were writing with paper. 2. Description of the Related Art A tablet device integrated with a display unit capable of inputting to an electric induction type tablet has been put to practical use. However, in this display unit integrated type tablet device, since the reflectance and the transmittance are different between the portion with and without the electrodes, the electrodes can be seen in a grid pattern on the display screen, causing a deterioration in the quality of the liquid crystal display. I have.

【0003】そこで、このような欠点をなくしたタブレ
ットとして、最近図10に示すような表示一体型タブレ
ット装置が提案されている(特願平3−46751号公
報)。この表示一体型タブレット装置は、液晶ディスプ
レイの表示電極と静電容量型タブレット装置の座標検出
電極を兼ねたものである。そして、図11に示すように
1フレーム期間中にタブレット上の指示座標を検出する
座標検出期間と画像を表示する表示期間とを設けて、座
標検出と画像表示とを時分割で行うようにしている。
In view of the above, a tablet device with an integrated display as shown in FIG. 10 has recently been proposed as a tablet that eliminates such disadvantages (Japanese Patent Application No. 3-46751). This display-integrated tablet device serves both as a display electrode of a liquid crystal display and a coordinate detection electrode of a capacitance-type tablet device. Then, as shown in FIG. 11, a coordinate detection period for detecting designated coordinates on the tablet and a display period for displaying an image are provided during one frame period, and coordinate detection and image display are performed in a time-division manner. I have.

【0004】図10において、液晶パネル1は互いに直
交して配列されたコモン電極Y1〜Yn(以下、任意のコ
モン電極をYと記載する)とセグメント電極X1〜X
m(以下、任意のセグメント電極をXと記載する)との間
に液晶を挟入して構成されており、各コモン電極Yとセ
グメント電極Xとが交差する領域で各画素を構成してい
る。つまり、上記液晶パネル1にはn×mドットの画素
がマトリクス状に配列されていることになる。
In FIG. 10, a liquid crystal panel 1 has common electrodes Y 1 to Y n (hereinafter, an arbitrary common electrode is referred to as Y) and segment electrodes X 1 to X arranged orthogonally to each other.
m (hereinafter, an arbitrary segment electrode is described as X) and a liquid crystal is interposed therebetween, and each pixel is formed in a region where each common electrode Y and the segment electrode X intersect. . That is, the liquid crystal panel 1 has pixels of n × m dots arranged in a matrix.

【0005】この表示一体型タブレット装置は、上述の
液晶ディスプレイ上に静電容量型タブレットを積層した
ものに比べて、格子状の電極パターンがなくなり見易く
なるといった利点の他に、液晶ディスプレイと静電容量
型タブレットとの電極や駆動回路を兼用しているためコ
ストダウンや小型軽量化が容易になるといった利点があ
る。
[0005] This display-integrated tablet device has the advantage that the grid-like electrode pattern is eliminated and is easier to see than the above-described liquid crystal display in which a capacitance type tablet is laminated. Since the electrode and the drive circuit are also used as the capacitive tablet, there is an advantage that the cost can be reduced and the size and weight can be easily reduced.

【0006】上記表示一体型タブレット装置は次のよう
に動作する。すなわち、上記コモン電極Yを駆動するた
めのコモン駆動回路2と、上記セグメント電極Xを駆動
するためのセグメント駆動回路3とは、切り替え回路4
を介して表示制御回路5と検出制御回路6に接続されて
いる。この切り替え回路4は、制御回路7によって制御
されて、表示期間には表示制御回路5からの出力信号を
コモン駆動回路2およびセグメント駆動回路3に出力す
る一方、座標検出期間には検出制御回路6からの出力を
コモン駆動回路2およびセグメント駆動回路3に出力す
る。尚、図10においては、上記切り替え回路4,表示
制御回路5,検出制御回路6および制御回路7を各ブロ
ックに分割して表現している。ところが、実際の回路に
おいては上記各回路はLSI(大規模集積回路)化されて
おり、上記のようなブロックには形態上厳密に区分でき
ない。
The display-integrated tablet device operates as follows. That is, the common drive circuit 2 for driving the common electrode Y and the segment drive circuit 3 for driving the segment electrode X are provided with a switching circuit 4
Are connected to the display control circuit 5 and the detection control circuit 6 via the. The switching circuit 4 is controlled by the control circuit 7 to output an output signal from the display control circuit 5 to the common drive circuit 2 and the segment drive circuit 3 during the display period, and to output the detection control circuit 6 during the coordinate detection period. Are output to the common drive circuit 2 and the segment drive circuit 3. In FIG. 10, the switching circuit 4, the display control circuit 5, the detection control circuit 6, and the control circuit 7 are represented by being divided into respective blocks. However, in an actual circuit, each of the above circuits is implemented as an LSI (Large Scale Integrated Circuit), and cannot be strictly divided into blocks as described above in terms of form.

【0007】上記表示期間においては、上記表示制御回
路5のシフトデータ出力端子Sからシフトデータsが出
力され、反転信号出力端子FRから反転信号frが出力さ
れ、クロック出力端子CP1からクロック信号cp1が出
力され、クロック出力端子CP2からクロック信号cp2
が出力され、データ出力端子D0〜D3から表示データ
0〜D3が出力される。
During the display period, the shift data s is output from the shift data output terminal S of the display control circuit 5, the inverted signal fr is output from the inverted signal output terminal FR, and the clock signal cp1 is output from the clock output terminal CP1. The clock signal cp2 is output from the clock output terminal CP2.
There is output, the display from the data output terminal D0~D3 data D 0 to D 3 is output.

【0008】上記クロック信号cp1は1行分の画素を表
示する期間を周期とするクロック信号であり、切り替え
回路4の出力端子CP1Oを介してクロック信号cp1oと
してコモン駆動回路2のクロック入力端子YCKとセグ
メント駆動回路3のラッチパルス入力端子XLPに入力
される。また、特定のコモン電極Yを選択するためのパ
ルス信号であるシフトデータsは、切り替え回路4の出
力端子SOを介してシフトデータsoとしてコモン駆動回
路2のシフトデータ入力端子DIO1に上記クロック信
号cp1oと同期して入力される。
The clock signal cp1 is a clock signal having a period of displaying one row of pixels as a cycle. The clock signal cp1 is output to the clock input terminal YCK of the common drive circuit 2 via the output terminal CP10 of the switching circuit 4 as the clock signal cp1o. It is input to the latch pulse input terminal XLP of the segment drive circuit 3. The shift data s, which is a pulse signal for selecting a specific common electrode Y, is supplied to the shift data input terminal DIO1 of the common drive circuit 2 as the shift data so via the output terminal SO of the switching circuit 4, and the clock signal cp1o. Input in synchronization with.

【0009】上記コモン駆動回路2にシフトデータsoが
入力されるとこのシフトデータsoのパルス位置がシフト
レジスタによってクロック信号cp1oに同期してシフトさ
れ、そのシフト位置に対応するコモン駆動回路2の出力
端子O1〜Onからコモン電極Y1〜Ynにコモン電極駆
動信号の駆動パルスが印加される。このコモン電極駆動
信号は直流電源回路12から供給されるバイアス電源V
0〜V5に基づいて生成される。
When the shift data so is input to the common drive circuit 2, the pulse position of the shift data so is shifted by the shift register in synchronization with the clock signal cp1o, and the output of the common drive circuit 2 corresponding to the shift position is output. driving pulses of common electrode drive signals from terminal O1~On to the common electrodes Y 1 -Yn is applied. This common electrode drive signal is supplied from a bias power supply V supplied from the DC power supply circuit 12.
It is generated based on 0 ~V 5.

【0010】上記クロック信号cp2は1行分の画素を表
示する期間を数分割した期間を周期とするクロック信号
であり、上記切り替え回路4の出力端子CP2Oを介し
てクロック信号cp2oとしてセグメント駆動回路3のクロ
ック入力端子XCKに入力される。
The clock signal cp2 is a clock signal whose period is a period obtained by dividing a period for displaying pixels of one row into several parts, and is output as a clock signal cp2o via the output terminal CP2O of the switching circuit 4 to the segment driving circuit 3. Is input to the clock input terminal XCK.

【0011】上記表示データD0〜D3は切り替え回路4
の出力端子D0O〜D3Oを介して表示データD0o〜D
3oとしてセグメント駆動回路3の入力端子XD0〜XD
3に入力され、セグメント駆動回路3内のレジスタにク
ロック信号cp2oに同期して順次取り込まれる。そして、
1行分の画素に対応する表示データが総て取り込まれる
と、この取り込まれた表示データが上記ラッチパルス入
力端子XLPに入力されるクロック信号cp1oのタイミン
グでラッチされ、各表示データに対応するセグメント電
極駆動信号の駆動パルスがセグメント駆動回路3の出力
端子O1〜Omからセグメント電極X1〜Xmに印加され
る。このセグメント駆動信号も直流電源回路12から供
給されるバイアス電源V0〜V5に基づいて作成される。
The display data D 0 to D 3 are supplied to a switching circuit 4.
Display data D 0 through the output terminal D0O~D3O of o~D
Input terminal XD0-XD of segment drive circuit 3 as 3 o
3 and sequentially taken into a register in the segment drive circuit 3 in synchronization with the clock signal cp2o. And
When all the display data corresponding to the pixels of one row is captured, the captured display data is latched at the timing of the clock signal cp1o input to the latch pulse input terminal XLP, and the segment corresponding to each display data is obtained. driving pulses of the electrode driving signal is applied from the output terminal of the segment driving circuit 3 O1 to Om to the segment electrode X 1 to X m. The segment drive signal is also generated based on the bias power supply V 0 ~V 5 supplied from the DC power supply circuit 12.

【0012】尚、上記反転信号frは、表示期間において
液晶に印加する電圧の印加方向を周期的に反転させて液
晶の電気分解による劣化を防止するための信号であり、
切り替え回路4の反転信号出力端子FROを介して反転
信号froとしてコモン駆動回路2の反転信号入力端子Y
FRとセグメント駆動回路3の反転信号入力端子XFR
とに入力される。
The inversion signal fr is a signal for periodically inverting the application direction of the voltage applied to the liquid crystal during the display period to prevent the liquid crystal from being deteriorated by electrolysis.
The inverted signal input terminal Y of the common drive circuit 2 is output as the inverted signal fro via the inverted signal output terminal FRO of the switching circuit 4.
FR and inverted signal input terminal XFR of segment drive circuit 3
Entered as

【0013】こうして、上記コモン駆動回路2およびセ
グメント駆動回路3の動作によって液晶パネル1の画素
マトリックスがその行順序に従って駆動されて、表示デ
ータD0〜D3に応じた画像が液晶パネル1に表示される
のである。
[0013] Thus, the display is driven pixel matrix of the liquid crystal panel 1 according to the line sequence image corresponding to the display data D 0 to D 3 on the LCD panel 1 by the operation of the common drive circuit 2 and the segment drive circuit 3 It is done.

【0014】一方、上記座標検出期間においては、検出
制御回路6のシフトデータ出力端子Sdからシフトデー
タsdが出力され、反転信号出力端子FRdから反転信号f
rdが出力され、クロック出力端子CP1dからクロック
信号cp1dが出力され、クロック出力端子CP2dからク
ロック信号cp2dが出力され、データ出力端子D0d〜D
3dから駆動データD0d〜D3dが出力される。
On the other hand, during the coordinate detection period, the shift data sd is output from the shift data output terminal Sd of the detection control circuit 6, and the inverted signal f is output from the inverted signal output terminal FRd.
rd is output, the clock signal cp1d is output from the clock output terminal CP1d, the clock signal cp2d is output from the clock output terminal CP2d, and the data output terminals D0d to D0d are output.
Drive data D 0 d~D 3 d is output from the 3d.

【0015】上記クロック信号cp1dは1本のコモン電極
Yを走査する走査期間を周期とするクロック信号であ
り、切り替え回路4の出力端子CP1Oを介してクロッ
ク信号cp1oとしてコモン駆動回路2のクロック入力端子
YCKとセグメント駆動回路3のラッチパルス入力端子
XLPに入力される。また、特定のコモン電極Yを選択
するためのパルス信号であるシフトデータsdは、切り替
え回路4の出力端子SOを介してシフトデータsoとして
コモン駆動回路2のシフトデータ入力端子DIO1に上
記クロック信号cp1dと同期して入力される。
The clock signal cp1d is a clock signal having a period of a scanning period for scanning one common electrode Y, and is output as a clock signal cp1o via the output terminal CP10 of the switching circuit 4 to the clock input terminal of the common drive circuit 2. YCK and the latch pulse input terminal XLP of the segment drive circuit 3 are input. The shift data sd, which is a pulse signal for selecting a specific common electrode Y, is supplied to the shift data input terminal DIO1 of the common drive circuit 2 as the shift data so via the output terminal SO of the switching circuit 4, and the clock signal cp1d. Input in synchronization with.

【0016】そうすると、上述の表示期間の場合と同様
に、上記シフトデータsoのパルス位置がコモン駆動回路
2のシフトレジスタによってクロック信号cp1oに同期し
てシフトされ、そのシフト位置に対応する出力端子O1
〜Onからコモン電極Y1〜Ynにコモン電極走査信号y
1〜yn(以下、任意のコモン電極走査信号をyと記載す
る)の走査パルスが順次印加される。このコモン電極走
査信号yは直流電源回路12から供給されるバイアス電
源V0〜V5に基づいて生成される。上記クロック信号cp
2dはセグメント電極Xを走査する走査期間を周期とする
クロック信号であり、上記切り替え回路4の出力端子C
P2Oを介してクロック信号cp2oとしてセグメント駆動
回路3のクロック入力端子XCKに入力される。
Then, as in the above-described display period, the pulse position of the shift data so is shifted by the shift register of the common drive circuit 2 in synchronization with the clock signal cp1o, and the output terminal O1 corresponding to the shift position is shifted.
To the common electrodes Y 1 to Y n from the common electrode scanning signal y.
1 ~y n (hereinafter referred to as y any of the common electrode scanning signal) scan pulse is sequentially applied. The common electrode scanning signal y is generated based on the bias power supply V 0 ~V 5 supplied from the DC power supply circuit 12. The above clock signal cp
2d is a clock signal having a cycle of a scanning period for scanning the segment electrode X, and is an output terminal C of the switching circuit 4.
The clock signal cp2o is input to the clock input terminal XCK of the segment drive circuit 3 via P2O.

【0017】上記駆動データD0d〜D3dは切り替え回路
4の出力端子D0O〜D3Oを介して駆動データD0o〜
3oとしてセグメント駆動回路3の入力端子XD0〜X
D3に入力され、セグメント駆動回路3内のレジスタに
クロック信号cp2oと同期して順次取り込まれる。そし
て、上記駆動データに対応するセグメント電極走査信号
1〜xm(以下、任意のセグメント電極走査信号をxと
記載する)の走査パルスがセグメント駆動回路3の出力
端子O1〜Omからセグメント電極X1〜Xmに出力され
る。このセグメント電極走査信号xも直流電源回路12
から供給されるバイアス電源V0〜V5に基づいて作成さ
れる。
The drive data D 0 d to D 3 d are supplied to the drive data D 0 o to D 3 via output terminals D 0 O to D 3 O of the switching circuit 4.
D 3 o as an input terminal of the segment driving circuit 3 XD0~X
The signal is input to D3, and is sequentially taken into a register in the segment drive circuit 3 in synchronization with the clock signal cp2o. Then, scanning pulses of the segment electrode scanning signals x 1 to x m (hereinafter, an arbitrary segment electrode scanning signal is described as x) corresponding to the drive data are output from the output terminals O 1 to Om of the segment driving circuit 3 to the segment electrodes X. is output to 1 to X m. The segment electrode scanning signal x is also supplied to the DC power supply circuit 12.
It is generated based on the bias power supply V 0 ~V 5 supplied from.

【0018】図12は上記表示一体型タブレット装置の
座標検出期間における各走査信号のタイミングチャート
である。座標検出期間はx座標検出期間とそれに続くy
座標検出期間に分かれており、x座標検出期間にはセグ
メント電極Xにパルス電圧信号であるセグメント電極走
査信号xを順次印加する一方、y座標検出期間にはコモ
ン電極Yにパルス電圧信号であるコモン電極走査信号y
を順次印加する。
FIG. 12 is a timing chart of each scanning signal in the coordinate detection period of the display-integrated tablet device. The coordinate detection period is the x coordinate detection period followed by y
In the x-coordinate detection period, the segment electrode scanning signal x, which is a pulse voltage signal, is sequentially applied to the segment electrode X during the x-coordinate detection period, while the common electrode Y, which is a pulse voltage signal, is applied to the common electrode Y in the y-coordinate detection period. Electrode scanning signal y
Are sequentially applied.

【0019】上記パルス電圧信号の印加により、セグメ
ント電極Xあるいはコモン電極Yと指示座標検出ペン
(以下、単に検出ペンという)8の先端電極との間の浮遊
容量によって検出ペン8に電圧が誘起される。この検出
ペン8に生じた誘起電圧はアンプ9で増幅され、x座標
検出回路10およびy座標検出回路11に入力される。
このx座標検出回路10およびy座標検出回路11は、
上記アンプ9からの出力信号と制御回路7からのタイミ
ング信号とに基づいて、上記パルス電圧信号が印加され
てから誘起電圧が最高値になる迄の時間を検出すること
により、夫々上記検出ペン8が指示する位置のx座標あ
るいはy座標を検出する。
By applying the pulse voltage signal, the segment electrode X or the common electrode Y and the designated coordinate detecting pen
A voltage is induced in the detection pen 8 by a stray capacitance between the detection pen 8 (hereinafter, simply referred to as a detection pen) and the tip electrode. The induced voltage generated in the detection pen 8 is amplified by the amplifier 9 and input to the x-coordinate detection circuit 10 and the y-coordinate detection circuit 11.
The x coordinate detection circuit 10 and the y coordinate detection circuit 11
Based on the output signal from the amplifier 9 and the timing signal from the control circuit 7, the time from when the pulse voltage signal is applied to when the induced voltage reaches the maximum value is detected. Detects the x coordinate or the y coordinate of the position indicated by.

【0020】図13は液晶パネル1と検出ペン8の位置
関係を示す。検出ペン8によって液晶パネル1を直接触
れると、偏光板14や液晶密閉ガラス15に応力が加わ
って液晶パネル1の透過率が変調をうけ、所謂ニュート
ンリング状の模様が現れる。そこで、通常ガラスやアク
リル材料のような透明保護板16を液晶パネル1と検出
ペン8の間に挿入してエアギャップ17を設け、直接液
晶パネル1に応力が加わらないようにする。
FIG. 13 shows the positional relationship between the liquid crystal panel 1 and the detection pen 8. When the liquid crystal panel 1 is directly touched by the detection pen 8, stress is applied to the polarizing plate 14 and the liquid crystal sealing glass 15, and the transmittance of the liquid crystal panel 1 is modulated, so that a so-called Newton ring pattern appears. Therefore, an air gap 17 is provided by inserting a transparent protective plate 16 such as glass or acrylic material between the liquid crystal panel 1 and the detection pen 8 so that stress is not directly applied to the liquid crystal panel 1.

【0021】[0021]

【発明が解決しようとする課題】しかしながら、図13
に示すような表示一体型タブレットの構造においては、
液晶パネル1への応力は避けることができるが透明保護
板16は応力によって大きく変形し、液晶パネル1のセ
グメント電極Xおよびコモン電極Y(以下、単に走査電
極と言う)と検出ペン8の検出電極13との距離が大き
く変動する。表示一体型タブレット装置においては静電
誘導現象を利用して座標検出を実施している。そのた
め、検出ペン8の出力は上記走査電極X,Yと検出電極
13との距離に反比例して変動する。したがって、検出
ペン8のアナログ出力を固定閾値で2値化して検出パル
スを得る通常方式では、S/N比の小さい検出信号に対
して確実な検出パルスが得られないという問題がある。
However, FIG.
In the structure of the display-integrated tablet as shown in
Although the stress on the liquid crystal panel 1 can be avoided, the transparent protective plate 16 is greatly deformed by the stress, and the segment electrode X and the common electrode Y (hereinafter, simply referred to as a scanning electrode) of the liquid crystal panel 1 and the detection electrode of the detection pen 8. 13 greatly fluctuates. In a display-integrated tablet device, coordinate detection is performed using an electrostatic induction phenomenon. Therefore, the output of the detection pen 8 fluctuates in inverse proportion to the distance between the scanning electrodes X and Y and the detection electrode 13. Therefore, the conventional method of obtaining a detection pulse by binarizing the analog output of the detection pen 8 with a fixed threshold has a problem that a reliable detection pulse cannot be obtained for a detection signal having a small S / N ratio.

【0022】ここで、上記コモン電極群を電圧V0に固
定し、セグメント電極群を電圧V0から電圧V5に変化さ
せた後再び電圧V0に変化するようなX座標検出期間に
おける液晶パネル1の電気的な等価回路は図14のよう
に表すことができる。尚、rcd1〜rcdnはコモン駆動回路
2の内部抵抗、rsd1〜rsdmはセグメント駆動回路3の内
部抵抗、rc1,1〜rcn,mはコモン電極群の抵抗値、rs1,1
〜rsn,mはセグメント電極群の抵抗値、C1,1〜Cn,m
液晶の1画素毎の容量である。
Here, the liquid crystal panel during the X-coordinate detection period in which the common electrode group is fixed at the voltage V 0 , the segment electrode group is changed from the voltage V 0 to the voltage V 5, and then changes to the voltage V 0 again. 1 can be represented as shown in FIG. Incidentally, rcd 1 ~rcd n is the internal resistance of the common drive circuit 2, rsd 1 ~rsd m is the internal resistance of the segment drive circuit 3, rc 1, 1 ~rc n , m is the resistance of the common electrodes, rs 1, 1
To RS n, m is the resistance of the segment electrode group, C 1, 1 ~C n, m is the capacitance of each pixel of the liquid crystal.

【0023】この場合、抵抗値rs1,1〜rsn,mを無視し、
rc1,1=rc1,2=・・・・=rcn,m=rc、rcd1=rcd2=・・・・=
rcdn=rcd、C1,1=C1,2=・・・・=Cn,m=C、rsd1=rs
d2=・・・・=rsdm=rsdとすると、図14の等価回路は図
15に示すようにさらに簡略化される。図15において
は、セグメント電極に電圧V0が印加されているコンデ
ンサは電荷が0であり、電圧V5が印加されているコン
デンサは電荷が(V5−V0)/n/Cだけ充電されている。
尚、図15においては、4本のセグメント電極に同時に
電圧V5が印加されている。
In this case, ignoring the resistance values rs 1 , 1 to rs n , m ,
rc 1 , 1 = rc 1 , 2 = ... = rc n , m = rc, rcd 1 = rcd 2 = ... =
rcd n = rcd, C 1, 1 = C 1, 2 = ···· = C n, m = C, rsd 1 = rs
When d 2 = ···· = rsd m = rsd, the equivalent circuit of Figure 14 is further simplified as shown in FIG. 15. In FIG. 15, the capacitor to which the voltage V 0 is applied to the segment electrode has no charge, and the capacitor to which the voltage V 5 is applied is charged by (V 5 −V 0 ) / n / C. ing.
In FIG. 15, the voltage V 5 at the same time to the four segment electrodes are applied.

【0024】図15の状態においてセグメント電極群の
走査が1クロック進むと図16の状態になる。そして、
電位がV5からV0に変化したセグメント電極Xのコンデ
ンサには放電電流が流れ、電位がV0からV5に変化した
セグメント電極のコンデンサには充電電流が流れる。rc
/nはrsdに比較して無視できるため、上記充放電電流は
コモンドライバーには流れ込まない。
In the state of FIG. 15, when the scanning of the segment electrode group advances by one clock, the state of FIG. 16 is obtained. And
Potential discharge current flows through the capacitor of the segment electrode X has changed from V 5 to V 0, the charging current flows through the capacitor of the segment electrode potential is changed to V 5 from V 0. rc
Since / n is negligible compared to rsd, the charge / discharge current does not flow into the common driver.

【0025】ところが、図17に示すように、セグメン
ト電極Xの走査開始時(コモン駆動回路2に最も近いセ
グメント電極X1にのみ電圧V5が印加される)にはコン
デンサの充放電電流がコモン駆動回路2に流れ込み、コ
モン駆動回路2の出力インピーダンスによって電圧降下
が発生する。これらの電圧降下はコモン電極群全体に重
畳する。また、図18に示すように、走査終了時(コモ
ン駆動回路2から最も遠いセグメント電極Xmにのみ電
圧V5が印加される)にはコモン電極群の抵抗での電圧降
下も重畳するため、走査終了時のノイズは走査開始に比
較してより大きくなる。
[0025] However, as shown in FIG. 17, the common charging and discharging current of the capacitor to the scan starting segment electrode X (the voltage V 5 is applied only to the nearest segment electrodes X 1 to the common driving circuit 2) It flows into the drive circuit 2 and a voltage drop occurs due to the output impedance of the common drive circuit 2. These voltage drops overlap the entire common electrode group. Further, as shown in FIG. 18, since when the scan is finished (the voltage V 5 only the farthest segment electrode Xm is applied from the common drive circuit 2) is voltage superimposed drop at the resistance of the common electrodes, scanning The noise at the end is larger than that at the start of scanning.

【0026】また、図13に示すような液晶パネル1,
透明保護板16および検出ペン8の配置では、検出ペン
8の検出電極13とコモン電極群との静電結合は強く、
セグメント電極群との静電結合は非常に弱い。そのため
に、コモン電極群に重畳されたノイズの影響は非常に大
きく、検出ペン8のアナログ出力を固定閾値で2値化し
て座標パルスを得る通常方式においては、セグメント電
極走査時に検出ペン8に誘起される検出信号は図19に
示すようにS/N比が悪いのである。したがって、確実
なx座標の検出用の座標パルスが得られなくなるという
問題がある。
Also, as shown in FIG.
In the arrangement of the transparent protective plate 16 and the detection pen 8, the electrostatic coupling between the detection electrode 13 of the detection pen 8 and the common electrode group is strong,
The electrostatic coupling with the segment electrode group is very weak. For this reason, the influence of noise superimposed on the common electrode group is extremely large, and in a normal method of obtaining a coordinate pulse by binarizing the analog output of the detection pen 8 with a fixed threshold value, the detection pulse 8 is induced on the detection pen 8 when scanning the segment electrodes. The detected signal has a poor S / N ratio as shown in FIG. Therefore, there is a problem that a coordinate pulse for reliably detecting the x coordinate cannot be obtained.

【0027】上記静電誘導型タブレットにおいては、検
出ペン8の出力には直流成分が失われた信号として検出
信号が得られる。そして、静電誘導型タブレットを使用
した表示一体型タブレット装置における検出ペン出力に
は、表示期間,y座標検出期間およびx座標検出期間
に、夫々液晶表示極性反転パルス,y座標検出パルスあ
るいはx座標検出パルスがアナログ信号として得られ
る。したがって、x座標検出回路10およびy座標検出
回路11中における容量結合によって低域周波数成分の
遅延が発生する。そのため、上記各々のパルスが他のパ
ルスに対して低域干渉をおこし、座標検出誤差となって
現れるという問題がある。
In the electrostatic induction type tablet, a detection signal is obtained from the output of the detection pen 8 as a signal from which a DC component has been lost. The detection pen output in the display-integrated tablet device using the electrostatic induction type tablet includes a liquid crystal display polarity inversion pulse, a y-coordinate detection pulse, or an x-coordinate detection pulse during a display period, a y-coordinate detection period, and an x-coordinate detection period, respectively. The detection pulse is obtained as an analog signal. Therefore, a delay of a low frequency component occurs due to capacitive coupling in the x coordinate detection circuit 10 and the y coordinate detection circuit 11. For this reason, there is a problem that each of the above-mentioned pulses causes low-frequency interference with other pulses and appears as a coordinate detection error.

【0028】そこで、この発明の目的は、検出ペンの検
出電極とセグメント電極およびコモン電極との間の距離
が変動しても安定した座標検出ができ、走査終了時に検
出ペンからの出力信号に発生するノイズを除去でき、且
つ上記出力信号の座標検出パルスに対する他のパルスの
干渉を防止できる座標検出精度の高い表示一体型タブレ
ット装置を提供することにある。
Therefore, an object of the present invention is to enable stable coordinate detection even when the distance between the detection electrode of the detection pen, the segment electrode, and the common electrode fluctuates, and to generate an output signal from the detection pen at the end of scanning. It is an object of the present invention to provide a display-integrated tablet device with high coordinate detection accuracy, which can remove noise caused by noise and prevent interference of another pulse with the coordinate detection pulse of the output signal.

【0029】[0029]

【課題を解決するための手段】上記目的を達成するた
め、第1の発明の表示一体型タブレット装置は、直交す
るセグメント電極群とコモン電極群との間に表示用材料
を挟入してデューティタイプの駆動方法によって駆動さ
れる表示パネルと、上記表示パネルのセグメント電極群
及びコモン電極群と静電的に結合された電極を先端に有
する検出ペンと、上記セグメント電極群を駆動するセグ
メント駆動回路と、上記コモン電極群を駆動するコモン
駆動回路と、表示期間に上記セグメント駆動回路および
コモン駆動回路を制御して上記表示パネル上に画像を表
示する表示制御回路と、座標検出期間に上記セグメント
駆動回路を制御して上記表示パネルのセグメント電極群
を順次走査する一方上記コモン駆動回路を制御して上記
コモン電極群を順次走査する検出制御回路と、上記検出
ペンからの出力信号の発生タイミングと上記セグメント
電極群の走査タイミングとから上記検出ペン先端によっ
て指示された表示パネル上のx座標を検出するx座標検
出回路と、上記検出ペンからの出力信号の発生タイミン
グと上記コモン電極群の走査タイミングとから上記検出
ペン先端によって指示された表示パネル上のy座標を検
出するy座標検出回路を有する表示一体型タブレット装
置において、上記検出制御回路は、第1走査期間には上
記セグメント電極群あるいはコモン電極群のうち上記検
出ペン側に位置する一方の電極群を走査し、上記第1走
査期間に続く第2走査期間には他方の電極群を走査する
ように上記セグメント駆動回路およびコモン駆動回路を
制御可能に成すと共に、上記第1走査期間において上記
検出ペンからの出力信号を受けて上記一方の電極群の電
圧変化量を検波保持すると共に、上記一方の電極群の電
圧変化に応じた基準信号を出力する検波回路を備えて、
上記x座標検出回路あるいはy座標検出回路のうち他方
の電極群に係る座標検出回路は、上記検波回路からの基
準信号に基づいて上記検出ペンからの出力信号における
座標検出パルスを検出するようにしたことを特徴として
いる。
In order to achieve the above object, a display-integrated tablet device according to a first aspect of the present invention includes a display material sandwiched between a group of orthogonal segment electrodes and a group of common electrodes. Panel driven by a type of driving method, a detection pen having at its tip an electrode electrostatically coupled to the segment electrode group and the common electrode group of the display panel, and a segment drive circuit for driving the segment electrode group A common drive circuit that drives the common electrode group; a display control circuit that controls the segment drive circuit and the common drive circuit during a display period to display an image on the display panel; Controlling the circuit to sequentially scan the segment electrode group of the display panel while controlling the common drive circuit to sequentially scan the common electrode group. An x-coordinate detection circuit for detecting an x-coordinate on a display panel indicated by the tip of the detection pen from a timing of generating an output signal from the detection pen and a timing of scanning the segment electrode group; In a display-integrated tablet device having a y-coordinate detection circuit that detects a y-coordinate on a display panel indicated by the tip of the detection pen from a generation timing of an output signal from the detection pen and a scanning timing of the common electrode group, The detection control circuit scans one of the segment electrode group or the common electrode group located on the detection pen side in the first scanning period, and performs the scanning in the second scanning period following the first scanning period. The segment drive circuit and the common drive circuit can be controlled to scan the other electrode group, and the first scan Receiving the output signal from the detection pen while detection hold the voltage variation of the one electrode group above between, comprises a detection circuit for outputting a reference signal corresponding to the voltage change of the one electrode group described above,
The coordinate detection circuit related to the other electrode group of the x-coordinate detection circuit or the y-coordinate detection circuit detects a coordinate detection pulse in an output signal from the detection pen based on a reference signal from the detection circuit. It is characterized by:

【0030】また、第2の発明の表示一体型タブレット
装置は、直交するセグメント電極群とコモン電極群との
間に表示用材料を挟入してデューティタイプの駆動方法
によって駆動される表示パネルと、上記表示パネルのセ
グメント電極群およびコモン電極群と静電的に結合され
た電極を先端に有する検出ペンと、上記セグメント電極
群を駆動するセグメント駆動回路と、上記コモン電極群
を駆動するコモン駆動回路と、表示期間に上記セグメン
ト駆動回路およびコモン駆動回路を制御して上記表示パ
ネル上に画像を表示する表示制御回路と、座標検出期間
に上記セグメント駆動回路を制御して上記表示パネルの
セグメント電極群を順次走査する一方上記コモン駆動回
路を制御して上記コモン電極群を順次走査する検出制御
回路と、上記検出ペンからの出力信号の発生タイミング
と上記セグメント電極群の走査タイミングとから上記検
出ペン先端によって指示された表示パネル上のx座標を
検出するx座標検出回路と、上記検出ペンからの出力信
号の発生タイミングと上記コモン電極群の走査タイミン
グとから上記検出ペン先端によって指示された表示パネ
ル上のy座標を検出するy座標検出回路を有する表示一
体型タブレット装置において、上記第表示期間において
上記検出ペンからの出力信号を受けて上記セグメント電
極群およびコモン電極群の電圧変化量を検波保持すると
共に、上記セグメント電極群およびコモン電極群の電圧
変化に応じた基準信号を出力する検波回路を備えて、上
記x座標検出回路およびy座標検出回路は、上記検波回
路からの基準信号に基づいて上記検出ペンからの出力信
号における座標検出パルスを検出するようにしたことを
特徴としている。
The display-integrated tablet device according to a second aspect of the present invention provides a display panel driven by a duty-type driving method by sandwiching a display material between orthogonal segment electrode groups and common electrode groups. A detection pen having at its tip an electrode electrostatically coupled to the segment electrode group and the common electrode group of the display panel, a segment drive circuit for driving the segment electrode group, and a common drive for driving the common electrode group A circuit, a display control circuit that controls the segment drive circuit and the common drive circuit during a display period to display an image on the display panel, and a segment electrode of the display panel that controls the segment drive circuit during a coordinate detection period. A detection control circuit for sequentially scanning the groups while controlling the common drive circuit to sequentially scan the common electrode group; An x-coordinate detection circuit for detecting an x-coordinate on the display panel indicated by the tip of the detection pen from the generation timing of an output signal from the scanning pen and the scanning timing of the segment electrode group, and generation of an output signal from the detection pen In a display-integrated tablet device having a y-coordinate detection circuit that detects a y-coordinate on a display panel indicated by the tip of the detection pen from the timing and the scan timing of the common electrode group, the detection pen is used in the display period. A detection circuit that receives the output signal, detects and holds the voltage change amount of the segment electrode group and the common electrode group, and outputs a reference signal corresponding to the voltage change of the segment electrode group and the common electrode group. The x-coordinate detection circuit and the y-coordinate detection circuit perform the detection based on the reference signal from the detection circuit. It is characterized in that to detect the coordinate detection pulse in the output signal from the pen.

【0031】また、第3の発明の表示一体型タブレット
装置は、第1あるいは第2の発明の表示一体型タブレッ
ト装置において、上記x座標検出回路あるいはy座標検
出回路は、上記検出ペンからの出力信号中の座標検出パ
ルスを検波保持すると共に検波信号を出力する検波回路
と、上記検波回路からの検波信号を所定時間遅延させる
遅延回路と、上記遅延回路からの検波信号と上記検出ペ
ンからの出力信号とを合成する合成回路を備えて、上記
検出信号中の座標検出パルスのピークより後に続くノイ
ズを抑制することを特徴としている。
A display integrated tablet device according to a third aspect of the present invention is the display integrated tablet device according to the first or second aspect of the present invention, wherein the x-coordinate detection circuit or the y-coordinate detection circuit includes an output from the detection pen. A detection circuit for detecting and holding a coordinate detection pulse in the signal and outputting a detection signal; a delay circuit for delaying the detection signal from the detection circuit for a predetermined time; a detection signal from the delay circuit and an output from the detection pen And a synthesizing circuit for synthesizing the signal and suppressing noise following the peak of the coordinate detection pulse in the detection signal.

【0032】また、第4の発明の表示一体型タブレット
装置は、第1乃至第3のうちいずれか1つの発明の表示
一体型タブレット装置において、上記x座標検出回路お
よびy座標検出回路は、上記表示期間,セグメント電極
群走査期間あるいはコモン電極群走査期間に同期して、
上記表示期間における上記検出ペンからの出力信号,上
記セグメント電極群走査期間における上記検出ペンから
の出力信号あるいは上記コモン電極群走査期間における
上記検出ペンからの出力信号のいずれか異なる一つの出
力信号を取り込む3つのクランプ回路を有して、上記検
出ペンからの出力信号に時系列に含まれる表示電圧反転
パルス,x座標検出パルスおよびy座標検出パルスにお
ける上記x座標検出回路およびy座標検出回路内での相
互干渉を防止することを特徴としている。
The display integrated tablet device according to a fourth aspect of the present invention is the display integrated tablet device according to any one of the first to third aspects, wherein the x coordinate detection circuit and the y coordinate detection circuit are In synchronization with the display period, the scanning period of the segment electrode group or the scanning period of the common electrode group,
An output signal from the detection pen in the display period, an output signal from the detection pen in the segment electrode group scanning period, or an output signal from the detection pen in the common electrode group scanning period, which is one different output signal. It has three clamp circuits for taking in the display signal inversion pulse, x-coordinate detection pulse, and y-coordinate detection pulse included in the output signal from the detection pen in time series. The feature is to prevent mutual interference.

【0033】[0033]

【作用】第1の発明では、座標検出期間における第1走
査期間に、検出制御回路の制御に基づいて、上記セグメ
ント電極群あるいはコモン電極群のうち検出ペン側に位
置する一方の電極群が走査される。そして、その際にお
ける上記検出ペンからの出力信号が検波回路に入力さ
れ、上記一方の電極群の電圧変化量が検波保持されると
共に、上記一方の電極群の電圧変化に応じた基準信号が
出力される。そうすると、x座標検出回路あるいはy座
標検出回路のうち他方の電極群に係る座標検出回路によ
って、上記検波回路からの基準信号に基づいて上記検出
ペンからの出力信号における座標検出パルスが検出され
る。
According to the first aspect of the present invention, one of the segment electrode group or the common electrode group located on the detection pen side is scanned during the first scanning period in the coordinate detection period based on the control of the detection control circuit. Is done. Then, an output signal from the detection pen at that time is input to a detection circuit, the voltage change amount of the one electrode group is detected and held, and a reference signal corresponding to the voltage change of the one electrode group is output. Is done. Then, the coordinate detection circuit for the other electrode group of the x-coordinate detection circuit or the y-coordinate detection circuit detects a coordinate detection pulse in the output signal from the detection pen based on the reference signal from the detection circuit.

【0034】こうして、常に上記一方の電極群が走査さ
れる際におけるこの一方の電極群の電圧変化量に応じた
基準信号に基づいて、上記他方の電極群に係る座標検出
回路によって上記検出ペンからの出力信号の座標検出パ
ルスが検出される。したがって、上記検出ペンと上記セ
グメント電極あるいはコモン電極との間の距離の変化に
よる上記検出ペンからの出力信号のレベル変化が上記基
準信号によって補正される。
In this way, the coordinate detection circuit for the other electrode group always outputs the signal from the detection pen based on the reference signal according to the voltage change amount of the one electrode group when the one electrode group is scanned. The coordinate detection pulse of the output signal is detected. Therefore, the level change of the output signal from the detection pen due to the change in the distance between the detection pen and the segment electrode or the common electrode is corrected by the reference signal.

【0035】また、第2の発明では、表示期間における
検出ペンからの出力信号が検波回路に入力され、セグメ
ント電極群およびコモン電極群の電圧変化に応じた基準
信号が出力される。そして、上記セグメント電極群およ
びコモン電極群の電圧変化量に応じた基準信号に基づい
て、x座標検出回路およびy座標検出回路によって、座
標検出期間における上記検出ペンからの出力信号の座標
検出パルスが検出される。
In the second invention, an output signal from the detection pen during the display period is input to the detection circuit, and a reference signal corresponding to a voltage change of the segment electrode group and the common electrode group is output. Then, based on a reference signal corresponding to the voltage change amount of the segment electrode group and the common electrode group, a coordinate detection pulse of an output signal from the detection pen in a coordinate detection period is generated by an x coordinate detection circuit and a y coordinate detection circuit. Is detected.

【0036】また、第3の発明では、x座標検出回路あ
るいはy座標検出回路における検波回路によって、検出
ペンからの出力信号中の座標検出パルスが検波保持され
る。そして、この検波回路からの検波信号が遅延回路に
よって所定時間遅延される。その後、合成回路によっ
て、上記遅延回路からの検波信号と上記検出ペンからの
出力信号とが合成される。こうして、上記検出信号中に
おける座標検出パルスのピークより後に続くノイズが抑
制される。
In the third invention, the coordinate detection pulse in the output signal from the detection pen is detected and held by the detection circuit in the x-coordinate detection circuit or the y-coordinate detection circuit. Then, the detection signal from this detection circuit is delayed by a predetermined time by the delay circuit. Thereafter, the detection signal from the delay circuit and the output signal from the detection pen are synthesized by the synthesis circuit. Thus, noise following the peak of the coordinate detection pulse in the detection signal is suppressed.

【0037】また、第4の発明では、表示期間に同期し
て動作するクランプ回路によって、上記表示期間におけ
る検出ペンからの出力信号が取り込まれる。また、セグ
メント電極群走査期間に同期して動作するクランプ回路
によって、上記セグメント電極群走査期間における上記
検出ペンからの出力信号が取り込まれる。また、コモン
電極群走査期間に同期して動作するクランプ回路によっ
て、上記コモン電極群走査期間における上記検出ペンか
らの出力信号が取り込まれる。こうして、上記検出ペン
からの出力信号に時系列的に含まれる表示電圧反転パル
ス,x座標検出パルスおよびy座標検出パルスにおける
x座標検出回路およびy座標検出回路内での相互干渉が
防止される。
In the fourth aspect, the output signal from the detection pen during the display period is captured by the clamp circuit that operates in synchronization with the display period. In addition, an output signal from the detection pen during the segment electrode group scanning period is captured by a clamp circuit that operates in synchronization with the segment electrode group scanning period. Further, an output signal from the detection pen during the common electrode group scanning period is captured by a clamp circuit that operates in synchronization with the common electrode group scanning period. Thus, mutual interference in the x-coordinate detection circuit and the y-coordinate detection circuit in the display voltage inversion pulse, the x-coordinate detection pulse, and the y-coordinate detection pulse included in the output signal from the detection pen in time series is prevented.

【0038】[0038]

【実施例】以下、この発明を図示の実施例により詳細に
説明する。 <第1実施例>図1は本実施例の表示一体型タブレット
装置における座標検出系を示すブロック図である。ここ
で、図10および図13と同じ構成部品には同じ番号を
付して説明は省略する。図1において、1は液晶パネ
ル、16は透明保護パネル、13は検出ペン8の検出電
極、9は検出ペン8に構造的に内蔵された増幅器であ
る。また、20は検出信号クランプ回路、21は検出信
号増幅器、22はX座標信号クランプ回路、23はX座
標信号増幅器、24は検波ホールド回路、25は遅延素
子、26は合成器、27は比較器である。また、28は
Y座標信号クランプ回路、29はY座標信号増幅器、3
0は比較器、32は表示反転信号クランプ回路、33は
検波ホールド回路、7は制御回路である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. <First Embodiment> FIG. 1 is a block diagram showing a coordinate detection system in a display-integrated tablet device of this embodiment. Here, the same components as those in FIGS. 10 and 13 are denoted by the same reference numerals, and description thereof is omitted. In FIG. 1, 1 is a liquid crystal panel, 16 is a transparent protection panel, 13 is a detection electrode of the detection pen 8, and 9 is an amplifier structurally incorporated in the detection pen 8. 20 is a detection signal clamp circuit, 21 is a detection signal amplifier, 22 is an X coordinate signal clamp circuit, 23 is an X coordinate signal amplifier, 24 is a detection hold circuit, 25 is a delay element, 26 is a synthesizer, and 27 is a comparator. It is. 28 is a Y coordinate signal clamp circuit; 29 is a Y coordinate signal amplifier;
0 is a comparator, 32 is a display inversion signal clamp circuit, 33 is a detection hold circuit, and 7 is a control circuit.

【0039】上記制御回路7から、図2のようなタイミ
ングで、座標検出期間信号a,y座標検出期間信号b,x
座標検出期間信号cおよび表示期間信号dが出力され
る。このうち表示期間信号dは、d'のように表示電圧反
転の期間のみアクティブになる信号でも良いし、d"のよ
うにy座標検出期間信号bがアクティブになる直前の表
示電圧反転のタイミングのみアクティブになる信号であ
っても良い。また、検出ペン8の検出電極13に誘起さ
れる検出信号をeに示す。
From the control circuit 7, the coordinate detection period signal a, y coordinate detection period signal b, x
A coordinate detection period signal c and a display period signal d are output. Among them, the display period signal d may be a signal which is active only during the display voltage inversion period such as d ', or may be only the display voltage inversion timing immediately before the y coordinate detection period signal b becomes active such as d ". The detection signal induced at the detection electrode 13 of the detection pen 8 is indicated by e.

【0040】上記検出ペン8の検出電極13に誘起され
て増幅器9で増幅された検出信号eは、ケーブルを介し
て検出信号クランプ回路20および表示反転信号クラン
プ回路32に入力される。検出信号クランプ回路20と
表示反転信号クランプ回路32は、図3の(a)に示すよ
うに2個の抵抗と1個のコンデンサとトランジスタある
いは電界効果型トランジスタのような1個の電圧制御ス
イッチ素子41から構成される。その場合、図3(b)に
示すように演算増幅器と組み合わせてもよい。
The detection signal e induced by the detection electrode 13 of the detection pen 8 and amplified by the amplifier 9 is input to the detection signal clamp circuit 20 and the display inversion signal clamp circuit 32 via a cable. As shown in FIG. 3A, the detection signal clamp circuit 20 and the display inversion signal clamp circuit 32 are composed of two resistors, one capacitor, and one voltage control switch element such as a transistor or a field effect transistor. 41. In that case, as shown in FIG. 3B, it may be combined with an operational amplifier.

【0041】図3において、上記電圧制御スイッチ素子
41は、制御端子に5Vのアクティブ制御電圧を入力す
るとインピーダンスが上がって“オフ"状態になる一
方、0Vの非アクティブ制御電圧を入力すると“オン"
状態になる。制御電圧が0Vの間は、この電圧制御スイ
ッチ素子41は“オン"状態であり続けるために、図3
(a)における電圧V2あるいは図3(b)における電流i2
“0"となり、入力電圧V1は出力側と全く遮断されてコ
ンデンサへの充放電がおこなわれているだけである。制
御電圧が0Vから5Vに変化すると入力側と出力側との
遮断が解除され、直前に充電されたコンデンサの電荷に
よって、電圧V2あるいは電流i2は“0"から立ち上が
る。
In FIG. 3, when the active control voltage of 5 V is input to the control terminal, the impedance of the voltage control switch element 41 rises and the voltage control switch element 41 is turned off. On the other hand, when the inactive control voltage of 0 V is input, the voltage control switch element 41 is turned on.
State. While the control voltage is 0 V, the voltage control switch element 41 is kept in the “ON” state.
The voltage V 2 in (a) or the current i 2 in FIG. 3 (b) becomes “0”, and the input voltage V 1 is completely cut off from the output side, and only charging and discharging of the capacitor is performed. Control voltage is canceled is cut off between the input side and the output side to vary the 5V from 0V, the electric charges of the capacitor charged immediately before, voltage V 2 or current i 2 rises from "0".

【0042】図2に示すように、上記液晶表示極性反転
パルス,y座標検出パルスおよびx座標検出パルスは時
間的に接近している。さらに、検出ペン8の検出電極1
3と液晶パネル1との容量結合に起因するハイパスフィ
ルタ効果のために、直前の信号の低域成分の遅れが抽出
したい主信号成分に重畳してしまう。しかしながら、検
出信号クランプ回路20あるいは表示信号クランプ回路
23においては、電圧制御スイッチ素子41のスイッチ
ング動作によって入力側と出力側が遮断されるために、
これらの低域成分が高域成分に重畳されることがない。
したがって、電圧制御スイッチ素子41の前段にあるコ
ンデンサと抵抗とによって有効に低域成分が除去される
のである。
As shown in FIG. 2, the liquid crystal display polarity inversion pulse, the y coordinate detection pulse, and the x coordinate detection pulse are close in time. Further, the detection electrode 1 of the detection pen 8
Due to the high-pass filter effect caused by the capacitive coupling between the liquid crystal panel 3 and the liquid crystal panel 1, the delay of the low-frequency component of the immediately preceding signal is superimposed on the main signal component to be extracted. However, in the detection signal clamp circuit 20 or the display signal clamp circuit 23, since the input side and the output side are cut off by the switching operation of the voltage control switch element 41,
These low frequency components are not superimposed on the high frequency components.
Therefore, the low-frequency component is effectively removed by the capacitor and the resistor in the preceding stage of the voltage control switch element 41.

【0043】尚、図1におけるx検出信号クランプ回路
22およびy検出信号クランプ回路28の構成も図3
(a)あるいは図3(b)に示すような構成を有している。
The configuration of the x detection signal clamp circuit 22 and the y detection signal clamp circuit 28 in FIG.
(a) or as shown in FIG. 3 (b).

【0044】上記表示反転信号クランプ回路32におけ
る電圧制御スイッチ素子41の上記制御端子には、図2
で示すような表示期間のみアクティブとなる表示期間信
号dが印加される。その結果、図2における検出信号e
の液晶表示極性反転パルスだけが通過して、次段の検波
ホールド回路33に送出される。
The control terminal of the voltage control switch element 41 in the display inversion signal clamp circuit 32 has the configuration shown in FIG.
A display period signal d, which is active only during the display period as shown by, is applied. As a result, the detection signal e in FIG.
Only the liquid crystal display polarity reversal pulse passes through and is sent to the detection and hold circuit 33 in the next stage.

【0045】上記検波ホールド回路33は、ピーク値を
検出するピークホールド回路でもよいし、積分機能を含
む平均値検出ホールド回路であってもよい。その場合の
ピークホールド回路の例を図4に示し、平均値検出ホー
ルド回路の例を図5に示す。上記検波ホールド回路33
では、液晶表示極性反転パルスのレベルに応じた直流電
圧が得られ、次段の比較器27および比較器30の閾値
電圧として一方の入力端子に印加される。
The detection and hold circuit 33 may be a peak hold circuit for detecting a peak value or an average value detection and hold circuit having an integration function. FIG. 4 shows an example of the peak hold circuit in that case, and FIG. 5 shows an example of the average value detection hold circuit. The detection hold circuit 33
Then, a DC voltage corresponding to the level of the liquid crystal display polarity inversion pulse is obtained and applied to one input terminal as a threshold voltage of the comparator 27 and the comparator 30 in the next stage.

【0046】一方、上記検出信号クランプ回路20にお
ける電圧制御スイッチ素子41の上記制御端子には、図
2に示すような座標検出期間のみアクティブとなる検出
期間信号aが印加される。その結果、y座標検出パルス
およびx座標検出パルスを含む座標検出期間の検出信号
だけが通過し、次段の検出信号増幅回路21に入力され
る。そして、検出信号増幅回路21で増幅された検出信
号は、X検出信号クランプ回路22とY検出信号クラン
プ回路28に送出される。上記Y検出信号クランプ回路
28の電子制御スイッチ素子の制御端子には、図2に示
すy座標検出信号bが印加されているのでy座標検出信
号だけが通過することになる。そして、上記Y信号増幅
回路29で増幅されて比較器30に供給される。
On the other hand, a detection period signal a which is active only during the coordinate detection period as shown in FIG. 2 is applied to the control terminal of the voltage control switch element 41 in the detection signal clamp circuit 20. As a result, only the detection signal in the coordinate detection period including the y-coordinate detection pulse and the x-coordinate detection pulse passes and is input to the detection signal amplifier circuit 21 in the next stage. The detection signal amplified by the detection signal amplification circuit 21 is sent to the X detection signal clamp circuit 22 and the Y detection signal clamp circuit 28. Since the y-coordinate detection signal b shown in FIG. 2 is applied to the control terminal of the electronic control switch element of the Y-detection signal clamp circuit 28, only the y-coordinate detection signal passes. Then, the signal is amplified by the Y signal amplifier circuit 29 and supplied to the comparator 30.

【0047】その際に、上記比較器30のもう一方の入
力端子には、上述のように既に検波ホールド器33から
液晶表示極性反転信号の大きさに比例した閾値電圧が印
加されている。したがって、比較器30はこの閾値を越
えるy座標検出パルスを検出した場合のみ正のパルスを
有するy座標信号を出力する。
At this time, the threshold voltage proportional to the magnitude of the liquid crystal display polarity inversion signal has already been applied from the detection hold unit 33 to the other input terminal of the comparator 30 as described above. Therefore, the comparator 30 outputs a y-coordinate signal having a positive pulse only when a y-coordinate detection pulse exceeding this threshold is detected.

【0048】同様に、上記X検出信号クランプ回路22
の電子制御スイッチの制御端子には図2に示すx座標検
出信号cが印加されているので、x座標検出信号だけが
通過する。そして、X信号増幅回路23で増幅されて加
算器26の正入力端子と検波ホールド回路24に供給さ
れる。上記検波ホールド回路24は、検波ホールド回路
33と同様の構成となっており、x座標検出信号のレベ
ルに応じた直流電圧が出力される。但し、この検波ホー
ルド回路24はオフセット注入回路を有しており、図6
に示すような不感帯を持つ。
Similarly, the X detection signal clamping circuit 22
Since the x-coordinate detection signal c shown in FIG. 2 is applied to the control terminal of the electronic control switch, only the x-coordinate detection signal passes. Then, the signal is amplified by the X signal amplification circuit 23 and supplied to the positive input terminal of the adder 26 and the detection hold circuit 24. The detection hold circuit 24 has the same configuration as the detection hold circuit 33, and outputs a DC voltage corresponding to the level of the x coordinate detection signal. However, this detection hold circuit 24 has an offset injection circuit, and FIG.
It has a dead zone as shown in the figure.

【0049】上記検波ホールド回路24の出力は、遅延
素子25により遅延されて加算器26の負入力端子に加
えられ、元のx座標検出信号と合成される。
The output of the detection and hold circuit 24 is delayed by the delay element 25, applied to the negative input terminal of the adder 26, and combined with the original x-coordinate detection signal.

【0050】図7は、図19に示すようなx座標検出信
号を検波ホールド回路24に入力した際における検波ホ
ールド回路24,遅延素子25および加算器26の夫々
から出力される出力信号を示す。加算器26からの出力
信号は、x座標検出パルスを検出した後は、検波ホール
ド回路24からの出力信号のレベル(すなわち、x座標
検出ピークのレベル)に応じた電圧だけ、後側のノイズ
成分を負電圧の方向に抑圧された信号となる。上記遅延
素子25の出力をデジタル的な制御出力として、X信号
増幅器23の出力をミューティング制御することによっ
ても同等の効果を得ることができる。
FIG. 7 shows output signals output from the detection hold circuit 24, the delay element 25, and the adder 26 when the x coordinate detection signal shown in FIG. 19 is input to the detection hold circuit 24. After detecting the x-coordinate detection pulse, the output signal from the adder 26 has a voltage corresponding to the level of the output signal from the detection and hold circuit 24 (that is, the level of the x-coordinate detection peak), and a noise component on the rear side. Is suppressed in the direction of the negative voltage. The same effect can be obtained by muting control of the output of the X signal amplifier 23 using the output of the delay element 25 as a digital control output.

【0051】上記加算器26の出力は比較器27の入力
端子に加えられる。比較器27におけるもう一方の入力
には、すでに検波ホールド回路33からの液晶表示極性
反転信号の大きさに比例した閾値電圧が印加されてい
る。したがって比較器27はこの閾値を越えるx座標検
出パルスを検出した場合のみ、正のパルスを有するx座
標信号を出力する。
The output of the adder 26 is applied to the input terminal of a comparator 27. A threshold voltage proportional to the magnitude of the liquid crystal display polarity inversion signal from the detection and hold circuit 33 has already been applied to the other input of the comparator 27. Therefore, the comparator 27 outputs an x-coordinate signal having a positive pulse only when an x-coordinate detection pulse exceeding this threshold is detected.

【0052】上記比較器27から出力されるx座標信号
におけるx座標パルスと比較器30から出力されるy座
標信号におけるy座標パルスとは、検出ペン8のタブレ
ット上の位置が時間位置として反映されたディジタルパ
ルスであるから、制御回路7のx座標検出期間信号cお
よびy座標検出期間信号bの立ち上がりでリセットする
ようなカウンタを用いてx座標信号のx座標パルスある
いはy座標信号のy座標パルスでカウントを停止させる
ような論理回路を使用すれば、x座標パルスあるいはy
座標パルスの時間位置がカウント値として得られ、結果
的に検出ペン8によって指示された液晶パネル1上の位
置を知ることができる。図8にその論理回路の一例を示
す。
The x-coordinate pulse in the x-coordinate signal output from the comparator 27 and the y-coordinate pulse in the y-coordinate signal output from the comparator 30 reflect the position of the detection pen 8 on the tablet as a time position. Since the digital pulse is a digital pulse, an x-coordinate pulse of the x-coordinate signal or a y-coordinate pulse of the y-coordinate signal is obtained by using a counter which resets at the rise of the x-coordinate detection period signal c and the y-coordinate detection period signal b of the control circuit 7. If a logic circuit that stops counting at is used, the x-coordinate pulse or y
The time position of the coordinate pulse is obtained as a count value, and as a result, the position on the liquid crystal panel 1 indicated by the detection pen 8 can be known. FIG. 8 shows an example of the logic circuit.

【0053】このように、本実施例においては、検出信
号クランプ回路20,表示反転信号クランプ回路32,X
検出信号クランプ回路22およびY座標信号クランプ回
路28によって、検出ペン8の検出電極13に誘起され
た検出信号から液晶表示極性反転パルス,y座標検出パ
ルスおよびx座標検出パルスを分離するようにしてい
る。したがって、検波ホールド回路33には、液晶表示
極性反転パルスを、X信号増幅器23にはx座標検出パ
ルスを、Y信号増幅器29にはy座標検出パルスを夫々
相互に干渉しないように入力できる。
As described above, in this embodiment, the detection signal clamp circuit 20, the display inversion signal clamp circuit 32, X
The detection signal clamp circuit 22 and the Y coordinate signal clamp circuit 28 separate the liquid crystal display polarity inversion pulse, the y coordinate detection pulse, and the x coordinate detection pulse from the detection signal induced on the detection electrode 13 of the detection pen 8. . Therefore, the liquid crystal display polarity inversion pulse can be input to the detection hold circuit 33, the x coordinate detection pulse to the X signal amplifier 23, and the y coordinate detection pulse to the Y signal amplifier 29 so as not to interfere with each other.

【0054】また、検波ホールド回路33によって液晶
表示極性反転パルスのレベルに応じた直流電圧を得る。
そして、この直流電圧を比較器27,28においてx座
標検出パルスあるいはy座標検出回路の2値化パルスを
得る際の基準電圧とする。その場合、上記液晶表示極性
反転パルスは、検出ペン8の検出電極13をセグメント
電極Xおよびコモン電極Yとの間の距離に応じて変化す
る。したがって上記基準電圧も上記距離に応じて変化す
ることになる。このことは比較器27,28に入力され
る検出信号電圧と基準電圧とは、共に検出ペン8とセグ
メント電極Xおよびコモン電極との間の距離に応じて変
化することを意味し、比較器27,28から出力される
x座標信号およびy座標信号は上記距離に依存しない信
号となる。
The detection hold circuit 33 obtains a DC voltage corresponding to the level of the liquid crystal display polarity inversion pulse.
Then, this DC voltage is used as a reference voltage for obtaining the x-coordinate detection pulse or the binarized pulse of the y-coordinate detection circuit in the comparators 27 and 28. In this case, the liquid crystal display polarity reversal pulse changes the detection electrode 13 of the detection pen 8 according to the distance between the segment electrode X and the common electrode Y. Therefore, the reference voltage also changes according to the distance. This means that both the detection signal voltage and the reference voltage input to the comparators 27 and 28 change according to the distance between the detection pen 8 and the segment electrode X and the common electrode. , 28 are signals that do not depend on the distance.

【0055】また、x座標検出回路10にx座標検出パ
ルスを検出する検波ホールド回路24,遅延素子25お
よび加算器26を付加して、x座標検出信号に検波ホー
ルド回路24および遅延素子25を通過したx座標検出
信号を加算する。その結果、最も強度の高いx座標検出
パルスを検出すると、その後のノイズ成分を抑圧するこ
とができる。
Further, a detection hold circuit 24 for detecting an x coordinate detection pulse, a delay element 25 and an adder 26 are added to the x coordinate detection circuit 10 so that the x coordinate detection signal passes through the detection hold circuit 24 and the delay element 25. The calculated x coordinate detection signal is added. As a result, when the x-coordinate detection pulse having the highest intensity is detected, the subsequent noise component can be suppressed.

【0056】<第2実施例>図9は本実施例における表
示一体型タブレット装置における座標検出系を示すブロ
ック図である。但し、図1と同じ構成部品には同じ番号
を付して説明は省略する。検出ペン8に近い側に位置し
ているコモン電極から受ける検出信号のS/Nは非常に
よいために、固定閾値でも十分誤差の少ないy座標パル
スが得られる。したがって、このことを利用すれば第1
実施例における座標検出系の回路規模を簡素化できる。
<Second Embodiment> FIG. 9 is a block diagram showing a coordinate detection system in a display-integrated tablet device in this embodiment. However, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted. Since the S / N of the detection signal received from the common electrode located closer to the detection pen 8 is very good, a y-coordinate pulse with a sufficiently small error can be obtained even with a fixed threshold value. Therefore, if this is used, the first
The circuit scale of the coordinate detection system in the embodiment can be simplified.

【0057】但し、以下の点において第1実施例とは異
なる。すなわち、x座標検出信号用の比較器27の基準
としてx座標検出信号よりも発生タイミングの早いy座
標検出パルスのレベルに比例した直流電圧を用いる点で
ある。そのために、本実施例においては、液晶表示極性
反転パルスのレベルに比例した直流電圧を求めるための
表示反転信号クランプ回路32および検波ホールド回路
33を除去して、検波ホールド回路31を追加する。こ
の発明はこれに限定されるものではなく、液晶パネル1
のコモン電極群とセグメント電極群との上下の位置関係
を逆にし、y検出期間とx検出期間の時間的順序を入れ
替えて図9におけるx座標検出系回路とy座標検出系回
路を入れ替えても何等差し支えない。
However, it differs from the first embodiment in the following points. That is, a DC voltage proportional to the level of the y-coordinate detection pulse, which is generated earlier than the x-coordinate detection signal, is used as a reference of the comparator 27 for the x-coordinate detection signal. Therefore, in the present embodiment, the display inversion signal clamp circuit 32 and the detection hold circuit 33 for obtaining the DC voltage proportional to the level of the liquid crystal display polarity inversion pulse are removed, and the detection hold circuit 31 is added. The present invention is not limited to this.
9 and the x-coordinate detection system circuit and the y-coordinate detection system circuit in FIG. 9 are interchanged by reversing the vertical positional relationship between the common electrode group and the segment electrode group. No problem.

【0058】[0058]

【発明の効果】以上より明らかなように、第1の発明の
表示一体型タブレット装置は、検出制御回路の制御に基
づいて第1走査期間にはセグメント電極群あるいはコモ
ン電極群のうち検出ペン側に位置する上側電極群を走査
し、その際に検出ペンからの出力信号によって上記上側
電極群の電圧変化量を検波回路によって検波保持すると
共に上記電圧変化に応じた基準信号を出力し、上記x座
標検出回路あるいはy座標検出回路のうち下側電極群に
係る座標検出回路は上記基準信号に基づいて上記検出ペ
ンからの出力信号における座標検出パルスを検出するの
で、外部ノイズを受けやすい下側電極に係る座標検出パ
ルスの検出基準を上側電極群走査時の電圧変化量に基づ
いて変更できる。
As is apparent from the above description, the display-integrated tablet device of the first aspect of the present invention provides the tablet-side tablet device of the segment electrode group or the common electrode group during the first scanning period based on the control of the detection control circuit. Scans the upper electrode group located at the same time. At that time, the voltage change amount of the upper electrode group is detected and held by the detection circuit by the output signal from the detection pen, and the reference signal corresponding to the voltage change is output. Since the coordinate detection circuit relating to the lower electrode group among the coordinate detection circuit or the y-coordinate detection circuit detects the coordinate detection pulse in the output signal from the detection pen based on the reference signal, the lower electrode that is susceptible to external noise Can be changed based on the amount of voltage change during scanning of the upper electrode group.

【0059】したがって、この発明によれば、上記検出
ペンの検出電極とセグメント電極およびコモン電極との
距離の変動に起因する上記検出ペンからの出力信号の変
動を的確に補正して、精度良く座標検出ができる。
Therefore, according to the present invention, the fluctuation of the output signal from the detection pen caused by the fluctuation of the distance between the detection electrode of the detection pen and the segment electrode and the common electrode is accurately corrected, and the coordinate is accurately obtained. Can be detected.

【0060】また、第2の発明の表示一体型タブレット
装置は、表示期間において、検出ペンからの出力信号に
よってセグメント電極およびコモン電極の電圧変化を検
波回路によって検波保持すると共に上記電圧変化に応じ
た基準信号を出力し、x座標検出回路およびy座標検出
回路は上記基準信号に基づいて上記検出ペンからの出力
信号における座標検出パルスを検出するので、x座標検
出回路およびy座標検出回路の両座標検出回路におい
て、上記検出ペンからの出力効果の変動を更に的確に補
正できる。
Further, in the display-integrated tablet device according to the second aspect of the present invention, during the display period, the voltage change of the segment electrode and the common electrode is detected and held by the detection circuit by the output signal from the detection pen, and the tablet circuit responds to the voltage change. A reference signal is output, and the x-coordinate detection circuit and the y-coordinate detection circuit detect a coordinate detection pulse in the output signal from the detection pen based on the reference signal. In the detection circuit, the fluctuation of the output effect from the detection pen can be corrected more accurately.

【0061】また、第3の発明の表示一体型タブレット
装置は、検波回路によって検出ペンからの出力信号中の
座標検出パルスを検波保持し、さらに遅延回路によって
所定時間遅延し、合成回路によって上記遅延回路からの
検波信号を上記検出ペンからの検出信号とを合成するよ
うにしたので、上記検出信号中における座標検出パルス
のピークより後に続くノイズを抑制でき、座標検出の精
度を高めることもできる。
In the display-integrated tablet device according to the third aspect of the present invention, the detection circuit detects and holds the coordinate detection pulse in the output signal from the detection pen, further delays the detection pulse by a predetermined time by the delay circuit, and delays the delay by the synthesis circuit. Since the detection signal from the circuit is combined with the detection signal from the detection pen, noise following the peak of the coordinate detection pulse in the detection signal can be suppressed, and the accuracy of coordinate detection can be improved.

【0062】また、第4の発明の表示一体型タブレット
装置は、表示期間,セグメント電極群走査期間およびコ
モン電極群走査期間の夫々に同期する3のクランプ回路
の夫々によって、上記3つの期間における上記検出ペン
からの出力信号を取り込むので、x座標検出回路および
y座標検出回路内における表示電圧反転パルス,x座標
検出パルスおよびy座標検出パルスの相互干渉が防止で
き、座標検出精度を高めることができる。
In the display-integrated tablet device according to the fourth aspect of the present invention, the three clamp circuits synchronized with the display period, the segment electrode group scanning period, and the common electrode group scanning period respectively provide the above-described three periods. Since the output signal from the detection pen is captured, mutual interference between the display voltage inversion pulse, the x coordinate detection pulse, and the y coordinate detection pulse in the x coordinate detection circuit and the y coordinate detection circuit can be prevented, and the coordinate detection accuracy can be improved. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の表示一体型タブレット装置の座標検
出系における一実施例のブロック図である。
FIG. 1 is a block diagram of an embodiment of a coordinate detection system of a display-integrated tablet device of the present invention.

【図2】図1に示す制御回路から出力される各期間信号
のタイミングチャートである。
FIG. 2 is a timing chart of each period signal output from the control circuit shown in FIG. 1;

【図3】図1における検出信号クランプ回路あるいは表
示反転信号クランプ回路の具体例を示す図である。
FIG. 3 is a diagram showing a specific example of a detection signal clamp circuit or a display inversion signal clamp circuit in FIG. 1;

【図4】図1における検波ホールド回路としてのピーク
ホールド回路の具体例を示す図である。
FIG. 4 is a diagram showing a specific example of a peak hold circuit as a detection hold circuit in FIG. 1;

【図5】図1における検波ホールド回路としての平均値
検出ホールド回路具体例を示す図である。
FIG. 5 is a diagram showing a specific example of an average value detection hold circuit as a detection hold circuit in FIG. 1;

【図6】オフセット注入回路を有する検波ホールド回路
の入出力特性を示す図である。
FIG. 6 is a diagram illustrating input / output characteristics of a detection and hold circuit having an offset injection circuit.

【図7】x座標検出信号に対する走査終了時ノイズ除去
過程における各回路の出力信号波形を示す図である。
FIG. 7 is a diagram showing output signal waveforms of respective circuits in a noise removal process at the end of scanning with respect to an x-coordinate detection signal.

【図8】x座標信号およびy座標信号からx座標および
y座標を得る論理回路の説明図である。
FIG. 8 is an explanatory diagram of a logic circuit for obtaining an x coordinate and a y coordinate from the x coordinate signal and the y coordinate signal.

【図9】図1とは異なる座標検出系のブロック図であ
る。
FIG. 9 is a block diagram of a coordinate detection system different from FIG.

【図10】従来の表示一体型タブレット装置のブロック
図である。
FIG. 10 is a block diagram of a conventional display-integrated tablet device.

【図11】図10に示す表示一体型タブレット装置にお
ける表示期間および座標検出期の一例を示す図である。
11 is a diagram showing an example of a display period and a coordinate detection period in the display-integrated tablet device shown in FIG.

【図12】図10に示す表示一体型タブレット装置にお
けるセグメント電極走査信号およびコモン電極走査信号
のタイミングチャートである。
12 is a timing chart of a segment electrode scanning signal and a common electrode scanning signal in the display-integrated tablet device shown in FIG.

【図13】液晶パネルと検出ペンとの位置関係の説明図
である。
FIG. 13 is an explanatory diagram of a positional relationship between a liquid crystal panel and a detection pen.

【図14】液晶パネルの等価回路図である。FIG. 14 is an equivalent circuit diagram of a liquid crystal panel.

【図15】図14をさらに簡略化した等価回路図であ
る。
FIG. 15 is an equivalent circuit diagram obtained by further simplifying FIG.

【図16】図15においてセグメント電極走査が1クロ
ック進んだ状態を示す図である。
FIG. 16 is a diagram showing a state in which segment electrode scanning is advanced by one clock in FIG.

【図17】図15においてセグメント電極走査開始時の
状態を示す図である。
FIG. 17 is a diagram showing a state at the start of segment electrode scanning in FIG.

【図18】図15においてセグメント電極走査終了時の
状態を示す図である。
FIG. 18 is a diagram showing a state at the end of scanning of a segment electrode in FIG.

【図19】x座標検出信号の一例を示す図である。FIG. 19 is a diagram illustrating an example of an x-coordinate detection signal.

【符号の説明】[Explanation of symbols]

1…液晶パネル、 8…検出ペン、2
0…検出信号クランプ回路、 22…X検出信号ク
ランプ回路、24,31,33…検波ホールド回路、25
…遅延素子、26…加算器、 2
7,30…比較器、32…表示反転信号クランプ回路。
1: liquid crystal panel, 8: detection pen, 2
0: detection signal clamp circuit, 22: X detection signal clamp circuit, 24, 31, 33: detection hold circuit, 25
... delay element, 26 ... adder, 2
7, 30: comparator, 32: display inversion signal clamp circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 賀好 宣捷 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平1−280823(JP,A) 特開 昭63−268027(JP,A) (58)調査した分野(Int.Cl.6,DB名) G06F 3/03 G06F 3/033──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Noriyoshi Kayoshi 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) References JP-A-1-280823 (JP, A) JP-A Sho 63-268027 (JP, A) (58) Field surveyed (Int. Cl. 6 , DB name) G06F 3/03 G06F 3/033

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 異なる方向に配列された第1電極群と第
2電極群とが交差する箇所に対応する画素を有する表示
パネルと、上記表示パネルの第1電極群および第2電極
群と静電的に結合された電極を先端に有する検出ペン
と、上記第1電極群を駆動する第1駆動回路と、上記
電極群を駆動する第2駆動回路と、表示期間に上記
駆動回路および第2駆動回路を制御して上記表示パネ
ル上に画像を表示する表示制御回路と、座標検出期間に
上記第1駆動回路を制御して上記表示パネルの第1電極
群を順次走査する一方上記第2駆動回路を制御して上記
第2電極群を順次走査する検出制御回路と、上記検出ペ
ンからの出力信号の発生タイミングと上記第1電極群の
走査タイミングとから上記検出ペン先端によって指示さ
れた表示パネル上のx座標を検出するx座標検出回路
と、上記検出ペンからの出力信号の発生タイミングと上
第2電極群の走査タイミングとから上記検出ペン先端
によって指示された表示パネル上のy座標を検出するy
座標検出回路を有する表示一体型タブレット装置におい
て、 上記検出制御回路は、第1走査期間には上記第1電極群
あるいは第2電極群のうち上記検出ペン側に位置する一
方の電極群を走査し、上記第1走査期間に続く第2走査
期間には他方の電極群を走査するように上記第1駆動回
路および第2駆動回路を制御可能に成すと共に、 上記第1走査期間において上記検出ペンからの出力信号
を受けて上記一方の電極群の電圧変化量を検波保持する
と共に、上記一方の電極群の電圧変化に応じた基準信号
を出力する検波回路を備えて、 上記x座標検出回路あるいはy座標検出回路のうち他方
の電極群に係る座標検出回路は、上記検波回路からの基
準信号に基づいて上記検出ペンからの出力信号における
座標検出パルスを検出するようにしたことを特徴とする
表示一体型タブレット装置。
1. A first electrode group and a first electrode group arranged in different directions.
Display having pixels corresponding to locations where two electrode groups intersect
A panel, a detection pen having at the tip a first electrode group and the second electrode group and the electrostatically coupled electrodes of the display panel, a first driving circuit for driving the first electrode group, the first
A second driving circuit for driving the second electrode group, the second display period
A display control circuit for controlling the first drive circuit and the second drive circuit to display an image on the display panel; and controlling the first drive circuit during a coordinate detection period to sequentially scan the first electrode group of the display panel . While controlling the second drive circuit to
A detection control circuit for sequentially scanning the second electrode group, and detecting the x coordinate on the display panel indicated by the tip of the detection pen from the generation timing of the output signal from the detection pen and the scanning timing of the first electrode group. Detecting the y-coordinate on the display panel indicated by the tip of the detection pen from the x-coordinate detection circuit, and the timing of generating the output signal from the detection pen and the scanning timing of the second electrode group.
In the display integrated tablet device having a coordinate detection circuit, the detection control circuit scans one of the first electrode group or the second electrode group located on the detection pen side during the first scanning period. In a second scanning period following the first scanning period, the first driving circuit and the second driving circuit can be controlled so as to scan the other electrode group, and from the detection pen in the first scanning period. And detecting and holding the voltage change amount of the one electrode group in response to the output signal, and outputting a reference signal corresponding to the voltage change of the one electrode group. The coordinate detection circuit relating to the other electrode group among the coordinate detection circuits is configured to detect a coordinate detection pulse in an output signal from the detection pen based on a reference signal from the detection circuit. Display-integrated type tablet device comprising.
【請求項2】 異なる方向に配列された第1電極群と第
2電極群とが交差する箇所に対応する画素を有する表示
パネルと、上記表示パネルの第1電極群および第2電極
群と静電的に結合された電極を先端に有する検出ペン
と、上記第1電極群を駆動する第1駆動回路と、上記
電極群を駆動する第2駆動回路と、表示期間に上記
駆動回路および第2駆動回路を制御して上記表示パネ
ル上に画像を表示する表示制御回路と、座標検出期間に
上記第1駆動回路を制御して上記表示パネルの第1電極
群を順次走査する一方上記第2駆動回路を制御して上記
第2電極群を順次走査する検出制御回路と、上記検出ペ
ンからの出力信号の発生タイミングと上記第1電極群の
走査タイミングとから上記検出ペン先端によって指示さ
れた表示パネル上のx座標を検出するx座標検出回路
と、上記検出ペンからの出力信号の発生タイミングと上
第2電極群の走査タイミングとから上記検出ペン先端
によって指示された表示パネル上のy座標を検出するy
座標検出回路を有する表示一体型タブレット装置におい
て、 上記表示期間において上記検出ペンからの出力信号を受
けて上記第1電極群および第2電極群の電圧変化量を検
波保持すると共に、上記第1電極群および第2電極群の
電圧変化に応じた基準信号を出力する検波回路を備え
て、 上記x座標検出回路およびy座標検出回路は、上記検波
回路からの基準信号に基づいて上記検出ペンからの出力
信号における座標検出パルスを検出するようにしたこと
を特徴とする表示一体型タブレット装置。
2. A first electrode group and a first electrode group arranged in different directions.
Display having pixels corresponding to locations where two electrode groups intersect
A panel, a detection pen having at the tip a first electrode group and the second electrode group and the electrostatically coupled electrodes of the display panel, a first driving circuit for driving the first electrode group, the first
A second driving circuit for driving the second electrode group, the second display period
A display control circuit for controlling the first drive circuit and the second drive circuit to display an image on the display panel; and controlling the first drive circuit during a coordinate detection period to sequentially scan the first electrode group of the display panel . While controlling the second drive circuit to
A detection control circuit for sequentially scanning the second electrode group, and detecting the x coordinate on the display panel indicated by the tip of the detection pen from the generation timing of the output signal from the detection pen and the scanning timing of the first electrode group. Detecting the y-coordinate on the display panel indicated by the tip of the detection pen from the x-coordinate detection circuit, and the timing of generating the output signal from the detection pen and the scanning timing of the second electrode group.
In the display-integrated type tablet device having a coordinate detection circuit receives an output signal from the detection pen while detection hold the voltage variation of the first electrode group and the second electrode group in the display period, the first electrode A detection circuit that outputs a reference signal according to a voltage change of the group and the second electrode group, wherein the x-coordinate detection circuit and the y-coordinate detection circuit are configured to output a reference signal from the detection pen based on the reference signal from the detection circuit. A display-integrated tablet device, wherein a coordinate detection pulse in an output signal is detected.
【請求項3】 請求項1あるいは請求項2に記載の表示
一体型タブレット装置において、上記x座標検出回路あ
るいはy座標検出回路は、 上記検出ペンからの出力信号中の座標検出パルスを検波
保持すると共に検波信号を出力する検波回路と、 上記検波回路からの検波信号を所定時間遅延させる遅延
回路と、 上記遅延回路からの検波信号と上記検出ペンからの出力
信号とを合成する合成回路を備えて、 上記検出信号中の座標検出パルスのピークより後に続く
ノイズを抑制することを特徴とする表示一体型タブレッ
ト装置。
3. The display-integrated tablet device according to claim 1, wherein the x-coordinate detection circuit or the y-coordinate detection circuit detects and holds a coordinate detection pulse in an output signal from the detection pen. A detection circuit that outputs a detection signal together with the detection signal; a delay circuit that delays the detection signal from the detection circuit for a predetermined time; and a synthesis circuit that combines the detection signal from the delay circuit and the output signal from the detection pen. A display-integrated tablet device, wherein noise following a peak of a coordinate detection pulse in the detection signal is suppressed.
【請求項4】 異なる方向に配列された第1電極群と第
2電極群とが交差する箇所に対応する画素を有する表示
パネルと、上記表示パネルの第1電極群および第2電極
群と静電的に結合された電極を先端に有する検出ペン
と、上記第1電極群を駆動する第1駆動回路と、上記第
2電極群を駆動する第2駆動回路と、表示期間に上記第
1駆動回路および第2駆動回路を制御して上記表示パネ
ル上に画 像を表示する表示制御回路と、座標検出期間に
上記第1駆動回路を制御して上記表示パネルの第1電極
群を順次走査する一方上記第2駆動回路を制御して上記
第2電極群を順次走査する検出制御回路と、上記検出ペ
ンからの出力信号の発生タイミングと上記第1電極群の
走査タイミングとから上記検出ペン先端によって指示さ
れた表示パネル上のx座標を検出するx座標検出回路
と、上記検出ペンからの出力信号の発生タイミングと上
記第2電極群の走査タイミングとから上記検出ペン先端
によって指示された表示パネル上のy座標を検出するy
座標検出回路を有する表示一体型タブレット装置におい
て、上記x座標検出回路およびy座標検出回路は、 上記表示期間,第1電極群走査期間あるいは第2電極群
走査期間に同期して、上記表示期間における上記検出ペ
ンからの出力信号,上記第1電極群走査期間における上
記検出ペンからの出力信号あるいは上記第2電極群走査
期間における上記検出ペンからの出力信号のいずれか異
なる一つの出力信号を取り込む3つのクランプ回路を有
して、 上記検出ペンからの出力信号に時系列に含まれる表示電
圧反転パルス,x座標検出パルスおよびy座標検出パル
スにおける上記x座標検出回路およびy座標検出回路内
での相互干渉を防止することを特徴とする表示一体型タ
ブレット装置。
4. A first electrode group and a first electrode group arranged in different directions.
Display having pixels corresponding to locations where two electrode groups intersect
Panel, first electrode group and second electrode of the display panel
Sensing pen with tip at the tip electrostatically coupled to group
A first drive circuit for driving the first electrode group;
A second driving circuit for driving the two electrode groups;
The display panel is controlled by controlling the first drive circuit and the second drive circuit.
A display control circuit for displaying images on Le, the coordinate detection period
Controlling the first driving circuit to control a first electrode of the display panel;
Controlling the second drive circuit while sequentially scanning the groups,
A detection control circuit for sequentially scanning the second electrode group;
Timing of the output signal from the
Instructed by the tip of the detection pen from the scanning timing
X-coordinate detection circuit for detecting the x-coordinate on the display panel
And the generation timing of the output signal from the detection pen
From the scanning timing of the second electrode group, the tip of the detection pen
For detecting the y coordinate on the display panel specified by y
In a display integrated tablet device with a coordinate detection circuit
Te, the x-coordinate detection circuit and the y-coordinate detection circuit, the display period, in synchronization with the first electrode group scanning period or the second electrode group scanning period, the output signal from the detection pen in the display period, the first The apparatus further comprises three clamp circuits that capture one different output signal of the output signal from the detection pen during the one electrode group scanning period or the output signal from the detection pen during the second electrode group scanning period. A display for preventing mutual interference in the x-coordinate detection circuit and the y-coordinate detection circuit in the display voltage inversion pulse, the x-coordinate detection pulse, and the y-coordinate detection pulse included in the output signal from the pen in time series. Integrated tablet device.
JP13068592A 1992-05-22 1992-05-22 Display integrated tablet device Expired - Fee Related JP2798552B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP13068592A JP2798552B2 (en) 1992-05-22 1992-05-22 Display integrated tablet device
EP98100532A EP0843278B1 (en) 1992-05-22 1993-05-21 Display-integrated type tablet device
US08/065,610 US5410329A (en) 1992-05-22 1993-05-21 Display-integrated type tablet device
DE69332442T DE69332442T2 (en) 1992-05-22 1993-05-21 Blackboard with integrated display
DE69321874T DE69321874T2 (en) 1992-05-22 1993-05-21 Board with integrated display with noise reduction during coordinate scanning
KR1019930008761A KR960003070B1 (en) 1992-05-22 1993-05-21 Tablet for display unit
EP93303976A EP0571230B1 (en) 1992-05-22 1993-05-21 Integrated tablet and display with reduction of noise during coordinate detection
US08/372,660 US5631666A (en) 1992-05-22 1995-01-13 Display-integrated type tablet device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13068592A JP2798552B2 (en) 1992-05-22 1992-05-22 Display integrated tablet device

Publications (2)

Publication Number Publication Date
JPH05324173A JPH05324173A (en) 1993-12-07
JP2798552B2 true JP2798552B2 (en) 1998-09-17

Family

ID=15040173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13068592A Expired - Fee Related JP2798552B2 (en) 1992-05-22 1992-05-22 Display integrated tablet device

Country Status (1)

Country Link
JP (1) JP2798552B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006323261A (en) * 2005-05-20 2006-11-30 Mitsubishi Electric Corp Driving method of display device
JP4732376B2 (en) * 2007-02-09 2011-07-27 三菱電機株式会社 Touch panel and liquid crystal display device provided with touch panel

Also Published As

Publication number Publication date
JPH05324173A (en) 1993-12-07

Similar Documents

Publication Publication Date Title
EP0571230B1 (en) Integrated tablet and display with reduction of noise during coordinate detection
JP2795776B2 (en) Display integrated tablet device
EP0504728B1 (en) Display-integrated type tablet device
TWI385563B (en) Simultaneous sensing configuration
EP0622754B1 (en) Display-integrated type tablet device with high co-ordinate detection accuracy and method for driving the same
JP3678801B2 (en) Integrated display tablet device
CN102968207B (en) The method of the display with touch sensor and the touch performance improving display
JP3698803B2 (en) Coordinate input device
JPH11249813A (en) Display-integrated coordinate input device
JP3817012B2 (en) Liquid crystal display device with coordinate detection function and drive circuit thereof
JP2798552B2 (en) Display integrated tablet device
JP2004021327A (en) Display device with touch sensor and position data generation method
JPH05233147A (en) Display integrated tablet
JPH04337824A (en) integrated display tablet
JP2801813B2 (en) Tablet device and display integrated tablet device
JP3192522B2 (en) Display integrated tablet device and driving method thereof
JP3061404B2 (en) Display integrated tablet
JP3009933B2 (en) Display integrated tablet
JP2863057B2 (en) Display integrated tablet device
JP3031775B2 (en) Display integrated tablet device
JP2653935B2 (en) Coordinate input device
JP3167873B2 (en) Image input device
JP3051270B2 (en) Tablet device and display integrated tablet device
JP2988780B2 (en) Coordinate detection device
JPH04337823A (en) coordinate input device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees