JP2785536B2 - Multi-chip module and manufacturing method thereof - Google Patents

Multi-chip module and manufacturing method thereof

Info

Publication number
JP2785536B2
JP2785536B2 JP24547191A JP24547191A JP2785536B2 JP 2785536 B2 JP2785536 B2 JP 2785536B2 JP 24547191 A JP24547191 A JP 24547191A JP 24547191 A JP24547191 A JP 24547191A JP 2785536 B2 JP2785536 B2 JP 2785536B2
Authority
JP
Japan
Prior art keywords
circuit board
chip
external
lead
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24547191A
Other languages
Japanese (ja)
Other versions
JPH0582713A (en
Inventor
博昭 藤本
賢造 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24547191A priority Critical patent/JP2785536B2/en
Publication of JPH0582713A publication Critical patent/JPH0582713A/en
Application granted granted Critical
Publication of JP2785536B2 publication Critical patent/JP2785536B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はワークステーションやコ
ンピュータなどに用いるマルチチップモジュールの実装
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting a multi-chip module used in a workstation or a computer.

【0002】[0002]

【従来の技術】近年、ワークステーションやコンピュー
タに対する小型化の要求はますます強くなっている。こ
れらの要求に答えるためLSIの実装においてはLSI
を直接実装するマルチチップモジュールの開発が盛んに
行われている。
2. Description of the Related Art In recent years, there has been an increasing demand for miniaturization of workstations and computers. To meet these requirements, LSI implementation
The development of multi-chip modules that directly mount the IC has been actively carried out.

【0003】以下図面を参照しながら、上記した従来の
マルチチップモジュールの製造方法の一例について説明
する。
An example of a method for manufacturing the above-mentioned conventional multichip module will be described below with reference to the drawings.

【0004】(図4)は従来のマルチチップモジュール
の断面図を示すものである。(図4)において、1はセ
ラミック、ガラスエポキシ等の回路基板、2はLSIチ
ップ接続用電極、3は外部リード接続用電極、4はチッ
プ部品接続用電極、5はLSIチップ、6はチップ部
品、7はボンディングワイヤ、8は封止樹脂、9は外部
リードである。
FIG. 4 is a sectional view of a conventional multi-chip module. In FIG. 4, reference numeral 1 denotes a circuit board made of ceramic, glass epoxy or the like, 2 denotes an electrode for connecting an LSI chip, 3 denotes an electrode for connecting an external lead, 4 denotes an electrode for connecting a chip component, 5 denotes an LSI chip, and 6 denotes a chip component. , 7 are bonding wires, 8 is a sealing resin, and 9 is an external lead.

【0005】以上のように構成されたマルチチップモジ
ュールの製造方法について説明する。
[0005] A method of manufacturing the multichip module configured as described above will be described.

【0006】まず、セラミックや、ガラスエポキシ等よ
りなる回路基板1の片面にLSIチップ5をダイボンド
しボンディングワイヤ7によりLSIチップ5の電極と
回路基板1のLSIチップ接続用電極2を接続する。全
てのLSIチップ5を接続した後に、封止樹脂8にてL
SIチップ5をモールドする。次に回路基板1の裏面に
半田リフローにより抵抗、コンデンサなどのチップ部品
6を接続する。最後にCu、42アロイ等よりなる外部
リード9を半田付けにより回路基板1の外部電極に接続
したものである。
First, an LSI chip 5 is die-bonded to one side of a circuit board 1 made of ceramic, glass epoxy, or the like, and the electrodes of the LSI chip 5 are connected to the LSI chip connecting electrodes 2 of the circuit board 1 by bonding wires 7. After all the LSI chips 5 are connected, L
The SI chip 5 is molded. Next, chip components 6 such as resistors and capacitors are connected to the back surface of the circuit board 1 by solder reflow. Finally, external leads 9 made of Cu, 42 alloy or the like are connected to external electrodes of the circuit board 1 by soldering.

【0007】[0007]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、同一の回路基板に異なる接続方法、すな
はちワイヤボンディングと半田付けにてLSIチップと
チップ部品を接続するため、工程がシリーズになり工数
が増大し効率の低いものである。また、外部リードに
は、回路基板へのLSIチップやチップ部品の接続が終
了した後に新たに接続する必要があり工数が多くコスト
が高いという問題点を有していた。
However, in the above-described configuration, since the LSI chip and the chip component are connected to the same circuit board by different connection methods, that is, wire bonding and soldering, the processes are series. The number of steps increases and the efficiency is low. In addition, the external leads need to be newly connected after the connection of the LSI chip and the chip components to the circuit board is completed, which has a problem that the number of steps is large and the cost is high.

【0008】本発明は上記問題点に鑑み、低コスト高密
度のマルチチップモジュールを提供するものである。
The present invention has been made in view of the above problems, and provides a low-cost, high-density multi-chip module.

【0009】[0009]

【課題を解決するための手段】上記問題点を解決するた
めに本発明のマルチチップモジュールは、 導体配線お
よび周囲に外部電極を有する第1の回路基板に、複数の
半導体チップを電気的に接続する工程、可とう性フィル
ム上に導体配線を有し、前記導体配線が前記可とう性フ
ィルムの周囲より突出することにより形成されたリード
を有する第2の回路基板に電子部品を接続する工程、前
記第2の回路基板の前記リードの中間部を前記第1の回
路基板の前記外部電極に接続し、前記第1の回路基板と
前記第2の回路基板によりひとつの回路モジュールとし
前記リードの前記第1の回路基板より突出した部分を前
記回路モジュールの外部リードとする工程を構成を備え
たものである。
In order to solve the above-mentioned problems, a multi-chip module according to the present invention comprises a plurality of semiconductor chips electrically connected to a first circuit board having conductor wiring and external electrodes on the periphery. Connecting electronic components to a second circuit board having leads formed by projecting conductive wires on the flexible film from the periphery of the flexible film. An intermediate portion of the lead of the second circuit board is connected to the external electrode of the first circuit board, and the first circuit board and the second circuit board form one circuit module, and The method includes a step of using a portion protruding from the first circuit board as an external lead of the circuit module.

【0010】[0010]

【作用】本発明は上記した構成によって、フィルムキャ
リアにチップ部品を半田リフローにより接続し、フィル
ムキャリアのリードの中間部をLSIチップが接続され
た第1の回路基板の外部電極に接続することにより、フ
ィルムキャリアからなる回路基板と第1の回路基板を接
続し一つの回路モジュールを形成すると同時にモジュー
ルの外部リードが形成されるため、LSIチップの接続
とチップ部品の接続を並行して行えかつ外部リードのみ
を新たに接続する必要が無いため工数が少なく低コスト
高密度のマルチチップモジュールを得ることが出来る。
According to the present invention, the chip component is connected to the film carrier by solder reflow and the intermediate portion of the lead of the film carrier is connected to the external electrode of the first circuit board to which the LSI chip is connected. Since the circuit board composed of the film carrier and the first circuit board are connected to form one circuit module and the external leads of the module are formed, the connection of the LSI chip and the connection of the chip components can be performed in parallel and the external Since there is no need to newly connect only the leads, a multi-chip module with low man-hours and low cost and high density can be obtained.

【0011】[0011]

【実施例】以下本発明の一実施例のマルチチップモジュ
ールの製造方法ついて、図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a multichip module according to one embodiment of the present invention will be described below with reference to the drawings.

【0012】(図1)は本発明の実施例における回路基
板へのLSIチップの実装方法の工程別断面図、(図
2)はフィルムキャリアへのチップ部品の実装方法の工
程別断面図、(図3)は、本発明の実施例における回路
モジュールの断面図を示すものである。(図1)(図
2)(図3)に於て、11は回路基板、12は回路基板
の外部電極、13はLSIチップ接続用電極、14は絶
縁性樹脂、15はLSIチップ、16はバンプ、17は
加圧ツール、18は紫外線、21はフィルムキャリア、
22はチップ部品接続用電極、23はフィルムリード、
24はチップ部品、25は半田を示すものである。
(FIG. 1) is a sectional view of each step of a method of mounting an LSI chip on a circuit board in an embodiment of the present invention. (FIG. 2) is a sectional view of each step of a method of mounting a chip component on a film carrier. FIG. 3) is a sectional view of a circuit module according to an embodiment of the present invention. In FIG. 1 (FIG. 2) (FIG. 3), 11 is a circuit board, 12 is an external electrode of the circuit board, 13 is an electrode for connecting an LSI chip, 14 is an insulating resin, 15 is an LSI chip, and 16 is an LSI chip. Bump, 17 is a pressure tool, 18 is ultraviolet light, 21 is a film carrier,
22 is a chip component connection electrode, 23 is a film lead,
Reference numeral 24 denotes a chip component, and 25 denotes solder.

【0013】以下本発明の一実施例について図面を参照
しながら説明する。まず図1aに示すように、セラミッ
ク、シリコン等よりなる回路基板11のLSIチップ接
続用電極13上に絶縁性樹脂14を塗布する。回路基板
11の導体配線は多層構造であり後に接続するLSIチ
ップ相互の接続をするものである。LSIチップ接続用
電極13はAl、Cu,Au等でありその厚みは、0.
1μm〜10μm程度である。絶縁性樹脂14は、エポ
キシ、シリコーン、アクリル等であり、硬化のタイプ
は、光硬化、熱硬化、常温硬化等である。次に図1bに
示すように、LSIチップ15のバンプ16とLSIチ
ップ接続用電極13を位置合わせしLSIチップ15を
回路基板11上に搭載する。その後加圧ツール17にて
LSIチップ15を加圧する。このときLSIチップ接
続用電極13とバンプ16間にあった絶縁性樹脂14は
周囲に押し出されLSIチップ15のバンプ16とLS
Iチップ接続用電極13は電気的に接触する。LSIチ
ップ15のバンプ16とLSIチップ接続用電極13の
位置合わせの方法は2視野方式カメラ等を用いて行なう
ことにより高精度に位置合わせを行なうことが出来る。
加圧ツール17による加圧力は1グラム/バンプ〜50
グラム/バンプ程度である。次にLSIチップ15を加
圧した状態で絶縁性樹脂14を硬化する。絶縁性樹脂1
4の硬化は、絶縁性樹脂14が光硬化型の場合は紫外線
18をLSIチップ15の側面より照射することにより
硬化する。また熱硬化型の場合は、加圧ツール17に加
熱機構を有しておくことにより加熱し硬化する。次に加
圧ツール17を解除しLSIチップ15を回路基板11
に固着するとともにLSIチップ15のバンプとLSI
チップ接続用電極13を電気的に接続する。次に図1c
に示すように、同様に複数のLSIチップを回路基板1
1に接続し、回路基板11へのLSIチップの実装を終
了する。
An embodiment of the present invention will be described below with reference to the drawings. First, as shown in FIG. 1A, an insulating resin 14 is applied on an LSI chip connection electrode 13 of a circuit board 11 made of ceramic, silicon, or the like. The conductor wiring of the circuit board 11 has a multi-layer structure and connects the LSI chips to be connected later. The electrode 13 for connecting the LSI chip is made of Al, Cu, Au or the like.
It is about 1 μm to 10 μm. The insulating resin 14 is epoxy, silicone, acrylic, or the like, and the type of curing is light curing, heat curing, room temperature curing, or the like. Next, as shown in FIG. 1B, the bumps 16 of the LSI chip 15 are aligned with the electrodes 13 for connecting the LSI chip, and the LSI chip 15 is mounted on the circuit board 11. Thereafter, the LSI chip 15 is pressed by the pressing tool 17. At this time, the insulating resin 14 existing between the LSI chip connection electrode 13 and the bump 16 is pushed out to the periphery and the bump 16 of the LSI chip 15 and the LS
The I-chip connection electrode 13 is in electrical contact. The position of the bump 16 of the LSI chip 15 and the electrode 13 for connecting the LSI chip can be aligned with high accuracy by using a two-view camera or the like.
The pressing force by the pressing tool 17 is 1 gram / bump to 50
Grams / bumps. Next, the insulating resin 14 is cured while the LSI chip 15 is pressed. Insulating resin 1
4 is cured by irradiating ultraviolet rays 18 from the side surface of the LSI chip 15 when the insulating resin 14 is a photo-curing type. In the case of a thermosetting type, the heating is performed by providing the pressing tool 17 with a heating mechanism. Next, the pressing tool 17 is released and the LSI chip 15 is attached to the circuit board 11.
And the bumps of the LSI chip 15 and the LSI
The chip connection electrodes 13 are electrically connected. Next, FIG.
As shown in FIG.
1 and the mounting of the LSI chip on the circuit board 11 is completed.

【0014】次に図2とともにフィルムキャリアへのチ
ップ部品の実装について説明する。まず始めにず2aに
示すように可とう性フィルムであるフィルムキャリア2
1のチップ部品接続用電極22にクリーム半田26を印
刷する。フィルムキャリア21のベースフィルムは、ポ
リイミド、ポリエステルよりなりその厚みは50μm〜
125μm程度である。チップ部品接続用電極22及び
外部リード23はベースフィルムに接着された銅箔をエ
ッチングすることにより形成されその厚みは12μm〜
50μm程度である。次に図2bに示すように抵抗、コ
ンデンサ等のチップ部品24をチップマウンタ等で装着
しリフローすることによりチップ部品24をチップ部品
接続用電極22に半田付けにより接続する。次に図2c
に示すように外部リード23を金型を用いてフォーミン
グする。フォーミングされた外部リード23の中間部2
3aは後に回路基板11の外部電極12と接続される領
域であり、先端部23bは、モジュールの外部リードと
なる領域である。またフィルムキャリア21へのチップ
部品の実装は、通常のTAB(Tape Automa
ted Bonding)方式と同様にテープ状にてリ
ール・ツー・リールで行なってもよい。
Next, the mounting of chip components on a film carrier will be described with reference to FIG. First, a film carrier 2 which is a flexible film as shown in 2a
The cream solder 26 is printed on one chip component connection electrode 22. The base film of the film carrier 21 is made of polyimide or polyester and has a thickness of 50 μm or more.
It is about 125 μm. The chip component connecting electrode 22 and the external lead 23 are formed by etching a copper foil adhered to a base film, and have a thickness of 12 μm or more.
It is about 50 μm. Next, as shown in FIG. 2B, the chip component 24 such as a resistor and a capacitor is mounted by a chip mounter or the like and reflowed to connect the chip component 24 to the chip component connection electrode 22 by soldering. Next, FIG.
The external leads 23 are formed using a mold as shown in FIG. Middle part 2 of formed external lead 23
3a is a region to be connected to the external electrode 12 of the circuit board 11 later, and the tip portion 23b is a region to be an external lead of the module. In addition, mounting of chip components on the film carrier 21 is performed by a normal TAB (Tape Automa).
As in the case of the TD (Ted Bonding) method, it may be carried out in a tape form on a reel-to-reel basis.

【0015】次に図3に示すようにフィルムキャリア2
1の外部リード23の中間部23aを回路基板11の外
部電極12に接続する。接続の方法は、加熱ツールある
いはレーザーによる半田付けにより行なう。このフィル
ムキャリア21と回路基板11の接続により一つのマル
チチップモジュールが完成するとともにマルチチップモ
ジュールの外部リード23bが同時に形成される。従っ
て従来のように新たに外部リードを取り付ける必要がな
く工数の低減を図ることが出来る。また本実施例ではL
SIチップと回路基板の接続を、絶縁性の樹脂を用いフ
ェースダウンで行う方法、いわゆるマイクロバンプボン
ディング方式にて説明したが、ワイヤボンディング方式
や、半田バンプを用いたフリップチップ方式を用いても
よい
Next, as shown in FIG.
The intermediate portion 23a of one external lead 23 is connected to the external electrode 12 of the circuit board 11. The connection method is performed by soldering with a heating tool or laser. By connecting the film carrier 21 and the circuit board 11, one multi-chip module is completed and the external leads 23b of the multi-chip module are simultaneously formed. Therefore, unlike the related art, it is not necessary to newly attach external leads, and the number of steps can be reduced. In this embodiment, L
Although the method of connecting the SI chip and the circuit board face-down using an insulating resin has been described by a so-called micro-bump bonding method, a wire bonding method or a flip-chip method using solder bumps may be used.

【0016】[0016]

【発明の効果】以上のように本発明は、フィルムキャリ
アにチップ部品を半田リフローにより接続し、フィルム
キャリアのリードの中間部をLSIチップが接続された
第1の回路基板の外部電極に接続することにより、フィ
ルムキャリアからなる回路基板と第1の回路基板を接続
し一つの回路モジュールを形成すると同時にモジュール
の外部リードが形成されるため、LSIチップの接続と
チップ部品の接続を並行して行えかつ外部リードのみを
新たに接続する必要が無く工数が少なく低コスト高密度
のマルチチップモジュールを得ることが出来る。また外
部リードにフィルムキャリアのリードをもちいるため微
細ピッチで、多端子の外部リードを形成することができ
高密度化を図ることが出来る。
As described above, according to the present invention, the chip components are connected to the film carrier by solder reflow, and the intermediate portions of the leads of the film carrier are connected to the external electrodes of the first circuit board to which the LSI chip is connected. As a result, the circuit board composed of the film carrier and the first circuit board are connected to form a single circuit module, and at the same time the external leads of the module are formed. In addition, it is not necessary to newly connect only the external leads, so that the number of steps is small, and a low-cost and high-density multichip module can be obtained. In addition, since a film carrier lead is used as the external lead, a multi-terminal external lead can be formed at a fine pitch, and high density can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例における第1の回路基板
への実装方法の工程別断面図
FIG. 1 is a sectional view of each step of a method for mounting on a first circuit board in a first embodiment of the present invention.

【図2】同実施例におけるフィルムキャリアへのチップ
部品の工程別断面図
FIG. 2 is a cross-sectional view of each step of a chip component on a film carrier in the embodiment.

【図3】同実施例における回路モジュールの断面図FIG. 3 is a sectional view of the circuit module in the embodiment.

【図4】従来のマルチチップモジュールの断面図FIG. 4 is a cross-sectional view of a conventional multi-chip module.

【符号の説明】[Explanation of symbols]

11 回路基板 12 回路基板の外部電極 13 LSIチップ接続用電極 14 絶縁性樹脂 15 LSIチップ 16 バンプ 17 加圧ツール 18 紫外線 21 フィルムキャリア 22 チップ部品接続用電極 23 フィルムリード 24 チップ部品 25 半田 DESCRIPTION OF SYMBOLS 11 Circuit board 12 External electrode of circuit board 13 LSI chip connection electrode 14 Insulating resin 15 LSI chip 16 Bump 17 Pressure tool 18 Ultraviolet 21 Film carrier 22 Chip component connection electrode 23 Film lead 24 Chip component 25 Solder

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 25/00 H01L 23/32──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 25/00 H01L 23/32

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の半導体チップが電気的に接続され、
導体配線及び周囲に外部電極を有した第1の回路基板
と、可とう性フィルム上に導体配線を有し、前記導体配
線が前記可とう性フィルムの周囲より延在したリードを
有し前記導体配線に電子部品が接続された第2の回路基
板とを有し、前記第1の回路基板と、前記第2の回路基
板が重なり合う状態で、前記第2の回路基板の前記延在
したリードの中間部が前記第1の回路基板の前記外部電
極に接続され、前記延在したリードの端部が外部リード
となることを特徴とするマルチチップモジュール。
1. A plurality of semiconductor chips are electrically connected,
A first circuit board having conductor wiring and external electrodes on the periphery, a conductor having conductor wiring on a flexible film, and the conductor having leads extending from the periphery of the flexible film; A second circuit board having an electronic component connected to wiring, wherein the first circuit board and the second circuit board overlap each other with the extended leads of the second circuit board in an overlapping state; A multi-chip module, wherein an intermediate portion is connected to the external electrode of the first circuit board, and an end of the extended lead becomes an external lead.
【請求項2】導体配線および周囲に外部電極を有する第
1の回路基板に、複数の半導体チップを電気的に接続す
る工程、可とう性フィルム上に導体配線及び、前記導体
配線が前記可とう性フィルムの周囲より延在したリード
を有する第2の回路基板に電子部品を接続する工程、前
記第1の回路基板上に前記第2の回路基板を設置し、前
記第2の回路基板の前記延在したリードの中間部を前記
第1の回路基板の前記外部電極に接続し、前記延在した
リードの端部を外部リードとする工程よりなることを特
徴とするマルチチップモジュールの製造方法。
2. A step of electrically connecting a plurality of semiconductor chips to a first circuit board having a conductor wiring and an external electrode around the conductor wiring, the conductor wiring on a flexible film, and the conductor wiring being flexible. Connecting an electronic component to a second circuit board having leads extending from the periphery of the conductive film, placing the second circuit board on the first circuit board, A method of connecting a middle part of the extended lead to the external electrode of the first circuit board and using an end of the extended lead as an external lead.
JP24547191A 1991-09-25 1991-09-25 Multi-chip module and manufacturing method thereof Expired - Fee Related JP2785536B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24547191A JP2785536B2 (en) 1991-09-25 1991-09-25 Multi-chip module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24547191A JP2785536B2 (en) 1991-09-25 1991-09-25 Multi-chip module and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0582713A JPH0582713A (en) 1993-04-02
JP2785536B2 true JP2785536B2 (en) 1998-08-13

Family

ID=17134157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24547191A Expired - Fee Related JP2785536B2 (en) 1991-09-25 1991-09-25 Multi-chip module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2785536B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI962816A (en) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Enclosure design for microcircuit modules
ATE275491T1 (en) 1998-09-28 2004-09-15 Daicel Chem AIR BAG GAS GENERATOR AND AIR BAG SYSTEM
US6412815B1 (en) 1998-09-28 2002-07-02 Daicel Chemical Industries, Ltd. Gas generator for air bag and air bag device
JP3220443B2 (en) 1998-11-30 2001-10-22 ダイセル化学工業株式会社 Gas generator for airbag and airbag device
EP1059211A3 (en) 1999-02-16 2001-01-03 Daicel Chemical Industries, Ltd. Multistage gas generator for air bag and air bag apparatus
KR100668848B1 (en) * 2005-06-27 2007-01-16 주식회사 하이닉스반도체 Chip stack package

Also Published As

Publication number Publication date
JPH0582713A (en) 1993-04-02

Similar Documents

Publication Publication Date Title
US6753616B2 (en) Flip chip semiconductor device in a molded chip scale package
JP3526788B2 (en) Method for manufacturing semiconductor device
KR100694739B1 (en) Ball grid array package with multiple power/ground planes
US6869827B2 (en) Semiconductor/printed circuit board assembly, and computer system
KR950012658B1 (en) Semiconductor chip mounting method and substrate structure
US6297141B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
KR0169820B1 (en) Chip scale package with metal wiring substrate
JP2910670B2 (en) Semiconductor mounting structure
JP3059097B2 (en) Electronic circuit board and its manufacturing method
US6107121A (en) Method of making interconnections between a multi-layer chip stack to a printed circuit board in a ceramic package
JP2785536B2 (en) Multi-chip module and manufacturing method thereof
JPH0575014A (en) Packaging structure of semiconductor chip
KR100251868B1 (en) Chip scale semiconductor package using flexible circuit board and manufacturing method thereof
JP2000349228A (en) Laminated semiconductor package
KR100196991B1 (en) Chip scale package assembly and multi chip module assembly
JP2823066B2 (en) BGA type semiconductor device
KR100199286B1 (en) Chip-scale package having pcb formed with recess
WO2001033623A1 (en) Semiconductor device and its manufacturing method
KR100520443B1 (en) Chip scale package and its manufacturing method
JPH04139737A (en) Method for mounting semiconductor chip
JP2946361B2 (en) Substrate for mounting electronic components
JP2841825B2 (en) Hybrid integrated circuit
JP2822987B2 (en) Electronic circuit package assembly and method of manufacturing the same
JP3033541B2 (en) TAB tape, semiconductor device, and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20090529

LAPS Cancellation because of no payment of annual fees