JP2782869B2 - Manufacturing method of solder bump - Google Patents
Manufacturing method of solder bumpInfo
- Publication number
- JP2782869B2 JP2782869B2 JP33000689A JP33000689A JP2782869B2 JP 2782869 B2 JP2782869 B2 JP 2782869B2 JP 33000689 A JP33000689 A JP 33000689A JP 33000689 A JP33000689 A JP 33000689A JP 2782869 B2 JP2782869 B2 JP 2782869B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wafer
- bump
- solder bumps
- holder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概要〕 転写法によるはんだバンプの製造方法に関し、 半導体集積回路に損傷を与えることなくはんだバンプ
を形成することを目的とし、 半導体ウエハ上に多数の集積回路が設けられている該
集積回路の電極パッド上に、はんだと反応しない転写用
基板の上に予め形成してあるはんだバンプを位置合わせ
して当接し、半導体ウエハを加熱することにより、はん
だバンプを電極パッド上に転写するはんだバンプの形成
方法において、 熱伝導の優れた金属よりなる保持具に前記半導体ウエ
ハを嵌合固定した状態で、前記はんだバンプを電極パッ
ド上に転写を行った後、該保持具をはんだバンプ形成面
を下側にして洗浄容器中に設置し、フラックス洗浄を行
うことを特徴としてはんだバンプの製造方法を構成す
る。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method of manufacturing solder bumps by a transfer method, which aims at forming solder bumps without damaging a semiconductor integrated circuit, and in which a large number of integrated circuits are provided on a semiconductor wafer. On the electrode pad of the integrated circuit, a solder bump formed in advance on a transfer substrate that does not react with solder is aligned and abutted, and the semiconductor wafer is heated so that the solder bump is formed on the electrode pad. In the method of forming solder bumps to be transferred to a semiconductor device, the solder bumps are transferred onto the electrode pads in a state where the semiconductor wafer is fitted and fixed to a holder made of a metal having excellent heat conductivity. A method for manufacturing solder bumps is characterized in that the solder bumps are placed in a cleaning container with the surface on which the solder bumps are formed facing downward, and flux cleaning is performed.
〔産業上の利用分野〕 本発明ははんだバンプの製造方法に関する。[Industrial Application Field] The present invention relates to a method for manufacturing a solder bump.
大量の情報を高速に処理する必要から、情報処理装置
は大容量化が進められており、この装置の主体を占める
半導体装置は小型大容量化が行われてLSIやVLSIなどの
集積回路が実用化されている。Due to the need to process large amounts of information at high speed, information processing equipment has been increasing in capacity, and semiconductor devices, which are the main components of this equipment, have been reduced in size and capacity, and integrated circuits such as LSI and VLSI have become practical. Has been
こゝで、従来の集積回路は数mm角からなる半導体チッ
プ(以下略してチップ)の上に単位のトランジスタなど
の半導体素子がマトリックス状に形成れているもので、
チップの周辺に設けてある電極パッドに回路接続されて
おり、チップをセラミック多層回路基板などに搭載した
後、回路基板上にパターン形成してある電極パッドとワ
イヤボンディングするなどの方法で回路接続が行われて
いた。Here, a conventional integrated circuit is a semiconductor chip having a size of several mm square (hereinafter simply abbreviated as a chip) in which semiconductor elements such as a unit transistor are formed in a matrix.
The circuit is connected to the electrode pads provided around the chip.After the chip is mounted on a ceramic multilayer circuit board, circuit connection is made by wire bonding with the electrode pads patterned on the circuit board. It was done.
然し、LSIのような大容量素子については、かかる方
法は困難であり、これに代わってチップ面上にマトリッ
クス状に配列したはんだバンプを設けるフリップチップ
構造をとり、これを多層セラミック回路基板の最上層に
設けてある導体線路の多数のパッド位置に位置合わせし
て直接に溶着するフリップチップ方法が採られるに到っ
ている。However, for large-capacity elements such as LSIs, such a method is difficult. Instead, a flip-chip structure in which solder bumps are arranged in a matrix on the chip surface is used, and this is used for the multilayer ceramic circuit board. A flip-chip method has been adopted in which positioning is performed on a large number of pads of a conductor line provided in an upper layer and directly welding is performed.
LSIやVLSIが形成されているチップの大きさは殆どの
ものが10mm角以下であり、この上に多数のはんだバンプ
がマトリックス状に形成されているが、この大きさは極
めて小さい。Most of the chips on which LSIs and VLSIs are formed have a size of 10 mm square or less, and a large number of solder bumps are formed thereon in a matrix, but this size is extremely small.
例えば、LSIの一例として10mm角のシリコン(Si)チ
ップ上には直径200μm,高さ100μmのはんだバンプが縦
・横21個づつ計441個が形成されているものがあるが、
この場合のはんだバンプ相互間の隙間は120μmに過ぎ
ない。For example, as an example of an LSI, there is a 10 mm square silicon (Si) chip in which a total of 441 solder bumps each having a length of 200 μm and a height of 100 μm, 21 vertically and horizontally, are formed.
In this case, the gap between the solder bumps is only 120 μm.
かゝるはんだバンプの形成法としては、真空蒸着法,
はんだボール法,メッキ法などがあるが、何れも実際的
ではない。As a method of forming such a solder bump, a vacuum evaporation method,
Although there are a solder ball method, a plating method and the like, none of them is practical.
すなわち、真空蒸着法については、数μmの位置精度
で100μm程度の厚さまでマスク蒸着を行うことは困難
である。That is, it is difficult to perform mask evaporation to a thickness of about 100 μm with a positional accuracy of several μm in the vacuum evaporation method.
また、はんだボール法については、多数のはんだボー
ルをパッド位置に精度よく位置合わせし、溶着すること
は多大の工数を要し、経済的ではない。Further, in the solder ball method, it is not economical to precisely align and weld a large number of solder balls to pad positions, which requires a large number of steps.
また、メッキ法については、半導体素子が化学的影響
を受けることから好ましくない。Further, the plating method is not preferable because the semiconductor element is chemically affected.
これらの問題を解決する方法として、発明者等は転写
法によるはんだバンプの形成方法を提案している。(特
開昭64−689942,昭和64年7月31日公開) 第2図(A)〜(E)はこの工程を示すもので、ま
ず、SiやAl(アルミニウム)など、はんだと反応しない
転写用基板1の上にマスク蒸着によりバンプ用はんだ2
を形成しておく。As a method for solving these problems, the inventors have proposed a method for forming a solder bump by a transfer method. (Japanese Patent Laid-Open No. 64-689942, published on July 31, 1988) FIGS. 2A to 2E show this process. First, a transfer such as Si or Al (aluminum) that does not react with solder is performed. Solder 2 for bump by mask evaporation on substrate 1
Is formed.
(以上同図A) 次に、多数の集積回路が形成されているSiウエハ3の
はんだバンプ形成位置に真空蒸着法により例えばチタン
(Ti)/白金(Pt)/金(Au)の三層構造からなるパッ
ド4を設ける。Next, a three-layer structure of, for example, titanium (Ti) / platinum (Pt) / gold (Au) is formed at a solder bump forming position on the Si wafer 3 on which a large number of integrated circuits are formed by a vacuum evaporation method. Is provided.
こゝで、Ti層はSi基板との密着性を高めるためであ
り、Au層ははんだ付け性を良くするもので、Pt層はAu層
のTi層への接合性を高めるためのものである。(以上同
図B) 次に、フラックスを塗布したSiウエハ3のパッド4
に、同図(A)に示す転写用基板1の上に形成したバン
プ用はんだ2を突き合わせる。Here, the Ti layer is for improving the adhesion to the Si substrate, the Au layer is for improving the solderability, and the Pt layer is for improving the bonding property of the Au layer to the Ti layer. . Next, the pad 4 of the flux-coated Si wafer 3
Then, bump solder 2 formed on transfer substrate 1 shown in FIG.
(以上同図C) 次に、Siウエハ3を加熱することによりバンプ用はん
だ2はSiウエハ3のパッド4の上に移動してはんだバン
プ5が形成される。Next, by heating the Si wafer 3, the solder for bumps 2 moves onto the pads 4 of the Si wafer 3 to form the solder bumps 5.
この状態では、はんだバンプ5と転写用基板1とはフ
ラックスによって接合しているのに過ぎない。(以上同
図D) 次に、これをフラックス洗浄液中に浸漬して洗浄する
と、転写用基板1は分離し、半球状のバンプを備えたウ
エハを得ることができる。In this state, the solder bumps 5 and the transfer substrate 1 are merely joined by flux. Next, when this is immersed in a flux cleaning solution for cleaning, the transfer substrate 1 is separated, and a wafer having hemispherical bumps can be obtained.
(以上同図E) 然し、従来の方法はSiウエハを裸の状態で扱うために
露出部が大きく、半導体素子の損傷に繋がる危険性が大
きい。However, in the conventional method, since the Si wafer is handled in a bare state, the exposed portion is large, and there is a high risk that the semiconductor element may be damaged.
また、第2図(E)に示すフラックスの洗浄工程にお
いて、Siウエハ3から離れた転写用基板1が洗浄液の中
に浮遊し、Siウエハ3と擦れるために、集積回路に損傷
を与えて製造歩留まりを低下すると云う問題があり、対
策が必要であった。Further, in the flux cleaning step shown in FIG. 2E, the transfer substrate 1 separated from the Si wafer 3 floats in the cleaning liquid and rubs with the Si wafer 3, thereby damaging the integrated circuit and manufacturing. There was a problem that the yield was reduced, and measures were needed.
以上記したように、発明者等は集積回路が形成されて
いるSiウエハ上に転写法により、はんだバンプを形成す
る方法を提案しているが、はんだバンプの転写の終わっ
たSiウエハを洗浄する際に、転写用の基板との擦れによ
り集積回路が損傷を受けることが問題で、この解決が課
題である。As described above, the present inventors have proposed a method of forming solder bumps on a Si wafer on which an integrated circuit is formed by a transfer method, but wash the Si wafer after the transfer of the solder bumps. At this time, there is a problem that the integrated circuit is damaged by rubbing with the transfer substrate, and this problem is solved.
上記の課題は熱伝導の優れた金属よりなる保持具に半
導体ウエハを嵌合固定した状態で、はんだバンプの電極
パッド上への転写を行った後、この保持具をはんだバン
プ形成面を下側にして洗浄容器中に設置し、フラックス
洗浄を行うことを特徴としてはんだバンプの製造方法を
構成することにより解決することができる。The above-described problem is that after the solder bumps are transferred onto the electrode pads in a state where the semiconductor wafer is fitted and fixed to a holder made of metal having excellent heat conductivity, the holder is placed on the lower side with the solder bump forming surface facing downward. The method can be solved by configuring a method for manufacturing solder bumps, characterized in that the method is set in a cleaning container and flux cleaning is performed.
本発明は銅(Cu)のように熱伝導性のよい金属を用い
てウエハが嵌合する保持具を作り、この保持具を加熱し
てバンプ用はんだをSiウエハのパッドに転写する方法を
とることにより、作業性を向上し、また接触等による不
良発生をなくするものである。The present invention employs a method in which a holder to which a wafer is fitted is formed using a metal having good thermal conductivity such as copper (Cu), and the holder is heated to transfer solder for bumps to pads on a Si wafer. This improves workability and eliminates the occurrence of defects due to contact or the like.
また、洗浄の際には保持具の上下を逆にして洗浄液中
に置いて洗浄を行うと、転写用の基板が分離して沈むこ
とから、集積回路に損傷を与えずにはんだバンプが形成
できるのである。In addition, when cleaning is performed by placing the holder upside down in a cleaning solution and performing cleaning, the transfer substrate is separated and sinks, so that solder bumps can be formed without damaging the integrated circuit. It is.
第1図(A)〜(D)は本発明に係る実施法を説明す
る断面図である。1 (A) to 1 (D) are cross-sectional views for explaining an embodiment according to the present invention.
まず、内側に突出した固定部をもつ円筒状の枠体7に
よってCu製の容器8の外周部を捻子止めできるCu製の保
持具9を準備した。First, there was prepared a Cu holder 9 capable of screwing the outer periphery of a Cu container 8 with a cylindrical frame 7 having a fixing portion protruding inward.
そして、集積回路を形成し、多数のパッド4をマトリ
ックス状に備えているSiウエハ3を保持具9の容器8に
嵌合させた後、枠体7で固定した。Then, an integrated circuit was formed, and the Si wafer 3 having a large number of pads 4 in a matrix was fitted into the container 8 of the holder 9 and then fixed by the frame 7.
(以上同図A) 次に、このSiウエハ3の上にフラックスを塗布した
後、このパッド4に転写用基板1の上に形成してあり、
厚さが100μmのバンプ用はんだ2を位置合わせして当
接した。Next, flux is applied on the Si wafer 3 and then formed on the transfer substrate 1 on the pad 4.
The bump solder 2 having a thickness of 100 μm was aligned and contacted.
(以上同図B) 次に、保持具9の容器8を通してSiウエハ3を220℃
で10分加熱することにより、バンプようはんだ2をSiウ
エハ3のパッド4の上に転写した。Next, the Si wafer 3 is passed through the container 8 of the holder 9 at 220 ° C.
Then, the solder 2 was transferred onto the pad 4 of the Si wafer 3 by heating for 10 minutes.
(以上同図C) 次に、保持具9を逆にし、枠体7を下側にして洗浄容
器10の中に置き、トリクロールエチレンからなる洗浄液
11に浸漬してフラックス洗浄を行うと、フラックスは溶
解して転写用基板1は容器8の底に落下した。(以上同
図D) 次に、保持具9を引き上げ、枠体7を外してSiウエハ
3を取り出すことによりはんだバンプを備えたSiウエハ
を得ることができた。Next, the holder 9 is turned upside down, and the frame 7 is placed in the cleaning container 10 with the frame 7 facing downward.
When the substrate was immersed in 11 to perform flux cleaning, the flux was dissolved and the transfer substrate 1 dropped to the bottom of the container 8. Next, the holder 9 was pulled up, the frame 7 was removed, and the Si wafer 3 was taken out to obtain a Si wafer provided with solder bumps.
本発明の実施により、ウエハに手が触れる機会が減少
し、またフラックス洗浄工程において転写用基板の衝突
も無くなることから、フリップタイプICを装着する際の
製造歩留まりを向上することができる。By implementing the present invention, the chance of touching the wafer is reduced and the collision of the transfer substrate is eliminated in the flux cleaning step, so that the production yield when mounting the flip type IC can be improved.
第1図は本発明を説明する断面図、 第2図は発明者等が提案しているバンプ形成法の断面
図、 である。 図において、 1は転写用基板、2はバンプ用はんだ、 3はSiウエハ、4はパッド、 5ははんだバンプ、7は枠体、 8は容器、9は保持具、 10は洗浄容器、11は洗浄液、 である。FIG. 1 is a cross-sectional view for explaining the present invention, and FIG. 2 is a cross-sectional view of a bump forming method proposed by the inventors. In the figure, 1 is a transfer substrate, 2 is a solder for a bump, 3 is a Si wafer, 4 is a pad, 5 is a solder bump, 7 is a frame, 8 is a container, 9 is a holder, 10 is a cleaning container, and 11 is a cleaning container. Washing liquid,
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−145135(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/321 H01L 21/60──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-145135 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/321 H01L 21/60
Claims (1)
れている該集積回路の電極パッド上に、はんだと反応し
ない転写用基板の上に予め形成してあるはんだバンプを
位置合わせして当接し、半導体ウエハを加熱することに
より、はんだバンプを電極パッド上に転写するはんだバ
ンプの形成方法において、 熱伝導の優れた金属よりなる保持具に前記半導体ウエハ
を嵌合固定した状態で、前記はんだバンプを電極パッド
上に転写を行った後、該保持具をはんだバンプ形成面を
下側にして洗浄容器中に設置し、フラックス洗浄を行う
ことを特徴とするはんだバンプの製造方法。1. A method in which a plurality of integrated circuits are provided on a semiconductor wafer, and solder bumps formed in advance on a transfer substrate which does not react with solder are positioned on electrode pads of the integrated circuits. Contacting and heating the semiconductor wafer to transfer the solder bumps onto the electrode pads. In the method for forming a solder bump, the semiconductor wafer is fitted and fixed to a holder made of a metal having excellent heat conductivity. A method of manufacturing a solder bump, comprising transferring a bump onto an electrode pad, placing the holder in a cleaning container with the surface on which the solder bump is formed facing downward, and performing flux cleaning.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33000689A JP2782869B2 (en) | 1989-12-19 | 1989-12-19 | Manufacturing method of solder bump |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33000689A JP2782869B2 (en) | 1989-12-19 | 1989-12-19 | Manufacturing method of solder bump |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03190138A JPH03190138A (en) | 1991-08-20 |
JP2782869B2 true JP2782869B2 (en) | 1998-08-06 |
Family
ID=18227716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33000689A Expired - Lifetime JP2782869B2 (en) | 1989-12-19 | 1989-12-19 | Manufacturing method of solder bump |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2782869B2 (en) |
-
1989
- 1989-12-19 JP JP33000689A patent/JP2782869B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03190138A (en) | 1991-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3335575B2 (en) | Semiconductor device and manufacturing method thereof | |
US5795818A (en) | Integrated circuit chip to substrate interconnection and method | |
EP1150552B1 (en) | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof | |
US5297333A (en) | Packaging method for flip-chip type semiconductor device | |
US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
US20080088019A1 (en) | Structure and manufacturing method of a chip scale package | |
KR100676039B1 (en) | The fabrication of wafer level chip scale package with solder bumps located on the back side of wafer through vertical interconnection | |
JPH07302797A (en) | Semiconductor element, its manufacturing and method of application | |
JPH0332914B2 (en) | ||
JP2002190488A (en) | Method for manufacturing semiconductor device and the semiconductor device | |
CN207338360U (en) | Semiconductor crystal wafer | |
JP3651346B2 (en) | Semiconductor device and manufacturing method thereof | |
US5646068A (en) | Solder bump transfer for microelectronics packaging and assembly | |
JPH07170098A (en) | Mounting structure of electronic parts and mounting method | |
KR100592121B1 (en) | No-clean flux for flip chip assembly | |
US6664138B2 (en) | Method for fabricating a circuit device | |
JP3382340B2 (en) | Semiconductor element bump formation method | |
JP2003508898A (en) | Microbeam assembly and internal connection method between integrated circuit and substrate | |
US7241640B1 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
JP2715793B2 (en) | Semiconductor device and manufacturing method thereof | |
Totta et al. | Chip-to-package interconnections | |
JP2782869B2 (en) | Manufacturing method of solder bump | |
JPH0779152B2 (en) | Flip-chip type semiconductor device mounting method | |
US7500308B2 (en) | Method of detaching electronic component from printed circuit board | |
JP2615744B2 (en) | Method of forming solder bumps |