JP2773149B2 - Manufacturing method of light receiving element - Google Patents
Manufacturing method of light receiving elementInfo
- Publication number
- JP2773149B2 JP2773149B2 JP63223561A JP22356188A JP2773149B2 JP 2773149 B2 JP2773149 B2 JP 2773149B2 JP 63223561 A JP63223561 A JP 63223561A JP 22356188 A JP22356188 A JP 22356188A JP 2773149 B2 JP2773149 B2 JP 2773149B2
- Authority
- JP
- Japan
- Prior art keywords
- upper electrode
- light receiving
- receiving element
- resist
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、イメージセンサにおける光信号の読み取り
を行なう受光素子に係り、特に受光素子を構成する光電
変換層をエッチングする方法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light receiving element for reading an optical signal in an image sensor, and more particularly to a method for etching a photoelectric conversion layer constituting the light receiving element.
（従来の技術） イメージセンサは、ファクシミリ等の画像読み取りに
使用されるもので、原稿からの濃度に応じて反射光によ
る光信号を電気信号として、直線状に配置した受光素子
から成るホオセンサアレイに電気的走査によって蓄積
し、この電気信号を時系列的に出力するものである。(Prior Art) An image sensor is used for reading an image of a facsimile or the like, and is a photosensor array composed of light receiving elements arranged linearly as an electric signal based on reflected light as an electric signal according to the density from a document. The electric signal is accumulated by electric scanning, and this electric signal is output in time series.
イメージセンサに使用される受光素子は、例えば第３
図にその平面図、第２図（ｆ）に第３図のII−II′線断
面図を示すように、絶縁基板11上に形成された複数の下
部電極12と、これらを覆うように形成された光電変換層
13と、この光電変換層13上に形成された上部電極14とに
より複数のサンドイッチ型センサを並設して成る。上記
下部電極12は、受光部としての画素12aと引き出し電極1
2bから構成されている。そして、上部電極14上に絶縁膜
15を介して遮光膜16が形成され、この遮光膜16が引き出
し電極12b部分を覆うように形成されることによって、
下部電極12に不必要な光信号電流が流れるのを防止し、
解像度の向上を図っている。The light receiving element used for the image sensor is, for example, a third light receiving element.
As shown in the plan view of the figure and the sectional view taken along the line II-II 'of FIG. 3 in FIG. 2 (f), a plurality of lower electrodes 12 formed on an insulating substrate 11 and formed so as to cover them. Photoelectric conversion layer
A plurality of sandwich sensors are juxtaposed by 13 and an upper electrode 14 formed on the photoelectric conversion layer 13. The lower electrode 12 is composed of a pixel 12a as a light receiving portion and an extraction electrode 1.
2b. Then, an insulating film is formed on the upper electrode 14.
A light-shielding film 16 is formed via 15 and the light-shielding film 16 is formed so as to cover the extraction electrode 12b,
Prevent unnecessary optical signal current from flowing through the lower electrode 12,
The resolution is improved.
引き出し電極12bの端部は、受光素子の駆動を行なう
ためのICチップ（図示せず）に接続され、このICチップ
によって各画素12aに蓄積された電荷が順次抽出される
ように構成されている。An end of the extraction electrode 12b is connected to an IC chip (not shown) for driving the light receiving element, and the IC chip is configured to sequentially extract charges accumulated in each pixel 12a. .
上述した受光素子は、第２図（ａ）乃至（ｆ）のよう
な工程によって製造される。The above-described light receiving element is manufactured by the steps shown in FIGS. 2 (a) to 2 (f).
絶縁基板11上にクロム（Cr）の着膜及びフォトリソエ
ッチングプロセスにより複数の下部電極12としてのクロ
ムパターンを形成する。A plurality of chromium patterns as the lower electrodes 12 are formed on the insulating substrate 11 by chromium (Cr) deposition and a photolithographic etching process.
次に、これらを覆うようにアモルファスシリコン層1
3′を着膜し、更にこのアモルファスシリコン層13′を
覆うように上部電極となる酸化インジウム・スズ（IT
O）層14′を着膜する（第２図（ａ））。Next, an amorphous silicon layer 1 is
3 ′, and indium tin oxide (IT) serving as an upper electrode so as to cover the amorphous silicon layer 13 ′.
O) The layer 14 'is deposited (FIG. 2 (a)).
そして、酸化インジウム・スズ（ITO）層14′上に例
えばノボラック系ポジレジストのレジストパターン21を
形成し（第２図（ｂ））、ウエットエッチングにより酸
化インジウム・スズ（ITO）層14′をパターンニングし
て上部電極14を形成し（第２図（ｃ））、次いで同一の
レジストパターン21を用いてドライエッチングによるア
モルファスシリコン層13′をパターンニングして光電変
換層13を形成する（第２図（ｄ））。Then, a resist pattern 21 of, for example, a novolak-based positive resist is formed on the indium tin oxide (ITO) layer 14 '(FIG. 2B), and the indium tin oxide (ITO) layer 14' is patterned by wet etching. To form the upper electrode 14 (FIG. 2 (c)), and then pattern the amorphous silicon layer 13 'by dry etching using the same resist pattern 21 to form the photoelectric conversion layer 13 (FIG. 2 (c)). Figure (d).
そして、レジストパターン21を除去し（第２図
（ｅ））、全面にポリイミド絶縁膜15を着膜し、受光部
幅を規定する遮光膜16をアルミニウムのスパッタリング
により帯状に形成する（第２図（ｆ））。Then, the resist pattern 21 is removed (FIG. 2 (e)), a polyimide insulating film 15 is deposited on the entire surface, and a light-shielding film 16 for defining the light receiving portion width is formed in a strip shape by sputtering aluminum (FIG. 2). (F)).
（発明が解決しようとする課題） しかしながら、上記従来の製造方法であると、ドライ
エッチングによりアモルファスシリコン層13′をパター
ンニングする際に、ノボラック系ポジレジストがエッチ
ングガス（CF4）及びプラズマの影響により変質して上
部電極14上に付着し、レジスト剥離液で容易に溶解する
ことができないという問題点があった。(Problems to be Solved by the Invention) However, according to the conventional manufacturing method described above, when patterning the amorphous silicon layer 13 ′ by dry etching, the novolak-based positive resist is affected by an etching gas (CF 4 ) and plasma. As a result, there is a problem that the material is deteriorated and adheres to the upper electrode 14 and cannot be easily dissolved with a resist stripping solution.
そのため、上部電極14上に部分的にレジスト残渣が残
り、センサ感度に悪影響を及ぼしていた。For this reason, a resist residue partially remains on the upper electrode 14, which adversely affects the sensor sensitivity.
本発明は上記実情に鑑みてなされたもので、一般的な
レジストを使用した場合、アモルファスシリコン層のド
ライエッチング工程以前にレジストを剥離することによ
り、上部電極上にレジスト残渣を生じさせない受光素子
の製造方法を提供することを目的とする。The present invention has been made in view of the above circumstances, and when a general resist is used, by removing the resist before the dry etching step of the amorphous silicon layer, a light-receiving element that does not generate a resist residue on the upper electrode. It is intended to provide a manufacturing method.
（課題を解決するための手段） 上記従来例の問題点を解消するため本発明に係る受光
素子の製造方法は、次の工程からなることを特徴として
いる。(Means for Solving the Problems) In order to solve the problems of the conventional example, a method for manufacturing a light receiving element according to the present invention is characterized by comprising the following steps.
基板上に下部電極を形成する。 A lower electrode is formed on a substrate.
この下部電極上に光電変換層を形成する。 A photoelectric conversion layer is formed on the lower electrode.
この光電変換層上に上部電極を形成する。 An upper electrode is formed on this photoelectric conversion layer.
この上部電極上にレジストパターンを形成する。 A resist pattern is formed on the upper electrode.
このレジストパターンにより前記上部電極だけをエッ
チングする。With this resist pattern, only the upper electrode is etched.
レジストパターンを除去した後、前工程でエッチング
された上部電極をマスクとして前記光電変換層をエッチ
ングする。After removing the resist pattern, the photoelectric conversion layer is etched using the upper electrode etched in the previous step as a mask.
（作用） 本発明によれば、アモルファスシリコン層は上部電極
のパターンをマスクとしてエッチングされ、アモルファ
スシリコン層のドライエッチングをする際に、既に上部
電極上のレジストは除去されているので、上部電極上で
レジストがドライエッチングにより変質されることがな
い。(Operation) According to the present invention, the amorphous silicon layer is etched using the pattern of the upper electrode as a mask, and the resist on the upper electrode is already removed when the amorphous silicon layer is dry-etched. Thus, the resist is not deteriorated by dry etching.
（実施例） 本発明の一実施例について図面を参照しながら説明す
る。(Example) An example of the present invention will be described with reference to the drawings.
第１図（ａ）乃至（ｆ）に示す受光素子の断面図を用
いて、実施例に係る受光素子の製造方法について説明す
る。A method for manufacturing the light receiving element according to the embodiment will be described with reference to the cross-sectional views of the light receiving element shown in FIGS. 1 (a) to 1 (f).
絶縁基板１上の全面にクロムを1500Åの膜厚に着膜
し、ホトリソグラフィ法でパターニングして下部電極２
を形成する（第１図（ａ））。Chromium is deposited on the entire surface of the insulating substrate 1 to a thickness of 1500 、 and patterned by photolithography to form the lower electrode 2
Is formed (FIG. 1A).
Ｐ−CVDを用いてアモルファスシリコン（ａ−Si）層
３′を膜厚1.5μｍに全面に着膜し、次いでスパッタ法
により酸化インジウム・スズ（ITO）層４′を膜厚800Å
となるようにアモルファスシリコン３′上の全面に着膜
する（第１図（ｂ））。An amorphous silicon (a-Si) layer 3 'is deposited on the entire surface to a thickness of 1.5 .mu.m using P-CVD, and then an indium tin oxide (ITO) layer 4' is formed to a thickness of 800 .ANG. By sputtering.
Is formed on the entire surface of the amorphous silicon 3 '(FIG. 1 (b)).
酸化インジウム・スズ（ITO）層４′上に一般に使用
されるレジスト（例えばノボラック系ポリレジスト）で
レジストパターン５を形成し（第１図（ｃ））、混酸
（塩酸：硝酸：水＝1:0.8:8,vol％）で90秒以上ウェッ
トエッチングを行なうことにより、酸化インジウム・ス
ズ（ITO）層４′をエッチングして上部電極４を形成す
る（第１図（ｄ））。A resist pattern 5 is formed on the indium tin oxide (ITO) layer 4 'using a generally used resist (for example, a novolak-based poly resist) (FIG. 1 (c)), and a mixed acid (hydrochloric acid: nitric acid: water = 1: 1). The upper electrode 4 is formed by etching the indium tin oxide (ITO) layer 4 'by performing wet etching for 90 seconds or more at 0.8: 8, vol%) (FIG. 1 (d)).
次いで、レジストパターン５を剥離液により溶解し、
上部電極４上からレジストパターン５を除去する（第１
図（ｅ））。レジストパターン５は未だドライエッチン
グ雰囲気中に置かれていないので、上部電極４上から容
易かつ完全に剥離させることができる。Next, the resist pattern 5 is dissolved by a stripper,
The resist pattern 5 is removed from the upper electrode 4 (first
Figure (e). Since the resist pattern 5 has not been placed in a dry etching atmosphere yet, it can be easily and completely removed from the upper electrode 4.
次にドライエッチング装置を用い、CF4 100SCCM,O2 1
0SCCM,圧力0.5Torr,POWER 300Wの条件下で500秒プラズ
マエッチングを行なうことにより、上部電極４をマスク
としてアモルファスシリコン３′をエッチングして光電
変換層３を形成する（第１図（ｆ））。上部電極４は前
記レジストパターン５と同一のパターンに形成されてい
るので、光電変換層３はレジストパターン５を用いたの
と同様にパターン化することができる。そして、下部電
極2,光電変換層3,上部電極４とが重なり合った部分が受
光素子を構成する。Next, using a dry etching apparatus, CF 4 100 SCCM, O 2 1
Plasma etching is performed for 500 seconds under the conditions of 0 SCCM, a pressure of 0.5 Torr, and a power of 300 W to etch the amorphous silicon 3 'using the upper electrode 4 as a mask to form the photoelectric conversion layer 3 (FIG. 1 (f)). . Since the upper electrode 4 is formed in the same pattern as the resist pattern 5, the photoelectric conversion layer 3 can be patterned in the same manner as when the resist pattern 5 is used. A portion where the lower electrode 2, the photoelectric conversion layer 3, and the upper electrode 4 overlap each other forms a light receiving element.
（発明の効果） 上述したように本発明方法は、上部電極のパターンを
マスクとしてアモルファスシリコン層のエッチングを行
なうので、上部電極のパターンニングを行なうレジスト
をドライエッチングで変質させることがない。従って、
上部電極上にレジスト残渣を生じさせず、センサ感度の
均一な受光素子を得ることができる。(Effects of the Invention) As described above, in the method of the present invention, since the amorphous silicon layer is etched using the pattern of the upper electrode as a mask, the resist for patterning the upper electrode is not deteriorated by dry etching. Therefore,
A light receiving element having a uniform sensor sensitivity can be obtained without generating a resist residue on the upper electrode.
第１図（ａ）乃至（ｆ）は本発明方法実施例の受光素子
の製造工程図、第２図（ａ）乃至（ｆ）は従来の受光素
子の製造工程図、第３図は従来の受光素子の一部平面説
明図である。 １……絶縁基板 ２……下部電極 ３……光電変換層 ４……上部電極 ５……レジストパターン1 (a) to 1 (f) are manufacturing process diagrams of a light receiving element according to a method embodiment of the present invention, FIGS. 2 (a) to (f) are manufacturing process diagrams of a conventional light receiving element, and FIG. FIG. 3 is a partial plan view of a light receiving element. DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 2 ... Lower electrode 3 ... Photoelectric conversion layer 4 ... Upper electrode 5 ... Resist pattern
Claims (1)
部電極上に光電変換層を形成する工程と、該光電変換層
上に上部電極を形成する工程と、該上部電極上にレジス
トパターンを形成する工程と、該レジストパターンによ
り前記上部電極だけをエッチングする工程と、レジスト
パターンを除去した後、前工程でエッチングされた上部
電極をマスクとして前記光電変換層をエッチングする工
程とを具備することを特徴とする受光素子の製造方法。A step of forming a lower electrode on the substrate, a step of forming a photoelectric conversion layer on the lower electrode, a step of forming an upper electrode on the photoelectric conversion layer, and a step of forming a resist on the upper electrode. Forming a pattern, etching only the upper electrode with the resist pattern, removing the resist pattern, and etching the photoelectric conversion layer using the upper electrode etched in the previous step as a mask. A method for manufacturing a light receiving element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223561A JP2773149B2 (en) | 1988-09-08 | 1988-09-08 | Manufacturing method of light receiving element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223561A JP2773149B2 (en) | 1988-09-08 | 1988-09-08 | Manufacturing method of light receiving element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272664A JPH0272664A (en) | 1990-03-12 |
| JP2773149B2 true JP2773149B2 (en) | 1998-07-09 |
Family
ID=16800090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63223561A Expired - Fee Related JP2773149B2 (en) | 1988-09-08 | 1988-09-08 | Manufacturing method of light receiving element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773149B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278873A (en) * | 1989-04-20 | 1990-11-15 | Toshiba Corp | Manufacture of close contact sensor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254463A (en) * | 1985-09-03 | 1987-03-10 | Seiko Epson Corp | Manufacture of solid-state image pickup device |
-
1988
- 1988-09-08 JP JP63223561A patent/JP2773149B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0272664A (en) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0442934A (en) | Multilayer interconnection structure | |
| JP3986815B2 (en) | Imager array manufacturing method | |
| JPH04154165A (en) | Semiconductor device | |
| US4665008A (en) | Method for fabricating thin-film image sensing devices | |
| JP2773149B2 (en) | Manufacturing method of light receiving element | |
| US4803375A (en) | Image sensors and methods of manufacturing same including semiconductor layer over entire substrate surface | |
| US5360744A (en) | Method of manufacturing image sensor | |
| JPH03295275A (en) | Thin film transistor | |
| EP0228280A1 (en) | Image sensors and methods of manufacturing same | |
| JPH04199029A (en) | Manufacture of thin-film transistor and multilayer wiring | |
| JPH07118527B2 (en) | Image sensor manufacturing method | |
| JPH0272665A (en) | Manufacture of photodetector | |
| JPH08102547A (en) | Photoelectric conversion device and its manufacture | |
| JP2745616B2 (en) | Manufacturing method of light receiving element | |
| JP2920691B2 (en) | Contact image sensor | |
| KR940005901B1 (en) | Method of fabricating image sensor | |
| JPS62171154A (en) | Photosensor | |
| JPH0228975A (en) | Manufacture of image sensor | |
| JP2831997B2 (en) | Method for manufacturing semiconductor device | |
| JPH04215474A (en) | Manufacture of wirings of semiconductor element | |
| US4705598A (en) | Method of producing photosensor | |
| JP2780294B2 (en) | Solid-state imaging device | |
| JPS59172764A (en) | Solid-state image pickup device | |
| JPS63177462A (en) | Manfuacture of image sensor | |
| JPS61295658A (en) | Manufacture of photoelectric conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |