JP2767185B2 - Battery charge / discharge circuit - Google Patents
Battery charge / discharge circuitInfo
- Publication number
- JP2767185B2 JP2767185B2 JP5143676A JP14367693A JP2767185B2 JP 2767185 B2 JP2767185 B2 JP 2767185B2 JP 5143676 A JP5143676 A JP 5143676A JP 14367693 A JP14367693 A JP 14367693A JP 2767185 B2 JP2767185 B2 JP 2767185B2
- Authority
- JP
- Japan
- Prior art keywords
- battery
- voltage
- capacitor
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、通常動作電圧(充電回
路の入力電圧)とバッテリーによるバックアップ時の電
圧とが近いバッテリー充放電回路において、任意の充電
電圧に対して絶縁型の昇降圧コンバータを使用すること
なく充電可能なバッテリー充放電回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a battery charge / discharge circuit in which a normal operating voltage (input voltage of a charging circuit) is close to a voltage at the time of backup by a battery. The present invention relates to a battery charge / discharge circuit that can be charged without using a battery.
【0002】[0002]
【従来の技術】図7はバッテリー充放電回路の従来例を
示す図である。同図において、10は昇降圧コンバータ
(絶縁型)、C2はコンデンサ、D2とD3はダイオー
ド、Eはバッテリー、Q2はトランジスタ、Q3はMO
SFETトランジスタ、R1ないしR4は抵抗をそれぞ
れ示している。2. Description of the Related Art FIG. 7 is a diagram showing a conventional example of a battery charge / discharge circuit. In the figure, 10 is a buck-boost converter (insulation type), C2 is a capacitor, D2 and D3 are diodes, E is a battery, Q2 is a transistor, and Q3 is an MO.
The SFET transistors, R1 to R4, indicate resistors, respectively.
【0003】充電時は、+入出力端子および−入出力端
子の間に他装置からの直流電圧が印加され、*ONは高
インピーダンスであり、トランジスタQ2がオフ、トラ
ンジスタQ3もオフである。この状態の下では、昇降圧
コンバータ10から出力される電流によってコンデンサ
C2が充電され、コンデンサC2からダイオードD2を
介してバッテリーEに電流が流れ、バッテリーEが充電
される。他装置からの直流電圧がオフされた場合には、
*ONが低レベルにされ、トランジスタQ2がオンし、
トランジスタQ3もオンする。トランジスタQ3がオン
すると、バッテリーE→ダイオードD3→負荷(図示せ
ず)→トランジスタQ3→バッテリーEの閉ループに電
流が流れる。During charging, a DC voltage from another device is applied between the + input / output terminal and the − input / output terminal, * ON is high impedance, the transistor Q2 is off, and the transistor Q3 is off. Under this state, the capacitor C2 is charged by the current output from the step-up / step-down converter 10, the current flows from the capacitor C2 to the battery E via the diode D2, and the battery E is charged. When the DC voltage from another device is turned off,
* ON is set to low level, transistor Q2 turns on,
The transistor Q3 also turns on. When the transistor Q3 is turned on, a current flows through a closed loop of the battery E → the diode D3 → the load (not shown) → the transistor Q3 → the battery E.
【0004】図8は図7の従来例の詳細を示す図であ
る。同図において、3は制御回路、4は誤差増幅回路、
7はホト・カプラ、C1はコンデンサ、D1はダイオー
ド、Q1はトランジスタ、Tは変圧器をそれぞれ示して
いる。なお,図7と同一符号は同一物を示す。FIG. 8 is a diagram showing details of the conventional example of FIG. In the figure, 3 is a control circuit, 4 is an error amplifier circuit,
Reference numeral 7 denotes a photocoupler, C1 denotes a capacitor, D1 denotes a diode, Q1 denotes a transistor, and T denotes a transformer. The same reference numerals as those in FIG. 7 indicate the same components.
【0005】変圧器Tの1次巻線の上端は線で+入出力
端子に接続され、1次巻線の下端はトランジスタQ1の
コレクタに接続されている。トランジスタQ1のエミッ
タは、線を介して−入出力端子に接続されている。制御
回路3は、トランジスタQ1のベースにオン/オフ信号
を供給するものであり、ホト・カプラ7を介して誤差増
幅回路4から送られてくる制御信号に応じてトランジス
タQ1のオン/オフ時間を制御する。[0005] The upper end of the primary winding of the transformer T is connected to the + input / output terminal by a wire, and the lower end of the primary winding is connected to the collector of the transistor Q1. The emitter of the transistor Q1 is connected to a negative input / output terminal via a line. The control circuit 3 supplies an on / off signal to the base of the transistor Q1, and adjusts the on / off time of the transistor Q1 according to a control signal sent from the error amplifier circuit 4 via the photocoupler 7. Control.
【0006】変圧器Tの2次巻線の上端はダイオードD
1のアノードに接続され、ダイオードD1のカソードは
コンデンサC2の上端およびダイオードD2のアノード
に接続されている。変圧器Tの2次巻線の下端はコンデ
ンサC2の下端に接続されている。誤差増幅回路4は、
コンデンサC2の電圧と電圧設定値の差を増幅するもの
である。誤差増幅回路4の出力は、ホト・カプラ7を介
して制御回路3に送られる。[0006] The upper end of the secondary winding of the transformer T is a diode D
1 and the cathode of the diode D1 is connected to the upper end of the capacitor C2 and the anode of the diode D2. The lower end of the secondary winding of the transformer T is connected to the lower end of the capacitor C2. The error amplifier circuit 4
It amplifies the difference between the voltage of the capacitor C2 and the set voltage value. The output of the error amplification circuit 4 is sent to the control circuit 3 via the photo coupler 7.
【0007】[0007]
【発明が解決しようとする課題】従来、充電初期電圧が
充電回路の入力電圧より低く、充電末期の電圧が充電回
路の入力電圧より高い場合、充電回路として昇降圧コン
バータを用いる必要があった。また、バッテリーの放電
スイッチとしてパワーMOSFETトランジスタを用い
た場合、ON抵抗にとって有利なNチャネル・タイプを
使用すると、GNDレベルが異なるため、絶縁型で設計
する必要があった。本発明は、この点に鑑みて創作され
たものであって、放電スイッチとしてNチャネル型のM
OSFETトランジスタを使用することが可能で且つ絶
縁型の昇降圧コンバータを使用することなく任意の充電
電圧に対して充電可能とするバッテリー充放電回路を提
供することを目的としている。Conventionally, when the initial charging voltage is lower than the input voltage of the charging circuit and the voltage at the end of charging is higher than the input voltage of the charging circuit, it has been necessary to use a buck-boost converter as the charging circuit. In addition, when a power MOSFET transistor is used as a battery discharge switch, if an N-channel type, which is advantageous for ON resistance, is used, the GND level is different. The present invention has been made in view of this point, and has an N-channel type M as a discharge switch.
It is an object of the present invention to provide a battery charge / discharge circuit that can use an OSFET transistor and that can be charged to an arbitrary charge voltage without using an insulating buck-boost converter.
【0008】[0008]
【課題を解決するための手段】図1は本発明の原理説明
図である。請求項1のバッテリー充放電回路は、+入出
力端子と、−入出力端子と、下端が−入出力端子に接続
されたコイル(L1)と、一端が+入出力端子に接続され他
端がコイル(L1)の上端に接続されたスイッチング手段(Q
1)と、スイッチング手段(Q1)をオン/オフする制御回路
(3) とを有する負電圧コンバータ(20)と、上端がコイル
(L1)の下端に接続されたコンデンサ(C2)と、コンデンサ
(C2)の下端とコイル(L1)の上端の間に配置され且つコン
デンサ(C2)の下端からコイル(L1)の上端に向けて電流を
流すことを可能とする第1のダイオード(D1)と、−側が
コンデンサ(C2)の下端に接続されたバッテリー(E) と、
コンデンサ(C2)の上端とバッテリー(E) の+側の間に配
置され且つコンデンサ(C2)の上端からバッテリー(E) の
+側に向けて電流を流すことを可能とする第2のダイオ
ード(D2)と、バッテリー(E) の+側と+入出力端子の間
に配置され且つバッテリー(E) の+側から+入出力端子
に向けて電流を流すことを可能とする第3のダイオード
(D3)と、ソースが第1のダイオード(D1)のアノードに接
続されドレインが−入出力端子に接続された放電用のN
チャネルMOSFETトランジスタ(Q3)と、オン指示信
号(*ON) の値に応じて放電用のNチャネルMOSFET
トランジスタ(Q3)のオン/オフを制御する放電制御回路
(8) とを具備することを特徴とするものである。FIG. 1 is a diagram illustrating the principle of the present invention. The battery charging / discharging circuit according to claim 1, wherein the + input / output terminal, the − input / output terminal, the coil (L1) having a lower end connected to the − input / output terminal, one end connected to the + input / output terminal, and the other end connected to the + input / output terminal. Switching means (Q connected to the upper end of the coil (L1)
1) and control circuit to turn on / off the switching means (Q1)
(3) a negative voltage converter (20) having
The capacitor (C2) connected to the lower end of (L1) and the capacitor
A first diode (D1) disposed between the lower end of (C2) and the upper end of the coil (L1) and capable of flowing a current from the lower end of the capacitor (C2) toward the upper end of the coil (L1); ,-Battery (E) connected to the lower end of the capacitor (C2),
A second diode (C) disposed between the upper end of the capacitor (C2) and the + side of the battery (E) and capable of flowing current from the upper end of the capacitor (C2) toward the + side of the battery (E); D2) and a third diode disposed between the + side and the + input / output terminal of the battery (E) and capable of flowing a current from the + side of the battery (E) to the + input / output terminal.
(D3), a discharge N whose source is connected to the anode of the first diode (D1) and whose drain is connected to the -I / O terminal.
Channel MOSFET transistor (Q3) and N-channel MOSFET for discharging according to the value of ON instruction signal (* ON)
Discharge control circuit that controls on / off of transistor (Q3)
(8).
【0009】請求項2のバッテリー充放電回路は、請求
項1のバッテリー充放電回路において、コンデンサ(C2)
の両端電圧と電圧設定値の差を出力する電圧誤差出力回
路(4)を具備し、制御回路(3) が電圧誤差出力回路(4)
の出力を参照してスイッチング手段(Q1)のオン/オフを
制御することを特徴とするものである。The battery charging / discharging circuit according to claim 2 is the battery charging / discharging circuit according to claim 1, wherein the capacitor (C2)
A voltage error output circuit (4) that outputs a difference between the voltage between both ends and the voltage set value, and the control circuit (3) is a voltage error output circuit (4).
The on / off control of the switching means (Q1) is controlled with reference to the output of (1).
【0010】請求項3のバッテリー充放電回路は、請求
項1または請求項2のバッテリー充放電回路において、
バッテリー(E) に流れ込む電流と電流設定値の誤差を出
力する電流誤差出力回路を具備し、制御回路(3) が電流
誤差出力回路の出力を参照してスイッチング手段(Q1)の
オン/オフを制御することを特徴とするものである。According to a third aspect of the present invention, in the battery charging / discharging circuit according to the first or second aspect,
A current error output circuit for outputting an error between a current flowing into the battery (E) and a current set value, and a control circuit (3) turning on / off the switching means (Q1) by referring to an output of the current error output circuit. It is characterized by controlling.
【0011】請求項4のバッテリー充放電回路は、請求
項1または請求項2または請求項3のバッテリー充放電
回路において、オン指示信号(*ON) の値が放電用のNチ
ャネルMOSFETトランジスタ(Q3)のオンを指示して
いる時には、制御回路(3) がスイッチング手段(Q1)をオ
フ状態にすることを特徴とするものである。According to a fourth aspect of the present invention, there is provided a battery charging / discharging circuit according to the first, second, or third aspect, wherein the value of the ON instruction signal (* ON) is set to a discharging N-channel MOSFET transistor (Q3 ), The control circuit (3) turns off the switching means (Q1).
【0012】[0012]
【作用】請求項1のバッテリー充放電回路の作用につい
て説明する。+入出力端子と−入出力端子の間に他装置
からの直流電圧が印加され、MOSFETトランジスタ
Q3がオフであると仮定する。この状態の下では、スイ
ッチング手段Q1がオンすると、コイルL1に電流が流
れ、コイルL1にエネルギーが蓄積される。スイッチン
グ手段Q1がオフすると、コイルL1に蓄積されたエネ
ルギーによって、コンデンサC2が充電され、バッテリ
ーEの電圧がコンデンサC2の電圧より低いと、バッテ
リーEが充電される。+入出力端子と−入出力端子の間
に他装置からの直流電圧が印加されず、MOSFETト
ランジスタQ3がオンであると仮定する。この状態の下
ではバッテリーE→ダイオードD3→負荷(図示せず)
→トランジスタQ3→バッテリーEの閉ループに電流が
流れる。The operation of the battery charging / discharging circuit according to claim 1 will be described. It is assumed that a DC voltage from another device is applied between the + input / output terminal and the − input / output terminal, and the MOSFET transistor Q3 is off. Under this state, when the switching means Q1 is turned on, a current flows through the coil L1 and energy is accumulated in the coil L1. When the switching means Q1 is turned off, the capacitor C2 is charged by the energy stored in the coil L1, and when the voltage of the battery E is lower than the voltage of the capacitor C2, the battery E is charged. It is assumed that no DC voltage is applied from another device between the + input / output terminal and the −input / output terminal, and that the MOSFET transistor Q3 is on. Under this condition, battery E → diode D3 → load (not shown)
→ Transistor Q3 → Current flows through the closed loop of battery E.
【0013】請求項2および請求項3のバッテリー充放
電回路の作用について説明する。電圧誤差出力回路4
は、コンデンサC2の電圧と電圧設定値との差を出力す
る。制御回路3は、この誤差を参照して、コンデンサC
2の電圧が電圧設定値になるようにスイッチング手段Q
1のオン/オフを制御する。バッテリーEに流れ込む電
流が一定値になるように、スイッチング手段Q1のオン
/オフを制御することも出来る。The operation of the battery charging / discharging circuits according to the second and third aspects will be described. Voltage error output circuit 4
Outputs the difference between the voltage of the capacitor C2 and the voltage set value. The control circuit 3 refers to this error and refers to the capacitor C
Switching means Q so that the voltage of
1 is turned on / off. On / off of the switching means Q1 can be controlled so that the current flowing into the battery E becomes a constant value.
【0014】請求項4のバッテリー充放電回路の作用に
ついて説明する。オン指示信号*ONが所定の状態(例
えば低レベル)になると、トランジスタQ3はオンす
る。制御回路3は、オン指示信号*ONが所定の状態に
なると、スイッチング手段Q1をオフ状態にする。The operation of the battery charge / discharge circuit of claim 4 will be described. When the ON instruction signal * ON becomes a predetermined state (for example, low level), the transistor Q3 turns on. When the ON instruction signal * ON enters a predetermined state, the control circuit 3 turns the switching means Q1 OFF.
【0015】[0015]
【実施例】図2は本発明の概要を示す図である。同図に
おいて、20は負電圧コンバータ、C2はコンデンサ、
D1ないしD3はダイオード、Eはバッテリー、Q2は
トランジスタ、Q3はNチャネルのMOSFETトラン
ジスタ、R1ないしR4は抵抗をそれぞれ示している。FIG. 2 is a diagram showing an outline of the present invention. In the figure, 20 is a negative voltage converter, C2 is a capacitor,
D1 to D3 are diodes, E is a battery, Q2 is a transistor, Q3 is an N-channel MOSFET transistor, and R1 to R4 are resistors.
【0016】−入出力端子は0電位(GND)であり、
−入出力端子は線を介して負電圧コンバータ20の+側
出力に接続されている。負電圧コンバータ20の−側出
力にはダイオードD1のカソードが接続されており、ダ
イオードD1のアノードはMOSFETトランジスタQ
3のソースに接続されている。MOSFETトランジス
タQ3のドレインは、−入出力端子に接続されている。The input / output terminals are at 0 potential (GND),
The negative input / output terminal is connected to the positive output of the negative voltage converter 20 via a line. The negative output of the negative voltage converter 20 is connected to the cathode of a diode D1, and the anode of the diode D1 is connected to a MOSFET transistor Q1.
3 sources. The drain of the MOSFET transistor Q3 is connected to the -input / output terminal.
【0017】抵抗R1とR2は直列接続され、抵抗R1
の上端は+入出力端子に接続され、抵抗R2の下端には
*ONが印加され、抵抗R1とR2の接合点はトランジ
スタQ2のベースに接続されている。トランジスタQ2
のエミッタは+入出力端子に接続され、トランジスタQ
2のコレクタには抵抗R3の上端が接続され、抵抗R3
の下端にはトランジスタQ3のゲートが接続されてい
る。また、抵抗R3の下端には抵抗R4が接続され、抵
抗R4の下端はトランジスタQ3のソースに接続されて
いる。The resistors R1 and R2 are connected in series, and the resistors R1 and R2 are connected in series.
Is connected to the + input / output terminal, * ON is applied to the lower end of the resistor R2, and the junction of the resistors R1 and R2 is connected to the base of the transistor Q2. Transistor Q2
Is connected to the + input / output terminal, and the transistor Q
2 is connected to the upper end of a resistor R3.
The lower end is connected to the gate of the transistor Q3. The lower end of the resistor R3 is connected to the resistor R4, and the lower end of the resistor R4 is connected to the source of the transistor Q3.
【0018】負電圧コンバータ20の+側出力は、コン
デンサC2の上端に接続され、コンデンサC2の下端は
ダイオードD1のアノードに接続されている。負電圧コ
ンバータ20の+出力はダイオードD2のアノードにも
接続され、ダイオードD2のカソードはバッテリーEの
+側に接続されており、バッテリーEの−側はダイオー
ドD1のアノードに接続されている。ダイオードD2の
カソードはダイオードD3のアノードにも接続され、ダ
イオードD3のカソードは+入出力端子に接続されてい
る。The + output of the negative voltage converter 20 is connected to the upper end of the capacitor C2, and the lower end of the capacitor C2 is connected to the anode of the diode D1. The + output of the negative voltage converter 20 is also connected to the anode of the diode D2, the cathode of the diode D2 is connected to the + side of the battery E, and the − side of the battery E is connected to the anode of the diode D1. The cathode of the diode D2 is also connected to the anode of the diode D3, and the cathode of the diode D3 is connected to the + input / output terminal.
【0019】+入出力端子と−入出力端子の間に他装置
からの直流電圧が印加され且つトランジスタQ3がオフ
の状態の下では、負電圧コンバータ20からの電流はコ
ンデンサC2,ダイオードD1を経由して流れ、コンデ
ンサC2を充電する。コンデンサC2の電圧がバッテリ
ーEの電圧よりも高いと、コンデンサC2→バッテリー
E→コンデンサC2の閉ループに電流が流れ、バッテリ
ーEが充電される。When a DC voltage from another device is applied between the + I / O terminal and the -I / O terminal and the transistor Q3 is off, the current from the negative voltage converter 20 passes through the capacitor C2 and the diode D1. To charge the capacitor C2. When the voltage of the capacitor C2 is higher than the voltage of the battery E, a current flows through a closed loop of the capacitor C2 → the battery E → the capacitor C2, and the battery E is charged.
【0020】*ONが低レベルになると、トランジスタ
Q2がオンし、トランジスタQ3のゲートに高レベルが
印加され、トランジスタQ3がオンする。トランジスタ
Q3がオンすると、バッテリーE→ダイオードD3→負
荷(図示せず)→トランジスタQ3→バッテリーEの閉
ループに電流が流れる。When * ON goes low, the transistor Q2 turns on, a high level is applied to the gate of the transistor Q3, and the transistor Q3 turns on. When the transistor Q3 is turned on, a current flows through a closed loop of the battery E → the diode D3 → the load (not shown) → the transistor Q3 → the battery E.
【0021】図3は本発明の第1実施例の概要を示す図
である。同図において、1はコイルL1の上端、2はコ
イルL1の下端、3は制御回路、4は誤差増幅回路、C
1とC2はコンデンサ、D1ないしD3はダイオード、
Eはバッテリー、L1はコイル、Q1とQ2はトランジ
スタ、Q3はNチャネルのMOSFETトランジスタ、
R1ないしR4は抵抗をそれぞれ示している。FIG. 3 is a diagram showing an outline of the first embodiment of the present invention. In the figure, 1 is the upper end of the coil L1, 2 is the lower end of the coil L1, 3 is a control circuit, 4 is an error amplifier circuit, C
1 and C2 are capacitors, D1 to D3 are diodes,
E is a battery, L1 is a coil, Q1 and Q2 are transistors, Q3 is an N-channel MOSFET transistor,
R1 to R4 indicate resistors, respectively.
【0022】トランジスタQ1のエミッタは線を介して
+入出力端子に接続されており、トランジスタQ1のコ
レクタはコイルL1の上端に接続されており、トランジ
スタQ1のベースには制御回路3からオン/オフ信号が
印加される。コイルL1の下端はコンデンサC2の上端
に接続されている。コンデンサC2の下端はダイオード
D1のアノードに接続され、ダイオードD1のカソード
はコイルL1の上端に接続されている。誤差増幅回路4
は、コンデンサC2の電圧と電圧設定値の差を増幅する
ものである。誤差増幅回路4の出力は、制御回路3に送
られる。制御回路3は、誤差増幅回路4からの制御信号
に応じてトランジスタQ1のオン/オフ時間を制御す
る。The emitter of the transistor Q1 is connected to the + input / output terminal via a line, the collector of the transistor Q1 is connected to the upper end of the coil L1, and the base of the transistor Q1 is turned on / off by the control circuit 3 from the control circuit 3. A signal is applied. The lower end of the coil L1 is connected to the upper end of the capacitor C2. The lower end of the capacitor C2 is connected to the anode of the diode D1, and the cathode of the diode D1 is connected to the upper end of the coil L1. Error amplification circuit 4
Amplifies the difference between the voltage of the capacitor C2 and the voltage set value. The output of the error amplification circuit 4 is sent to the control circuit 3. The control circuit 3 controls the on / off time of the transistor Q1 according to a control signal from the error amplifier circuit 4.
【0023】トランジスタQ1がオンすると、+入出力
端子→トランジスタQ1→コイルL1→−入出力端子の
パスに電流が流れ、コイルL1の中にエネルギーが蓄積
される。トランジスタQ1がオフすると、コイルL1に
蓄えられているエネルギーによって、コイルL1→コン
デンサC2→ダイオードD1→コイルL1の閉ループに
電流が流れ、コンデンサC2が充電される。コンデンサ
C2の電圧がバッテリーEの電圧よりも高いと、コンデ
ンサC2→ダイオードD2→バッテリーE→コンデンサ
C2の閉ループに電流が流れ、バッテリーEが充電され
る。When the transistor Q1 is turned on, a current flows through the path of the + input / output terminal → transistor Q1 → coil L1 → −input / output terminal, and energy is accumulated in the coil L1. When the transistor Q1 is turned off, a current flows through a closed loop of the coil L1, the capacitor C2, the diode D1, and the coil L1 due to the energy stored in the coil L1, and the capacitor C2 is charged. When the voltage of the capacitor C2 is higher than the voltage of the battery E, a current flows through a closed loop of the capacitor C2 → the diode D2 → the battery E → the capacitor C2, and the battery E is charged.
【0024】図3の実施例の動作を説明する。*ONが
高インピーダンスの状態の下で+入出力端子と−入出力
端子の間に電圧V0が印加されると、スイッチング・ト
ランジスタQ1によってコイルL1に電圧が印加され
る。トランジスタQ1がオフすると、コイルL1の上端
→コンデンサC2→ダイオードD1→コイルL1の下端
の経路で電流が流れ、コンデンサC2が充電される。The operation of the embodiment shown in FIG. 3 will be described. When a voltage V0 is applied between the + input / output terminal and the − input / output terminal while * ON is in a high impedance state, a voltage is applied to the coil L1 by the switching transistor Q1. When the transistor Q1 is turned off, a current flows through a path from the upper end of the coil L1, the capacitor C2, the diode D1, and the lower end of the coil L1, and the capacitor C2 is charged.
【0025】誤差増幅回路4によって電圧設定値とコン
デンサC2の電圧V1との誤差が求められ、この電圧誤
差が制御回路3にフィードバックされ、コンデンサC2
の電圧V1が電圧設定値に安定化される。コンデンサC
2の電圧V1からダイオードD2の順方向電圧VF を引
いた電圧がバッテリーEに印加され、バッテリーEの充
電が行われる。The error between the voltage setting value and the voltage V1 of the capacitor C2 is obtained by the error amplifying circuit 4, and this voltage error is fed back to the control circuit 3 and the voltage of the capacitor C2 is obtained.
Is stabilized at the voltage set value. Capacitor C
Voltage from the second voltage V1 minus the forward voltage V F of the diode D2 is applied to the battery E, the charging of the battery E is performed.
【0026】バッテリーEの電圧が誤差増幅回路4およ
び制御回路3によって決定される電圧以下の場合には、
制御回路3で決定される電流制限によってバッテリー充
電が行われ、充電と共に上昇したバッテリー電圧が所定
の電圧になった時点で安定電圧に維持される。例えば鉛
酸蓄電池やLi2次バッテリーのように定電圧充電が推
奨され、また充電電流の上限が規定されているバッテリ
ーに対しては、このような制御が行われる。When the voltage of the battery E is lower than the voltage determined by the error amplifier circuit 4 and the control circuit 3,
Battery charging is performed by the current limitation determined by the control circuit 3, and the battery voltage is maintained at a stable voltage when the battery voltage increased with charging reaches a predetermined voltage. For example, such control is performed for a battery that is recommended to be charged at a constant voltage, such as a lead acid storage battery or a Li secondary battery, and has an upper limit of the charging current.
【0027】バッテリーEの放電を行いたい場合には、
*ONを低レベルにする。*ONが低レベルになると、
トランジスタQ2はオンされ、NチャネルのMOSFE
TトランジスタQ3もオンされる。この際に、トランジ
スタQ1がオン/オフを繰り返していると、コイルL1
の下端→トランジスタQ3→ダイオードD1→コイルL
1の上端に至る閉ループが形成され、この閉ループに過
電流が流れる。このような過電流の発生を防止するため
に、制御回路3に電流制限機能を持たせることも出来る
し、*ONが低レベルのときに制御回路3を停止させ、
トランジスタQ1をオフ状態に保つようにすることも出
来る。In order to discharge the battery E,
* Turn ON low. * When ON goes low,
The transistor Q2 is turned on, and the N-channel MOSFE
The T transistor Q3 is also turned on. At this time, if the transistor Q1 repeats on / off, the coil L1
Lower end → transistor Q3 → diode D1 → coil L
1 is formed, and an overcurrent flows through the closed loop. In order to prevent the occurrence of such an overcurrent, the control circuit 3 may be provided with a current limiting function. When * ON is at a low level, the control circuit 3 is stopped.
The transistor Q1 can be kept off.
【0028】図4は図3の実施例の充電電流/電圧特性
を示す図である。バッテリーには一般的に許容充電電流
の最大値が規定されており、その値を越える充電電流で
充電を行うと、温度上昇などによりバッテリーを破損し
たり、寿命を劣化させることがある。制御回路3による
電流制限によりそれを回避する。FIG. 4 is a diagram showing the charging current / voltage characteristics of the embodiment of FIG. A battery generally has a maximum allowable charging current, and if the battery is charged with a charging current exceeding that value, the battery may be damaged due to a rise in temperature or the like, and the life of the battery may be deteriorated. This is avoided by limiting the current by the control circuit 3.
【0029】鉛酸蓄電池やLi2次電池のように定電圧
充電で充電することが推奨されているバッテリーは、規
定の電圧を越えて充電を行うと、破損や寿命劣化の恐れ
があり、また規定電圧以下の場合、充電不足となる場合
があるため、制御回路4によって決まる電圧に維持す
る。Batteries that are recommended to be charged by constant voltage charging, such as lead acid storage batteries and Li secondary batteries, may be damaged or have a reduced life if charged beyond a specified voltage. If the voltage is lower than the voltage, the battery may be insufficiently charged.
【0030】図5は本発明の第1実施例の詳細を示す図
である。同図において、5は比較回路、C1ないしC4
はコンデンサ、D1ないしD6はダイオード、Eはバッ
テリー、L1とL2はコイル、Q1とQ2はトランジス
タ、Q3はNチャネルのMOSFETトランジスタ、Q
4もトランジスタ、R1ないしR12は抵抗をそれぞれ
示している。FIG. 5 is a diagram showing details of the first embodiment of the present invention. In the figure, 5 is a comparison circuit, C1 to C4
Is a capacitor, D1 to D6 are diodes, E is a battery, L1 and L2 are coils, Q1 and Q2 are transistors, Q3 is an N-channel MOSFET transistor, Q
4 also denotes a transistor, and R1 to R12 denote resistors.
【0031】コイルL1とコイルL2は、同一の磁心上
に巻かれている。トランジスタQ1のエミッタは+入出
力端子に接続され、トランジスタQ1のコレクタはコイ
ルL1の上端に接続されている。トランジスタQ1のベ
ースには、コンデンサC4と抵抗R7とより成る並列回
路が接続され、この並列回路の左端はトランジスタQ4
のコレクタに接続されている。The coil L1 and the coil L2 are wound on the same magnetic core. The emitter of the transistor Q1 is connected to the + input / output terminal, and the collector of the transistor Q1 is connected to the upper end of the coil L1. A parallel circuit comprising a capacitor C4 and a resistor R7 is connected to the base of the transistor Q1.
Connected to the collector.
【0032】トランジスタQ4のエミッタは+入出力端
子に接続され、トランジスタQ4のコレクタには抵抗R
12の上端が接続され、抵抗R12の下端はコイルL1
の下端に接続されている。コンデンサC3の上端は+入
出力端子に接続され、コンデンサC3の下端はトランジ
スタQ4のベースに接続されている。The emitter of the transistor Q4 is connected to the + input / output terminal, and the collector of the transistor Q4 has a resistor R
12, the lower end of the resistor R12 is connected to the coil L1.
Is connected to the lower end. The upper end of the capacitor C3 is connected to the + input / output terminal, and the lower end of the capacitor C3 is connected to the base of the transistor Q4.
【0033】コイルL2の上端は+入出力端子に接続さ
れ、コイルL2の下端は抵抗R8の右端に接続されてい
る。抵抗R8の左端はダイオードD6のカソードに接続
され、ダイオードD6のアノードはトランジスタQ4の
コレクタに接続されている。トランジスタQ4のコレク
タにはダイオードD5のアノードも接続され、ダイオー
ドD5のカソードはトランジスタQ4のエミッタが接続
されている。The upper end of the coil L2 is connected to the + input / output terminal, and the lower end of the coil L2 is connected to the right end of the resistor R8. The left end of the resistor R8 is connected to the cathode of the diode D6, and the anode of the diode D6 is connected to the collector of the transistor Q4. The collector of the transistor Q4 is also connected to the anode of the diode D5, and the cathode of the diode D5 is connected to the emitter of the transistor Q4.
【0034】コンデンサC3の下端は抵抗R9の上端に
接続され、抵抗R9の下端は抵抗R8の右端に接続され
ている。コンデンサC3の下端には抵抗R10の上端も
接続され、抵抗R10の下端は比較回路5の出力に接続
されている。抵抗R11の上端は+入出力端子に接続さ
れ、抵抗R11の下端は抵抗R10の下端に接続されて
いる。コンデンサC3の下端にはダイオードD4のアノ
ードも接続され、ダイオードD4のカソードは*ONに
接続されている。The lower end of the capacitor C3 is connected to the upper end of the resistor R9, and the lower end of the resistor R9 is connected to the right end of the resistor R8. The lower end of the capacitor C3 is also connected to the upper end of the resistor R10, and the lower end of the resistor R10 is connected to the output of the comparison circuit 5. The upper end of the resistor R11 is connected to the + input / output terminal, and the lower end of the resistor R11 is connected to the lower end of the resistor R10. The anode of the diode D4 is also connected to the lower end of the capacitor C3, and the cathode of the diode D4 is connected to * ON.
【0035】コンデンサC2の両端には抵抗R5とR6
の直列回路が接続され、抵抗R5とR6の接合点の電圧
は比較回路5に入力される。比較回路5は、例えばTL
431と呼ばれるICで構成することが出来る。比較回
路4は、抵抗R5とR6の接合点の電圧と電圧設定値の
差を求め、その差を出力するものである。The resistors R5 and R6 are connected to both ends of the capacitor C2.
Are connected, and the voltage at the junction of the resistors R5 and R6 is input to the comparison circuit 5. The comparison circuit 5 is, for example, TL
431 can be constituted. The comparison circuit 4 calculates the difference between the voltage at the junction of the resistors R5 and R6 and the voltage set value, and outputs the difference.
【0036】*ONが高インピーダンスの状態の下にお
いて+入出力端子と−入出力端子の間に他装置からの直
流電圧が印加されると、トランジスタQ1のベースに電
流が流れ、トランジスタQ1がオンする。トランジスタ
Q1がオンすると、コイルL1に電流が流れ、コイルL
1に上向きの電圧が生じ、コイルL2にも上向きの電圧
が生ずる。コイルL2に生じた上向きの電圧によって、
トランジスタQ1のオンが加速される。これと同時に、
コンデンサC3も充電される。When a DC voltage is applied from another device between the + input / output terminal and the −input / output terminal while * ON is in a high impedance state, a current flows to the base of the transistor Q1 and the transistor Q1 is turned on. I do. When the transistor Q1 is turned on, a current flows through the coil L1 and the coil L1
1 generates an upward voltage, and the coil L2 also generates an upward voltage. By the upward voltage generated in the coil L2,
The turning on of the transistor Q1 is accelerated. At the same time,
The capacitor C3 is also charged.
【0037】コンデンサC3の電圧が閾値以上になる
と、トランジスタQ4がオンし、トランジスタQ1がオ
フされる。トランジスタQ1がオフされると、コイルL
1に下向きの電圧が生ずると共に、コイルL2にも下向
きの電圧が生ずる。コイルL1に生ずる下向きの電圧に
よって、コンデンサC2が充電される。また、コイルL
2に生ずる下向きの電圧によってコンデンサC3は逆方
向に充電され、これによってトランジスタQ4はオフさ
れる。トランジスタQ4がオフされると、トランジスタ
Q1がオンし、以下同様な動作が繰り返される。When the voltage of the capacitor C3 becomes higher than the threshold, the transistor Q4 turns on and the transistor Q1 turns off. When the transistor Q1 is turned off, the coil L
1 generates a downward voltage, and also generates a downward voltage in the coil L2. The capacitor C2 is charged by the downward voltage generated in the coil L1. Also, the coil L
2 causes the capacitor C3 to be charged in the opposite direction, thereby turning off the transistor Q4. When the transistor Q4 is turned off, the transistor Q1 is turned on, and the same operation is repeated thereafter.
【0038】トランジスタQ4のベース電圧は比較回路
5の出力によって制御される。すなわち、トランジスタ
Q1のオン時間は比較回路5から出力される電圧誤差に
よって制御される。*ONが低レベル状態になると、ト
ランジスタQ4はオン状態を維持し、トランジスタQ1
はオフ状態を維持する。The base voltage of the transistor Q4 is controlled by the output of the comparison circuit 5. That is, the ON time of the transistor Q1 is controlled by the voltage error output from the comparison circuit 5. * When ON goes low, transistor Q4 remains on and transistor Q1
Maintain the off state.
【0039】図6は本発明の第2実施例の詳細を示す図
である。同図において、6は比較回路、R13ないしR
18は抵抗、ZDはツェナ・ダイオードをそれぞれ示し
ている。なお、図5と同一符号は同一物を示している。FIG. 6 is a diagram showing details of the second embodiment of the present invention. In the figure, 6 is a comparison circuit, R13 to R13.
Reference numeral 18 indicates a resistor, and ZD indicates a Zener diode. The same reference numerals as those in FIG. 5 indicate the same components.
【0040】図6の実施例は、バッテリーを定電流充電
するものである。NiCdバッテリーやNiMHバッテ
リーに対しては、定電流充電が推奨されている。抵抗R
18の上端は+入出力端子に接続され、抵抗R18の下
端はツェナ・ダイオードZDのカソードに接続され、ツ
ェナ・ダイオードZDのアノードはダイオードD2のア
ノードに接続されている。抵抗R17の右端はダイオー
ドD2のアノードに接続され、抵抗R17の左端はコイ
ルL1の下端に接続されている。In the embodiment shown in FIG. 6, the battery is charged at a constant current. Constant current charging is recommended for NiCd batteries and NiMH batteries. Resistance R
The upper end of the resistor 18 is connected to the + input / output terminal, the lower end of the resistor R18 is connected to the cathode of the Zener diode ZD, and the anode of the Zener diode ZD is connected to the anode of the diode D2. The right end of the resistor R17 is connected to the anode of the diode D2, and the left end of the resistor R17 is connected to the lower end of the coil L1.
【0041】ツェナ・ダイオードZDのカソードとアノ
ードの間には、抵抗R15とR16の直列回路が接続さ
れている。ツェナ・ダイオードZDのカソードと抵抗R
17の左端の間には、抵抗R13とR14の直列回路が
接続されている。抵抗R13とR14の接合点の電圧は
比較回路6の+入力端子に入力され、抵抗R15とR1
6の接合点の電圧は比較回路6の−入力端子に入力され
る。抵抗R15とR16の接合点の電圧は、電流設定値
に相当する。比較回路6の出力は、バッテリーEに対す
る充電電流値と電流設定値との誤差を表している。この
電流誤差によって、トランジスタQ1のオン/オフ時間
が制御される。A series circuit of resistors R15 and R16 is connected between the cathode and anode of the Zener diode ZD. The cathode and resistance R of the Zener diode ZD
17, a series circuit of resistors R13 and R14 is connected. The voltage at the junction of the resistors R13 and R14 is input to the + input terminal of the comparison circuit 6, and the resistors R15 and R1
The voltage at the junction 6 is input to the negative input terminal of the comparison circuit 6. The voltage at the junction of the resistors R15 and R16 corresponds to the current set value. The output of the comparison circuit 6 represents an error between the charging current value for the battery E and the current set value. The on / off time of the transistor Q1 is controlled by the current error.
【0042】*ONが高インピーダンスの状態の下にお
いて+入出力端子と−入出力端子の間に他装置からの直
流電圧が印加されると、トランジスタQ1がオン/オフ
し、コンデンサC2が充電される。コンデンサC2から
バッテリーEに流れ込む電流の値と電流設定値との差が
比較回路6から出力され、この差によってコンデンサC
2の電圧が制御される。When a DC voltage is applied between the + input / output terminal and the −input / output terminal while * ON is in a high impedance state, the transistor Q1 is turned on / off and the capacitor C2 is charged. You. The difference between the value of the current flowing into the battery E from the capacitor C2 and the current set value is output from the comparison circuit 6, and the difference is used as the value of the capacitor C
2 are controlled.
【0043】[0043]
【発明の効果】以上の説明から明らかなように、本発明
によれば、 絶縁型昇降圧コンバータを使用する必要がないこと
で、インダクタンス部品の巻線回路数が少なく、安価に
実現できる。 非絶縁型で構成できることによって、フィードバッ
クのためにホトカプラ等の絶縁デバイスを使用する必要
がなく、安価に実現できる。 変圧器を介して充電しないため、変換効率を高める
ことが可能となり、充電に要する消費電力および発熱を
小さく抑えることが可能となり、小型化が可能となる。 等の顕著な効果を奏することが出来る。なお、温度によ
る充電電圧補正,充電電流補正を行えることは自明であ
る。また、定電圧制御と定電流制御とを同時に実施する
ことも可能である。As is clear from the above description, according to the present invention, it is not necessary to use an insulated type buck-boost converter, so that the number of winding circuits of the inductance component is small and it can be realized at low cost. By being able to be configured as a non-insulated type, it is not necessary to use an insulating device such as a photocoupler for feedback, and it can be realized at low cost. Since the battery is not charged via the transformer, the conversion efficiency can be increased, the power consumption and heat generation required for charging can be reduced, and the size can be reduced. And other remarkable effects. It is obvious that the charging voltage correction and the charging current correction can be performed depending on the temperature. Further, the constant voltage control and the constant current control can be performed simultaneously.
【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図2】本発明の概要を示す図である。FIG. 2 is a diagram showing an outline of the present invention.
【図3】本発明の第1実施例の概要を示す図である。FIG. 3 is a diagram showing an outline of a first embodiment of the present invention.
【図4】図3の実施例の充電電流/電圧特性を示す図で
ある。FIG. 4 is a diagram showing charging current / voltage characteristics of the embodiment of FIG.
【図5】本発明の第1実施例の詳細を示す図である。FIG. 5 is a diagram showing details of the first embodiment of the present invention.
【図6】本発明の第2実施例の詳細を示す図である。FIG. 6 is a diagram showing details of a second embodiment of the present invention.
【図7】従来例の概要を示す図である。FIG. 7 is a diagram showing an outline of a conventional example.
【図8】従来例の詳細を示す図である。FIG. 8 is a diagram showing details of a conventional example.
1 コイルL1の上端 2 コイルL1の下端 3 制御回路 4 誤差増幅回路 C1とC2 コンデンサ D1ないしD3 ダイオード E バッテリー L1 コイル R1ないしR4 抵抗 Q1とQ2 トランジスタ Q3 NチャネルのMOSFETトランジ
スタ1 Upper end of coil L1 2 Lower end of coil L1 3 Control circuit 4 Error amplifier circuit C1 and C2 Capacitor D1 to D3 Diode E Battery L1 Coil R1 to R4 Resistance Q1 and Q2 transistor Q3 N-channel MOSFET transistor
Claims (4)
+入出力端子に接続され他端がコイル(L1)の上端に接続
されたスイッチング手段(Q1)と、スイッチング手段(Q1)
をオン/オフする制御回路(3) とを有する負電圧コンバ
ータ(20)と、 上端がコイル(L1)の下端に接続されたコンデンサ(C2)
と、 コンデンサ(C2)の下端とコイル(L1)の上端の間に配置さ
れ且つコンデンサ(C2)の下端からコイル(L1)の上端に向
けて電流を流すことを可能とする第1のダイオード(D1)
と、 −側がコンデンサ(C2)の下端に接続されたバッテリー
(E) と、 コンデンサ(C2)の上端とバッテリー(E) の+側の間に配
置され且つコンデンサ(C2)の上端からバッテリー(E) の
+側に向けて電流を流すことを可能とする第2のダイオ
ード(D2)と、 バッテリー(E) の+側と+入出力端子の間に配置され且
つバッテリー(E) の+側から+入出力端子に向けて電流
を流すことを可能とする第3のダイオード(D3)と、 ソースが第1のダイオード(D1)のアノードに接続されド
レインが−入出力端子に接続された放電用のNチャネル
MOSFETトランジスタ(Q3)と、 オン指示信号(*ON) の値に応じて放電用のNチャネルM
OSFETトランジスタ(Q3)のオン/オフを制御する放
電制御回路(8) とを具備することを特徴とするバッテリ
ー充放電回路。1. A coil (L1) having a + input / output terminal, a − input / output terminal, a lower end connected to the − input / output terminal, and one end connected to the + input / output terminal and the other end connected to the coil (L1). Switching means (Q1) connected to the upper end, and switching means (Q1)
A negative voltage converter (20) having a control circuit (3) for turning on and off a capacitor (C2) having an upper end connected to a lower end of the coil (L1)
A first diode (C) disposed between the lower end of the capacitor (C2) and the upper end of the coil (L1) and capable of flowing a current from the lower end of the capacitor (C2) toward the upper end of the coil (L1). D1)
And the battery connected on the negative side to the lower end of the capacitor (C2)
(E) and between the upper end of the capacitor (C2) and the + side of the battery (E), and allow current to flow from the upper end of the capacitor (C2) toward the + side of the battery (E). The second diode (D2) is disposed between the + side and the + input / output terminal of the battery (E), and allows current to flow from the + side of the battery (E) to the + input / output terminal. A third diode (D3); a discharge N-channel MOSFET transistor (Q3) having a source connected to the anode of the first diode (D1) and a drain connected to the -input / output terminal; ON) N channel M for discharge according to the value of
A discharge control circuit (8) for controlling ON / OFF of the OSFET transistor (Q3).
との差を出力する電圧誤差出力回路(4) を具備し、 制御回路(3) が電圧誤差出力回路(4) の出力を参照して
スイッチング手段(Q1)のオン/オフを制御することを特
徴とする請求項1のバッテリー充放電回路。2. A voltage error output circuit (4) for outputting a difference between a voltage between both ends of a capacitor (C2) and a voltage set value, wherein a control circuit (3) refers to an output of the voltage error output circuit (4). 2. The battery charging / discharging circuit according to claim 1, wherein the switching means controls the on / off of the switching means.
定値の誤差を出力する電流誤差出力回路を具備し、 制御回路(3) が電流誤差出力回路の出力を参照してスイ
ッチング手段(Q1)のオン/オフを制御することを特徴と
する請求項1または請求項2のバッテリー充放電回路。A current error output circuit for outputting an error between a current flowing into the battery (E) and a current set value, wherein the control circuit (3) refers to an output of the current error output circuit and switches the switching means (Q1). 3. The battery charging / discharging circuit according to claim 1, wherein on / off of the battery is controlled.
ネルMOSFETトランジスタ(Q3)のオンを指示してい
る時には、制御回路(3) がスイッチング手段(Q1)をオフ
状態にすることを特徴とする請求項1または請求項2ま
たは請求項3のバッテリー充放電回路。4. The control circuit (3) turns off the switching means (Q1) when the value of the on-instruction signal (* ON) indicates the turning on of the discharging N-channel MOSFET transistor (Q3). The battery charging / discharging circuit according to claim 1, 2 or 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5143676A JP2767185B2 (en) | 1993-06-15 | 1993-06-15 | Battery charge / discharge circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5143676A JP2767185B2 (en) | 1993-06-15 | 1993-06-15 | Battery charge / discharge circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH077859A JPH077859A (en) | 1995-01-10 |
JP2767185B2 true JP2767185B2 (en) | 1998-06-18 |
Family
ID=15344351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5143676A Expired - Lifetime JP2767185B2 (en) | 1993-06-15 | 1993-06-15 | Battery charge / discharge circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2767185B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7744447B2 (en) | 2005-03-16 | 2010-06-29 | Goei, Co., Ltd. | Abrasive disc |
-
1993
- 1993-06-15 JP JP5143676A patent/JP2767185B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH077859A (en) | 1995-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6559689B1 (en) | Circuit providing a control voltage to a switch and including a capacitor | |
US7746670B2 (en) | Dual-transformer type of DC-to-DC converter | |
US9887615B1 (en) | Bidirectional insulated DC-DC converter | |
EP2730017B1 (en) | Isolated boost flyback power converter | |
EP0188839B1 (en) | Self-oscillating power-supply circuit | |
JP2003158872A (en) | Method and device for switch mode power source for generating high pulse width modulation while keeping low noise sensitivity | |
JP2000510676A (en) | Battery charger | |
JPH0343859B2 (en) | ||
JP3527636B2 (en) | Self-excited DC-DC converter | |
US20200090859A1 (en) | Adaptive control loop gain for switching mode power supply | |
JP2767185B2 (en) | Battery charge / discharge circuit | |
JP2737069B2 (en) | Switching power supply | |
EP0602950B1 (en) | Control apparatus for limiting voltage on a core reset capacitor | |
JP2737391B2 (en) | Ringing choke converter | |
US6380722B2 (en) | Method to increase the efficiency of a power switching device | |
EP1456939A2 (en) | A forward converter with controlled reset | |
JPS60197162A (en) | Switching power source | |
JPH0412665A (en) | Switching power supply | |
CN218868110U (en) | DC conversion circuit and charging system | |
CN215185998U (en) | Charging circuit based on boost framework | |
CN215344396U (en) | Forward switching power supply circuit | |
WO2022151653A1 (en) | Switching circuit, power supply device, and electrical device | |
JP2773534B2 (en) | DC power supply | |
JPH11341799A (en) | Synchronous rectifying dc-to-dc converter | |
RU1774447C (en) | Dc voltage converter |