JP2764595B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2764595B2
JP2764595B2 JP368189A JP368189A JP2764595B2 JP 2764595 B2 JP2764595 B2 JP 2764595B2 JP 368189 A JP368189 A JP 368189A JP 368189 A JP368189 A JP 368189A JP 2764595 B2 JP2764595 B2 JP 2764595B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
coating layer
thin layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP368189A
Other languages
Japanese (ja)
Other versions
JPH02185041A (en
Inventor
康夫 南日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP368189A priority Critical patent/JP2764595B2/en
Publication of JPH02185041A publication Critical patent/JPH02185041A/en
Application granted granted Critical
Publication of JP2764595B2 publication Critical patent/JP2764595B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、Ga(ガリウム)を一主成分とする化合物半
導体領域を有する半導体基体の表面に、S(硫黄)の単
原子層レベルの薄層を介して、被覆層が形成された半導
体装置の製造方法に関する。
Description: BACKGROUND OF THE INVENTION The present invention relates to a method for forming a monoatomic-layer thin layer of S (sulfur) on the surface of a semiconductor substrate having a compound semiconductor region containing Ga (gallium) as a main component. And a method of manufacturing a semiconductor device having a coating layer formed thereon.

従来の技術と発明が解決しようとする課題 GaAs(硫化ガリウム)の表面には特有の不安定性があ
り、GaAs半導体装置の製品化が期待ほどには進展してい
ない一因となっている。GaAsから成る化合物半導体領域
上に形成されるショットキバリア(金属−半導体整流障
壁)についても、所望のバイアハイトを有するショット
キバリアを形成したり、逆電流の小さいショットキバリ
アを再現性よく形成することが難しかった。
2. Description of the Related Art Problems to be solved by the prior art and the invention The surface of GaAs (gallium sulfide) has a peculiar instability, which is one reason that the commercialization of GaAs semiconductor devices has not progressed as expected. Regarding a Schottky barrier (metal-semiconductor rectification barrier) formed on a compound semiconductor region made of GaAs, it is difficult to form a Schottky barrier having a desired via height or to form a Schottky barrier with a small reverse current with good reproducibility. Was.

一方、本願発明者等は、n形GaAs−SiO2膜(シリコン
酸化膜)−Al(アルミニウム)電極の系から成るMIS
(金属−絶縁物−半導体)構造において、GaAs表面を硫
化アンモニウム溶液で処理することにより、GaAs表面に
単原子層レベルのS薄層を形成すると、良好なMIS特性
が得られることを見出した。また、n形GaAs−Al電極等
から成るショットキバリア構造についても、GaAs表面を
硫化アンモニウム溶液で処理してGaAs表面にS(硫黄)
薄層を形成すると、良好なショットキバリア特性が得ら
れることを見出した。また、これらの研究結果を、社団
法人応用物理学会主催の第20回固体素子・材料コンファ
レンス(1988年8月24日〜26日開催)等において発表し
た。
On the other hand, the present inventors have proposed an MIS comprising an n-type GaAs-SiO 2 film (silicon oxide film) -Al (aluminum) electrode system.
In the (metal-insulator-semiconductor) structure, it has been found that a good MIS characteristic can be obtained by forming an S thin layer at the monoatomic layer level on the GaAs surface by treating the GaAs surface with an ammonium sulfide solution. Also, for a Schottky barrier structure composed of an n-type GaAs-Al electrode, etc., the GaAs surface is treated with an ammonium sulfide solution to form S (sulfur) on the GaAs surface.
It has been found that when a thin layer is formed, good Schottky barrier characteristics can be obtained. In addition, the results of these studies were presented at the 20th Solid State Device and Materials Conference (August 24 to 26, 1988) sponsored by the Japan Society of Applied Physics.

しかしながら、S薄層が単原子層または2原子層程度
の極限的な薄さであるため、S薄層の上面に金属層及び
絶縁層を形成する工程中にS薄層のSがGaAs表面から解
離してしまい、S薄層による表面安定化効果が損なわれ
ることがある。
However, since the S thin layer is extremely thin, such as a monoatomic layer or a diatomic layer, the S of the S thin layer is removed from the GaAs surface during the process of forming the metal layer and the insulating layer on the upper surface of the S thin layer. It may be dissociated and the surface stabilizing effect of the S thin layer may be impaired.

そこで、本発明は、上記問題を解決し、S薄層の上面
に金属層又は絶縁層を良好に形成できる半導体装置の製
造方法を提供することを目的とする。
Therefore, an object of the present invention is to solve the above problem and to provide a method of manufacturing a semiconductor device capable of forming a metal layer or an insulating layer on the upper surface of a thin S layer satisfactorily.

課題を解決するための手段 本発明による半導体装置の製造方法では、Ga(ガリウ
ム)を一主成分とする化合物半導体領域を有する半導体
基体の化合物半導体領域の表面にS(硫黄)から成る薄
層を形成した後、半導体基体を冷却した状態で薄層の上
面に被覆層を形成する。
Means for Solving the Problems In a method of manufacturing a semiconductor device according to the present invention, a thin layer made of S (sulfur) is formed on a surface of a compound semiconductor region of a semiconductor substrate having a compound semiconductor region containing Ga (gallium) as a main component. After formation, a coating layer is formed on the upper surface of the thin layer while the semiconductor substrate is cooled.

また、本発明による半導体装置の製造方法では金属か
ら成る被覆層を酸化して第1の絶縁層を形成した後に、
第1の絶縁層の上面に更に第2の絶縁層を形成する。
Further, in the method for manufacturing a semiconductor device according to the present invention, after the coating layer made of metal is oxidized to form the first insulating layer,
A second insulating layer is further formed on the upper surface of the first insulating layer.

前記の被覆層はその層厚が10Åに達するまで−50℃以
下の温度に冷却した状態において真空蒸着により形成さ
れる。また、第1の絶縁層に変換する金属から成る被覆
層の層厚は300Å以下に形成される。
The coating layer is formed by vacuum deposition while cooling to a temperature of -50 ° C or less until the layer thickness reaches 10 °. Further, the thickness of the coating layer made of a metal to be converted into the first insulating layer is formed to 300 ° or less.

作用 半導体基体を冷却した状態で、被覆層を形成するの
で、化合物半導体領域の表面から解離するS原子が減少
する。被覆層が金属層である場合、被覆層を非常に薄く
形成した後、酸化して金属酸化物層に変換すると、化合
物半導体領域を絶縁物で被覆した構造を形成できる。も
ちろん、被覆層を金属層として残存させて、ショットキ
バリア及びオーミック接触を形成する半導体構造の一部
に利用することができる。被覆層が絶縁層の場合には、
被覆層による表面安定化構造及びMIS構造にそのまま利
用できる。
Since the coating layer is formed while the semiconductor substrate is cooled, the number of S atoms dissociated from the surface of the compound semiconductor region is reduced. In the case where the coating layer is a metal layer, a structure in which the compound semiconductor region is coated with an insulator can be formed by forming the coating layer very thin and then oxidizing it to convert it to a metal oxide layer. Of course, the coating layer can be left as a metal layer and used for a part of a semiconductor structure that forms a Schottky barrier and ohmic contact. When the coating layer is an insulating layer,
It can be used as it is for the surface stabilization structure and the MIS structure by the coating layer.

実施例 1 本発明による半導体装置の製造方法の実施例としてシ
ョットキバリアの形成方法を第1図及び第2図に基づい
て説明する。
Embodiment 1 A method of forming a Schottky barrier will be described as an embodiment of a method of manufacturing a semiconductor device according to the present invention with reference to FIGS.

まず、第1図(A)に示すように、GaAsから成るn形
化合物半導体領域(2)を含む半導体基体(1)、H2SO
4(硫酸)−H2O2(過酸化水素)−H2O(水)から成るエ
ッチング液及び室温に保持した濃度1規定の硫化アンモ
ニウムの水溶液を用意する。
First, as shown in FIG. 1A, a semiconductor substrate (1) including an n-type compound semiconductor region (2) made of GaAs, H 2 SO
4 to prepare an aqueous solution of the etchant and ammonium sulfide retention concentrations 1N to room temperature consisting of (sulphate) -H 2 O 2 (hydrogen peroxide) -H 2 O (water).

化合物半導体領域(2)の不純物濃度は約5×1015cm
-3である。硫化アンモニウムは化学式(NH42Sで表さ
れる標準の化合物に対して約8%のSを過剰に含み、具
体的には化学式:(NH42Sx(x=1.08)で表される硫
化アンモニウムである。なお、x≧1.02であるのが望ま
しい。
The impurity concentration of the compound semiconductor region (2) is about 5 × 10 15 cm
It is -3 . Ammonium sulfide contains about 8% S in excess of the standard compound represented by the chemical formula (NH 4 ) 2 S, and is specifically represented by the chemical formula: (NH 4 ) 2 Sx (x = 1.08). Ammonium sulfide. It is desirable that x ≧ 1.02.

次に、化合物半導体領域(2)の表面をH2SO4(硫
酸)−H2O2(過酸化水素)−H2O(水)から成る溶液で
軽くエッチングして清浄化する。
Next, cleaned and lightly etched with a solution consisting of H 2 SO 4 (sulfuric acid) -H 2 O 2 (hydrogen peroxide) -H 2 O (water) surface of the compound semiconductor region (2).

清浄化した半導体基体(1)を前記硫化アンモニウム
の溶液中に浸漬する。浸漬時間は数秒〜数時間と幅広く
選択することができる。半導体基体(1)を硫化アンモ
ニウムの溶液から取り出して、化合物半導体領域(2)
の表面にN2(窒素)ガスを吹き付け、付着している溶液
を除去する。この結果、化合物半導体領域(2)の表面
は、約10nm(100Å)の厚さを有しかつSを主成分とす
るアモルファス上の被膜で被覆される。続いて、半導体
基体(1)を真空中(減圧雰囲気中)に約30分間放置す
ると、このアモルファス上の被膜はほとんど消失する。
得られた化合物半導体領域(2)の表面には、第1図
(B)に示すように、Ga及びAsと結合状態にあるS薄層
(3)が形成されている。オージェ電子分光法による観
測によれば、S薄層(3)は硫化アンモニウムを構成す
るSがGaAs表面に吸着されて単原子層又は2原子層程度
の極限的な薄さで残存している。なお、S薄層(3)を
得るには、硫化アンモニウム溶液の浸漬の後に、この溶
液を純水で急激に薄めるなどの他の適切な方法を採用し
てもよい。
The cleaned semiconductor substrate (1) is immersed in the solution of ammonium sulfide. The immersion time can be selected widely from several seconds to several hours. The semiconductor substrate (1) is taken out of the solution of ammonium sulfide, and the compound semiconductor region (2)
N 2 (nitrogen) gas is blown to the surface of the, and the attached solution is removed. As a result, the surface of the compound semiconductor region (2) has a thickness of about 10 nm (100 °) and is covered with a film on an amorphous phase containing S as a main component. Subsequently, when the semiconductor substrate (1) is left in a vacuum (in a reduced-pressure atmosphere) for about 30 minutes, the coating on the amorphous material is almost completely lost.
On the surface of the obtained compound semiconductor region (2), as shown in FIG. 1 (B), an S thin layer (3) in a bonding state with Ga and As is formed. According to the observation by Auger electron spectroscopy, the S thin layer (3) has an extremely small thickness of about a monoatomic layer or a diatomic layer because S constituting ammonium sulfide is adsorbed on the GaAs surface. In addition, in order to obtain the S thin layer (3), another appropriate method may be adopted, such as rapidly diluting the solution with pure water after immersion in the ammonium sulfide solution.

更に、第2図に模式的に示す超高真空タイプの真空蒸
着装置を使用して、第1図(C)に示すように、S薄層
(3)の上面にAlから成る金属層(被覆層)(4)を設
けて、シヨットキバリアを形成する。本実施例で使用す
る真空蒸着装置は、ベル形の真空容器(ベルジャー)
(5)、内部に温度調整用のヒーター(図示せず)を内
蔵する支持台(6)、支持台(6)に隣接する冷媒用の
収容器(7)、冷媒用収容器(7)に通じる導入路
(8)と排出路(9)、ボート形蒸発皿(10)、及び電
子銃(11)を有する。支持台(6)と収容器(7)とで
冷却器(13)が構成されている。
Further, as shown in FIG. 1 (C), a metal layer made of Al (coating) was formed on the upper surface of the S thin layer (3) using an ultrahigh vacuum type vacuum evaporation apparatus schematically shown in FIG. The layer (4) is provided to form a barrier. The vacuum evaporation apparatus used in this embodiment is a bell-shaped vacuum vessel (bell jar).
(5) A support base (6) having a heater (not shown) for temperature adjustment built therein, a refrigerant container (7) adjacent to the support table (6), and a refrigerant container (7). It has an introduction passage (8) and a discharge passage (9), a boat-shaped evaporating dish (10), and an electron gun (11). The support (6) and the container (7) constitute a cooler (13).

金属層(4)を形成するときは、第1図(B)に示す
S薄層(3)を有する半導体基体(1)の一方の主面
〔S薄層(3)の形成された主面〕を蒸発皿(10)側に
向けて支持台(6)に半導体基体(1)を取付ける。ベ
ルジャー(5)内の気圧は1×10-7Torr以上に減圧され
ており、金属層(4)を形成する蒸着源としてのAl板材
(12)がボート形蒸発皿(10)内に配置されている。本
実施例では、半導体基体(1)を冷却した状態で金属層
(4)を形成するため、冷媒用の収容器(7)に支持台
(6)が取付けられている。導入路(8)を通じて収容
器(7)に液体窒素を導入すると、支持台(6)を介し
て収容器(7)に接する半導体基体(1)は−100℃以
下、例えば約−150℃の低温に冷却される。この状態
で、電子銃(11)から照射される電子ビームによりAl板
材(12)の表面を加熱すると、Al板材(12)から蒸発し
たAlがS薄層(3)の上面に被着する。なお、収容器
(7)内で気化する窒素ガスは排出路(9)を通じて真
空蒸着装置の外部に排出される。また、半導体基体
(1)の温度調整は主として支持台(6)に内蔵された
ヒーター(図示せず)によって行う。
When forming the metal layer (4), one main surface of the semiconductor substrate (1) having the S thin layer (3) shown in FIG. 1 (B) [the main surface on which the S thin layer (3) is formed) ] To the evaporating dish (10), the semiconductor substrate (1) is mounted on the support (6). The pressure inside the bell jar (5) is reduced to 1 × 10 −7 Torr or more, and an Al plate material (12) as an evaporation source for forming the metal layer (4) is placed in the boat-type evaporation dish (10). ing. In the present embodiment, the support base (6) is attached to the container (7) for the refrigerant in order to form the metal layer (4) while the semiconductor substrate (1) is cooled. When liquid nitrogen is introduced into the container (7) through the introduction path (8), the semiconductor substrate (1) in contact with the container (7) via the support (6) is -100 ° C or lower, for example, about -150 ° C. Cooled to low temperature. In this state, when the surface of the Al plate (12) is heated by the electron beam irradiated from the electron gun (11), Al evaporated from the Al plate (12) adheres to the upper surface of the S thin layer (3). The nitrogen gas vaporized in the container (7) is discharged to the outside of the vacuum evaporation apparatus through the discharge path (9). The temperature of the semiconductor substrate (1) is adjusted mainly by a heater (not shown) built in the support (6).

以上により、S薄層(3)の上面に厚さ約2μmの金
属層(4)が形成され、金属層(4)と化合物半導体領
域(2)との間にショットキバリアが形成される。な
お、第1図(C)ではS薄層(3)が第1図(B)の状
態のままで存在するように便宜的に描いているが、S薄
層(3)は極薄の膜であるから、第1図(C)の状態で
S薄層(3)が実際にどのような形で存在するかは明確
ではない。
As described above, a metal layer (4) having a thickness of about 2 μm is formed on the upper surface of the S thin layer (3), and a Schottky barrier is formed between the metal layer (4) and the compound semiconductor region (2). In FIG. 1 (C), the S thin layer (3) is drawn for convenience so as to exist as it is in FIG. 1 (B), but the S thin layer (3) is an extremely thin film. Therefore, it is not clear how the S thin layer (3) actually exists in the state of FIG. 1 (C).

本実施例では、真空蒸着の際の半導体基体(1)の冷
却により化合物半導体領域(2)の表面に被着したS原
子の解離が減少し、S薄層(3)による化合物半導体領
域(2)の表面安定化効果が良好かつ確実に発揮され
る。したがって、バリアハイトφbnはAlの仕事関数を比
較的忠実に反映した値(φbn≒0.4eV)となり、また、
逆方向電流の小さいショットキバリアを形成できる。
In the present embodiment, the dissociation of S atoms deposited on the surface of the compound semiconductor region (2) is reduced by cooling the semiconductor substrate (1) during vacuum deposition, and the compound semiconductor region (2) formed by the S thin layer (3) is reduced. ) The surface stabilizing effect of (1) is exhibited favorably and reliably. Therefore, the barrier height φbn is a value (φbn ≒ 0.4 eV) that reflects the work function of Al relatively faithfully.
A Schottky barrier with a small reverse current can be formed.

実施例 2 次に、本発明の第2の実施例としてMIS構造の形成方
法を第3図に基づいて説明する。
Embodiment 2 Next, a method of forming an MIS structure according to a second embodiment of the present invention will be described with reference to FIG.

まず、実施例1と同様にして化合物半導体領域(2)
の表面に極薄のS薄層(3)が形成された半導体基体
(1)を用意した後、第3図(A)に示すように、S薄
層(3)の上面にAlから成る金属層(被覆層)(21)を
形成する。金属層(21)は実施例1と同様に、半導体基
体(1)を−100℃以下、例えば約−150℃の低温に冷却
した状態でAlを真空上託して形成する。ただし、実施例
2では、金属層(21)の層厚は実施例1に比べて著しく
薄く、約100Åとなっている。
First, the compound semiconductor region (2) was formed in the same manner as in Example 1.
After preparing a semiconductor substrate (1) having an extremely thin S layer (3) formed on the surface thereof, as shown in FIG. 3 (A), a metal made of Al is formed on the upper surface of the S thin layer (3). A layer (coating layer) (21) is formed. As in the first embodiment, the metal layer (21) is formed by depositing Al under vacuum while cooling the semiconductor substrate (1) to a temperature of -100 ° C or lower, for example, about -150 ° C. However, in the second embodiment, the thickness of the metal layer (21) is significantly smaller than that of the first embodiment, and is about 100 °.

次に、第3図(B)に示すように、金属層(21)が形
成された第3図(A)に示す半導体基体(1)を空気中
で350℃程度の温度に加熱して、金属層(21)を熱酸化
する。これにより、金属層(21)は第1の絶縁層として
絶縁物であるAl2O3(酸化アルミニウム)から成る金属
酸化物層(22)に変わる。なお、熱酸化工程ではS薄層
(3)の上面に金属層(21)が密着して形成されている
ので、加熱によってS原子が化合物半導体領域(2)の
表面から実質的に解離しない。したがって、S薄層
(3)の表面安定効果は損なわれない。
Next, as shown in FIG. 3 (B), the semiconductor substrate (1) shown in FIG. 3 (A) on which the metal layer (21) is formed is heated in air to a temperature of about 350 ° C. The metal layer (21) is thermally oxidized. Thereby, the metal layer (21) is changed to a metal oxide layer (22) made of Al 2 O 3 (aluminum oxide) as an insulator as a first insulating layer. In the thermal oxidation step, since the metal layer (21) is formed in close contact with the upper surface of the S thin layer (3), the S atoms are not substantially dissociated from the surface of the compound semiconductor region (2) by heating. Therefore, the surface stabilizing effect of the S thin layer (3) is not impaired.

次に、第3図(C)に示すように、金属酸化物層(2
2)の上面に周知のプラズマCVD(Chemical Vapor Depos
ition)または光CVD法によってSiO2膜(シリコン酸化
膜)(23)を約0.1μmの厚さに形成する。SiO2膜(2
3)を形成せずに金属酸化物層(22)のみから成る絶縁
膜としてもよいが、第1の絶縁層としての金属酸化物層
(22)と第2の絶縁層としてのSiO2膜(23)の2層から
成る絶縁膜とした方が良好な絶縁膜を形成することがで
きる。プラズマCVDにおいて半導体基体(1)は350℃程
度の温度に加熱されるが、S薄層(3)の上面には金属
酸化物層(22)が形成されているので、上記熱酸化工程
と同様に問題は生じない。
Next, as shown in FIG. 3 (C), the metal oxide layer (2
2) The well-known plasma CVD (Chemical Vapor Depos)
An SiO 2 film (silicon oxide film) (23) is formed to a thickness of about 0.1 μm by a photo-chemical method. SiO 2 film (2
An insulating film composed of only the metal oxide layer (22) without forming 3) may be used. However, the metal oxide layer (22) as the first insulating layer and the SiO 2 film ( A better insulating film can be formed by using the insulating film composed of two layers in the above 23). In the plasma CVD, the semiconductor substrate (1) is heated to a temperature of about 350 ° C., but the metal oxide layer (22) is formed on the upper surface of the S thin layer (3). No problem occurs.

続いて、第3図(D)に示すように、SiO2膜(23)の
上面にAlから成る厚さ約2μmの金属層(24)を周知の
真空蒸着法によって形成する。金属層(24)の真空蒸着
は半導体基体(1)の冷却を行わない一般的な方法であ
るが、S薄層(3)の上面には金属酸化物層(22)及び
SiO2膜(23)から成る絶縁膜が形成されているので、上
記酸化工程と同様に問題は生じない。
Subsequently, as shown in FIG. 3 (D), a metal layer (24) of Al having a thickness of about 2 μm is formed on the upper surface of the SiO 2 film (23) by a well-known vacuum deposition method. Vacuum deposition of the metal layer (24) is a general method without cooling the semiconductor substrate (1), but the metal oxide layer (22) and the metal oxide layer (22) are formed on the upper surface of the S thin layer (3).
Since the insulating film made of the SiO 2 film (23) is formed, no problem occurs as in the above oxidation step.

以上のように形成されたMIS構造においては、S薄層
(3)からのS原子の解離を最小限に抑えつつS薄層
(3)の上面に絶縁膜及び金属層を形成することができ
るから、S薄層(3)による表面安定化効果が良好に保
持されており、良好なMIS特性が得られる。
In the MIS structure formed as described above, the insulating film and the metal layer can be formed on the upper surface of the S thin layer (3) while minimizing the dissociation of S atoms from the S thin layer (3). Thus, the surface stabilizing effect of the S thin layer (3) is well maintained, and good MIS characteristics are obtained.

変 形 例 本発明の上記実施例は種々の変更が可能である。例え
ば、S薄層(3)を形成するには、実施例1及び2のよ
うに硫化アンモニウムの溶液処理を利用する方法が好適
である。しかし、硫化ナトリウム等他の溶液処理を利用
する方法によってS薄層(3)を形成してもよい。
Modifications Various modifications can be made to the above embodiment of the present invention. For example, in order to form the S thin layer (3), a method using a solution treatment of ammonium sulfide as in Examples 1 and 2 is preferable. However, the S thin layer (3) may be formed by a method using another solution treatment such as sodium sulfide.

また、S薄層(3)による表面安定化効果は、GaAsに
代表されるGaを一主成分とするIII−V族化合物半導体
〔GaAs、GaP(燐化ガリウム)、GaAsP(燐化砒化ガリウ
ム)、GaAlAs(砒化アルミ化ガリウム)など〕に有効で
あるから、化合物半導体領域(2)がこれらの化合物半
導体であってもよい。
The surface stabilizing effect of the S thin layer (3) is based on a group III-V compound semiconductor mainly composed of Ga such as GaAs [GaAs, GaP (gallium phosphide), GaAsP (gallium arsenide phosphide). , GaAlAs (gallium aluminide arsenide)], the compound semiconductor region (2) may be a compound semiconductor.

更に、半導体基体(1)の冷却は、被覆層を形成する
初期の段階が特に重要である。この初期の段階とは、経
験的に被覆層が10Å程度の厚さに形成されるまでの期間
である。したがって、被覆層が10Å、望ましくは50Åの
厚さに形成されるまで、半導体基体(1)の全体的な温
度が50℃程度以下、望ましくは−100℃以下の温度にな
るように冷却して被覆層を形成すると良い。これによ
り、S薄層からS原子が解離するのを防止する効果が顕
著になる。初期の段階を経過した後は、同一の温度又は
より高い温度で継続的に被覆層を形成することができ
る。
Furthermore, the cooling of the semiconductor substrate (1) is particularly important in the initial stage of forming the coating layer. The initial stage is a period until the coating layer is empirically formed to a thickness of about 10 mm. Therefore, until the coating layer is formed to a thickness of 10 °, preferably 50 °, the semiconductor substrate (1) is cooled so that the overall temperature becomes about 50 ° C. or less, preferably -100 ° C. or less. It is preferable to form a coating layer. Thereby, the effect of preventing the dissociation of S atoms from the S thin layer becomes remarkable. After the initial stage, the coating layer can be continuously formed at the same temperature or a higher temperature.

被覆層は、必要に応じて種々の材料を選択できる。例
えば、石英及びアルミナを蒸着源として真空蒸着したSi
O2膜またはAl2O3膜のような絶縁層であってもよい。た
だし、金属層は絶縁層に比べるとマイグレーション(構
成原子の移動)が起こり易いので、低温の表面に比較的
良好な膜質の層を形成し易い点で、被覆層が金属層であ
る方が製造条件を容易に設定できる。なお、絶縁層に変
換する金属層としては、酸化して絶縁物に変換され易い
ことが必要であり、Al及びTa(タンタル)が好適であ
る。
Various materials can be selected for the coating layer as needed. For example, vacuum-deposited Si using quartz and alumina as deposition sources
It may be an insulating layer such as an O 2 film or an Al 2 O 3 film. However, since the metal layer is more likely to cause migration (movement of constituent atoms) than the insulating layer, it is easier to form a layer of relatively good film quality on a low-temperature surface. Conditions can be easily set. Note that the metal layer to be converted to an insulating layer needs to be easily oxidized and converted to an insulator, and Al and Ta (tantalum) are preferable.

実施例2のように金属層(21)を酸化して金属酸化物
層(22)を作成するときは、酸化を容易にするために金
属層(21)の層厚を300Å程度以下とするのが実用的で
ある。また、S薄層(3)を確実に被覆するために10Å
以上とするのが実用的である。金属層(21)の酸化方法
は、熱酸化、プラズマ酸化、陽極酸化などを適宜選択す
ればよい。金属層(21)が10Å程度に極薄であれば自然
酸化またはこれに近い軽い熱酸化でよい。
When the metal layer (21) is oxidized to form the metal oxide layer (22) as in the second embodiment, the thickness of the metal layer (21) should be about 300 mm or less to facilitate oxidation. Is practical. In order to cover the S thin layer (3) securely, 10Å
The above is practical. As a method of oxidizing the metal layer (21), thermal oxidation, plasma oxidation, anodic oxidation, or the like may be appropriately selected. If the metal layer (21) is as thin as about 10 °, natural oxidation or light thermal oxidation close to this may be used.

発明の効果 以上のように、本発明によれば、化合物半導体領域の
表面に形成したS薄層の上に、S薄層の表面安定化効果
を実質的に損なうことなく被覆層を形成できる。したが
って、ショットキバリア及びオーミック接触、更には絶
縁物被覆による表面保護構造及びMIS構造をそれぞれ良
好な特性を有するように形成でき、化合物半導体を用い
た半導体装置の特性向上及び製造歩留まりの向上に寄与
する。
Effects of the Invention As described above, according to the present invention, a coating layer can be formed on an S thin layer formed on the surface of a compound semiconductor region without substantially impairing the surface stabilizing effect of the S thin layer. Therefore, the Schottky barrier and the ohmic contact, and furthermore, the surface protection structure and the MIS structure by the insulator coating can be formed so as to have good characteristics, respectively, which contributes to the improvement of the characteristics and the production yield of the semiconductor device using the compound semiconductor. .

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例による半導体装置の製造方法
を示す工程図、第2図は模式的に示す超高真空タイプの
真空蒸着装置の断面図、第3図は本発明の他の実施例に
よる半導体装置の製造方法を示す工程図である。 (1)……半導体基体、(2)……化合物半導体領域、
(3)……S薄層、(4)、(21)……金属層(被覆
層)、(13)……冷却器、(22)……金属酸化物層(第
1の絶縁層)、(23)……シリコン酸化膜(第2の絶縁
層)
FIG. 1 is a process diagram showing a method of manufacturing a semiconductor device according to one embodiment of the present invention, FIG. 2 is a cross-sectional view of an ultra-high vacuum type vacuum evaporation apparatus schematically shown, and FIG. FIG. 4 is a process chart illustrating a method for manufacturing a semiconductor device according to an embodiment. (1) ... semiconductor substrate, (2) ... compound semiconductor region,
(3) ... S thin layer, (4), (21) ... metal layer (coating layer), (13) ... cooler, (22) ... metal oxide layer (first insulating layer), (23) Silicon oxide film (second insulating layer)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI // H01L 21/203 (56)参考文献 特開 昭58−141576(JP,A) 特開 昭64−8613(JP,A) 特開 平2−137370(JP,A) 特開 平2−185066(JP,A) Japanese Journal of Applied Physics Vol.27,No.7,July, 1988,PP.L1331−1333 (58)調査した分野(Int.Cl.6,DB名) H01L 21/203 H01L 21/28 - 21/288 H01L 21/336 - 21/338 H01L 21/363 H01L 21/44 - 21/445 H01L 27/095 - 27/098 H01L 29/40 - 29/43,29/47 H01L 29/76 H01L 29/772 - 29/78 H01L 29/80 - 29/812 H01L 29/872──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification symbol FI // H01L 21/203 (56) References JP-A-58-141576 (JP, A) JP-A-64-8613 (JP, A JP-A-2-137370 (JP, A) JP-A-2-185066 (JP, A) Japan Journal of Applied Physics Vol. 27, No. 7, July, 1988, PP. L1331-1333 (58) Fields investigated (Int.Cl. 6 , DB name) H01L 21/203 H01L 21/28-21/288 H01L 21/336-21/338 H01L 21/363 H01L 21/44-21 / 445 H01L 27/095-27/098 H01L 29/40-29 / 43,29 / 47 H01L 29/76 H01L 29/772-29/78 H01L 29/80-29/812 H01L 29/872

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】Ga(ガリウム)を一主成分とする化合物半
導体領域を有する半導体基体の前記化合物半導体領域の
表面にS(硫黄)から成る薄層を形成した後、前記半導
体基体を冷却器に取付けることにより前記半導体基体を
冷却した状態で前記薄層の上面に被覆層を形成すること
を特徴とする半導体装置の製造方法。
1. A semiconductor substrate having a compound semiconductor region containing Ga (gallium) as a main component. After forming a thin layer made of S (sulfur) on the surface of the compound semiconductor region, the semiconductor substrate is put into a cooler. A method of manufacturing a semiconductor device, comprising: forming a coating layer on an upper surface of the thin layer in a state where the semiconductor substrate is cooled by being attached.
【請求項2】前記被覆層の層厚が10Åに達するまで前記
半導体基体を−50℃以下に冷却した状態において真空蒸
着により前記被覆層を形成する請求項(1)に記載の半
導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the coating layer is formed by vacuum deposition while the semiconductor substrate is cooled to -50 ° C. or less until the thickness of the coating layer reaches 10 °. Method.
【請求項3】Ga(ガリウム)を一主成分とする化合物半
導体領域を有する半導体基体の前記化合物半導体領域の
表面にS(硫黄)から成る薄層を形成した後、前記半導
体基体を冷却した状態で前記薄層の上面に金属から成る
被覆層を形成し、該被覆層を酸化して第1の絶縁層を形
成した後に、該第1の絶縁層の上面に更に第2の絶縁層
を形成することを特徴とする半導体装置の製造方法。
3. A state in which a thin layer made of S (sulfur) is formed on the surface of the compound semiconductor region of a semiconductor substrate having a compound semiconductor region containing Ga (gallium) as a main component, and the semiconductor substrate is cooled. Forming a coating layer made of metal on the upper surface of the thin layer, oxidizing the coating layer to form a first insulating layer, and further forming a second insulating layer on the upper surface of the first insulating layer. A method of manufacturing a semiconductor device.
【請求項4】前記被覆層の層厚が10Åに達するまで前記
半導体基体を−50℃以下に冷却した状態において真空蒸
着により前記被覆層を形成する請求項(3)に記載の半
導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein the coating layer is formed by vacuum deposition while the semiconductor substrate is cooled to -50 ° C. or less until the thickness of the coating layer reaches 10 °. Method.
【請求項5】前記被覆層の層厚は300Å以下である請求
項(3)又は(4)に記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 3, wherein said coating layer has a thickness of 300 ° or less.
JP368189A 1989-01-12 1989-01-12 Method for manufacturing semiconductor device Expired - Lifetime JP2764595B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP368189A JP2764595B2 (en) 1989-01-12 1989-01-12 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP368189A JP2764595B2 (en) 1989-01-12 1989-01-12 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH02185041A JPH02185041A (en) 1990-07-19
JP2764595B2 true JP2764595B2 (en) 1998-06-11

Family

ID=11564148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP368189A Expired - Lifetime JP2764595B2 (en) 1989-01-12 1989-01-12 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2764595B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261147A (en) * 1990-03-12 1991-11-21 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device, and method and apparatus for manufacturing semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Japanese Journal of Applied Physics Vol.27,No.7,July,1988,PP.L1331−1333

Also Published As

Publication number Publication date
JPH02185041A (en) 1990-07-19

Similar Documents

Publication Publication Date Title
US6020247A (en) Method for thin film deposition on single-crystal semiconductor substrates
US4605479A (en) In-situ cleaned ohmic contacts
US4474829A (en) Low-temperature charge-free process for forming native oxide layers
US6030453A (en) III-V epitaxial wafer production
US5336361A (en) Method of manufacturing an MIS-type semiconductor device
US5443030A (en) Crystallizing method of ferroelectric film
US5360768A (en) Method of forming oxide film
JP2764595B2 (en) Method for manufacturing semiconductor device
US6589337B2 (en) Method of producing silicon carbide device by cleaning silicon carbide substrate with oxygen gas
US6451711B1 (en) Epitaxial wafer apparatus
Aketagawa et al. Limiting conditions of Si selective epitaxial growth in Si2H6 gas‐source molecular beam epitaxy
JP2002289611A (en) Manufacturing method and manufacturing apparatus of semiconductor device
GB2111037A (en) Preparing substrates for semi-conductors
JP2706964B2 (en) Method for manufacturing semiconductor device
EP0471844A1 (en) Silicon oxide film and semiconductor device having the same
US5956604A (en) Ohmic contact to Gallium Arsenide using epitaxially deposited Cobalt Digermanide
US7371668B2 (en) Method for making a metal oxide semiconductor device
JP2711475B2 (en) Selective epitaxial growth method
Chaudhari et al. Calcium fluoride thin films on GaAs (100) for possible metal‐insulator‐semiconductor applicationsa
JP2617485B2 (en) (III) Heat treatment method for -V compound semiconductor
JP2736698B2 (en) Method for manufacturing semiconductor device
Shushtarian et al. Epitaxial growth of CaF2 thin films on (100) GaAs by pulsed-laser deposition and in-situ annealing
JP2706997B2 (en) Method for manufacturing semiconductor device
JPS6057634A (en) Formation of surface protective film
JPS63477A (en) Production of thin tantalum oxide film

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080403

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11

EXPY Cancellation because of completion of term