JP2763305B2 - Digital signal processor - Google Patents

Digital signal processor

Info

Publication number
JP2763305B2
JP2763305B2 JP63296732A JP29673288A JP2763305B2 JP 2763305 B2 JP2763305 B2 JP 2763305B2 JP 63296732 A JP63296732 A JP 63296732A JP 29673288 A JP29673288 A JP 29673288A JP 2763305 B2 JP2763305 B2 JP 2763305B2
Authority
JP
Japan
Prior art keywords
converter
color
output
signal processing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63296732A
Other languages
Japanese (ja)
Other versions
JPH02142291A (en
Inventor
卓 佐々木
一之 的場
昭彦 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63296732A priority Critical patent/JP2763305B2/en
Priority to US07/438,090 priority patent/US5457494A/en
Publication of JPH02142291A publication Critical patent/JPH02142291A/en
Application granted granted Critical
Publication of JP2763305B2 publication Critical patent/JP2763305B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は補色フイルタを装置したカラー撮像手段に適
したデイジタル信号処理装置に関する。以下ビデオカラ
ーカメラを例に説明するが、本発明はスチルビデオカメ
ラ等にも有効に適用できるものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal processing device suitable for a color image pickup device provided with a complementary color filter. Hereinafter, a video color camera will be described as an example, but the present invention can be effectively applied to a still video camera and the like.

〔従来の技術〕[Conventional technology]

最近のデイジタル信号処理技術の進歩によりビデオカ
ラーカメラの信号処理回路も、高信頼性で無調整といっ
た長所のあるデイジタル信号処理が主流になってきてい
る。また、一方ではセンサーに装着する色分離フイルタ
は純色よりも補色のものを用いる場合が多くなってきて
いる。これは純色は色再現性に優れるものの、光の利用
率が低く、輝度信号のS/Nや帯域の点で不利であるとい
う理由による。
Due to recent advances in digital signal processing technology, digital signal processing, which has advantages of high reliability and no adjustment, has become mainstream in signal processing circuits of video color cameras. On the other hand, a color separation filter attached to the sensor often uses a complementary color rather than a pure color. This is because although pure colors have excellent color reproducibility, they have low light utilization and are disadvantageous in terms of S / N and bandwidth of luminance signals.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

このような2つの傾向の中で補色フイルタを用いた単
板カラーカメラをデイジタル信号処理で実施する場合の
ごとく一般的な構成例を第2図に示す。
FIG. 2 shows a general configuration example in which a single-chip color camera using a complementary color filter is implemented by digital signal processing in such two tendencies.

センサー201には第4図に示すような補色フイルタが
各画素セルCeに対して形成され、垂直方向に隣接する2
行ずつの信号を混合して読出し、フイールド毎にインタ
レース走査を行うものとする。
In the sensor 201, a complementary color filter as shown in FIG.
It is assumed that the signals of each row are mixed and read, and interlaced scanning is performed for each field.

この場合、第1の水平走査期間においては(Mg+Cy)
と(Gr+ye)の信号の繰り返し読み出され、第2の水平
走査期間においては(Mg+Ye)と(Gr+Cy)の信号が繰
り返し読み出される。この読み出された信号はAGC回路2
02、サンプルホールド回路210を介してA/D変換器211に
入力される。今、A/D変換器211のフルスケールをO〜Am
Vとし、変換精度を10bitとすると、(Mg+Cy)と(Gr+
ye)、(Mg+Ye),(Gr+Cy)の各々信号には△/2だけ
のランダムな量子化雑音が重畳されると考えられる。
In this case, (Mg + Cy) in the first horizontal scanning period
And (Gr + ye) signals are repeatedly read, and in the second horizontal scanning period, the (Mg + Ye) and (Gr + Cy) signals are repeatedly read. This read signal is the AGC circuit 2
02, input to the A / D converter 211 via the sample and hold circuit 210. Now, change the full scale of the A / D converter 211 to O to Am
V and the conversion accuracy is 10 bits, (Mg + Cy) and (Gr +
ye), (Mg + Ye), and (Gr + Cy) signals are considered to have 量子 / 2 random quantization noise superimposed thereon.

輝度信号は、基本的にこの読み出した信号(Mg+C
y),(Gr+ye),(Mg+Ye),(Gr+Cy)を処理して
得られるので輝度信号に占める量子化雑音の大きさのオ
ーダは大体△/2である。この輝度信号は輝度信号処理回
路205でγ補正等を受けた後、D/A変換器207を介してNTS
Cエンコーダ209に入力される。
The luminance signal is basically the read signal (Mg + C
y), (Gr + ye), (Mg + Ye), and (Gr + Cy), the order of the magnitude of the quantization noise in the luminance signal is approximately △ / 2. This luminance signal is subjected to γ correction or the like in a luminance signal processing circuit 205 and then passed through a D / A converter 207 to NTS.
Input to C encoder 209.

一方、色信号はA/D変換器211の出力を減算器212で一
旦(Mg+Cy)−(Gr+ye)又は(Mg+Ye)−(Gr+Cy)
のような色差の形にしてから、色信号処理回路206で色
処理される。つまり、色信号成分は輝度信号成分に変調
された形になっており、通常輝度信号の成分に対する色
信号の成分の比は20〜30%以下である。このことは、最
終的に色信号処理回路206では充分なレベルの色信号を
得るために、もともとの信号に3〜5倍ゲインをかけな
ければいけないことになる。従って、色信号における量
子化雑音の大きさは、輝度信号の3〜5倍になり3Δ〜
5Δのオーダになる。その後、この色信号処理回路206
の出力はD/A変換器208を介してNTSCエンコーダ209で輝
度信号と共に合成されNTSC信号が形成される。従って、
このような構成においては最終的な色信号のS/N比を確
保するためにA/D変換器211のビツト数を少なくとも12ビ
ツト以上にしなければならず、多大なコスト高と消費電
力の増大を招いていた。
On the other hand, for the color signal, the output of the A / D converter 211 is temporarily subtracted by the subtractor 212 into (Mg + Cy)-(Gr + ye) or (Mg + Ye)-(Gr + Cy).
And then color processed by the color signal processing circuit 206. That is, the color signal component is modulated into a luminance signal component, and the ratio of the color signal component to the normal luminance signal component is 20 to 30% or less. This means that the original signal must be multiplied by a factor of 3 to 5 in order to finally obtain a sufficient level of the color signal in the color signal processing circuit 206. Therefore, the magnitude of the quantization noise in the chrominance signal is 3 to 5 times that of the luminance signal and becomes 3Δ to
It is on the order of 5Δ. Thereafter, the color signal processing circuit 206
Are combined with a luminance signal by an NTSC encoder 209 via a D / A converter 208 to form an NTSC signal. Therefore,
In such a configuration, the number of bits of the A / D converter 211 must be at least 12 bits or more in order to secure the final S / N ratio of the color signal, resulting in enormous cost and increased power consumption. Was invited.

このような問題点に対して、第3図に示すようにA/D
変換器を2つ設け、一方は差動増巾器313により予め差
をとり、ゲインを調整してからA/D変換し、これの結果
を色差信号とし、他方はサンプルホールド回路310,311
でサンプルホールドされた出力にあったフルスケールで
A/D変換器315においてA/D変換し、輝度信号を形成する
方法も考えられる。尚、サンプルホールド回路310,311
は例えば読み出しクロツクがfcの場合は、各々の周期は
2/fcで位相が互いに反転している。この構成では量子化
雑音による色信号のS/N比の劣化は改善されるが、A/D変
換器が2個必要である。
As shown in Fig. 3, A / D
Two converters are provided, one of which takes a difference in advance by a differential amplifier 313, adjusts a gain, and performs A / D conversion. The result is used as a color difference signal, and the other is a sample hold circuit 310, 311
At full scale that matches the output sampled and held at
A method of performing A / D conversion in the A / D converter 315 to form a luminance signal is also conceivable. Note that the sample and hold circuits 310 and 311
For example, if the read clock is fc, each cycle is
The phases are inverted at 2 / fc. With this configuration, the deterioration of the S / N ratio of the color signal due to the quantization noise is improved, but two A / D converters are required.

特に、輝度信号用のA/D変換器315は、信号がリニヤな
場合、少なくとも10bit以上、直前にプレニーなどの非
線形処理を行っても8bit以上の精度が要求され、回路規
模の増大とコスト高を招いていた。
In particular, the A / D converter 315 for a luminance signal requires an accuracy of at least 10 bits or more when the signal is linear, and an accuracy of 8 bits or more even if nonlinear processing such as pleniy is performed immediately before, so that the circuit scale increases and the cost increases. Was invited.

〔問題点を解決するための手段〕[Means for solving the problem]

上記問題点に鑑み、本発明は異なる色信号の差をとる
1つのA/D変換と、このA/D変換器の出力から元の信号を
復号する復号器とをもつことで、色信号の量子化雑音も
少なく、A/D変換器も1つで済むデイジタル信号処理装
置を実現するものである。
In view of the above problems, the present invention has one A / D converter that takes a difference between different color signals, and a decoder that decodes an original signal from the output of the A / D converter, so that the color signal The present invention realizes a digital signal processing device which has little quantization noise and requires only one A / D converter.

〔作用〕[Action]

また、このようにすることで、復号され輝度信号にお
ける量子化雑音は差信号の量子化雑音と同程度になる
為、例えば8bitのA/D変換器を1つもつだけで、復号さ
れて輝度信号においては等価的に8bit以上(通常9〜10
bit)の精度を得ることができる。
In addition, by doing so, the quantization noise in the decoded luminance signal is almost the same as the quantization noise in the difference signal. Therefore, for example, only one 8-bit A / D converter is needed to decode the luminance noise. Eight bits or more (usually 9 to 10
bit) accuracy.

〔実施例〕〔Example〕

第1図は本発明を適用したビデオカメラの信号処理の
ブロツク図を示すものである。センサ101は例えばCCD撮
像素子であり、その上には、例えば第4図に示すような
補色フイルターが形成され、ドライバ103によって第2,
第3図示従来例と同様のインタレース走査で垂直方向に
混合読み出しが行われる。
FIG. 1 is a block diagram showing the signal processing of a video camera to which the present invention is applied. The sensor 101 is, for example, a CCD image sensor, on which a complementary color filter as shown in FIG. 4, for example, is formed.
As shown in FIG. 3, mixed readout is performed in the vertical direction by the same interlaced scanning as in the conventional example.

読み出された信号は、AGC回路102でゲインを調整さ
れ、2つのサンプルホールド回路110,111へ入力され
る。サンプルホールド回路110,111へのタイミング発生
回路104から各々パルスP1,P2が供給されている。第8図
(b),(c)に○印で示すようにP1 P2はセンサーの
読み出しクロツクfcの2倍の周期でこれに同期してお
り、かつ互いに位相が反転している。
The gain of the read signal is adjusted by the AGC circuit 102, and the read signal is input to the two sample and hold circuits 110 and 111. Pulses P1 and P2 are supplied from the timing generation circuit 104 to the sample and hold circuits 110 and 111, respectively. As shown by the circles in FIGS. 8B and 8C, P1 and P2 are synchronized with the readout clock fc of the sensor at a period twice as long as the readout clock fc, and have mutually inverted phases.

尚、第8図(a)(b)(c)(d)は、各々AGC回
路102の出力、サンプルホールド回路110,111の出力差動
増巾器112の出力の模式図を示す。一目盛は時間TでT
=1/fcである。又、(b)(c)図中、○印でパルスP1
P2のタイミングが示されており、(e)にはA/D変換器
114が動作するパルスのタイミングを示す。
FIGS. 8 (a), (b), (c) and (d) are schematic diagrams showing the output of the AGC circuit 102 and the output of the output differential amplifier 112 of the sample and hold circuits 110 and 111, respectively. One scale is T at time T
= 1 / fc. Also, in FIG.
The timing of P2 is shown, and (e) shows the A / D converter
The timing of the pulse at which 114 operates is shown.

このように例えば第1の水平走査期間においては、サ
ンプルホールド回路110及び111の出力は各々(Mg+C
y),(Gr+Ye)なり、又、第2の水平走査期間におい
ては各々(Mg+Ye),(Gr+Cy)となる。従ってサンプ
ルホールド回路110,111に接続された差動増巾器112の出
力はここでのゲインをKすると となる。
Thus, for example, in the first horizontal scanning period, the outputs of the sample and hold circuits 110 and 111 are (Mg + C
y), (Gr + Ye), and (Mg + Ye), (Gr + Cy) in the second horizontal scanning period, respectively. Therefore, the output of the differential amplifier 112 connected to the sample and hold circuits 110 and 111 is given by Becomes

A/D変換器114は8bitのA/D変換器で変換範囲が−A/2mW
〜A/2mVとし、−A/2〜−A/2+Δの範囲の入力を0、(A
/2−Δ)〜(A/2)mVの範囲の入力を1023と変換する。
The A / D converter 114 is an 8-bit A / D converter with a conversion range of -A / 2mW
~ A / 2mV, and input in the range of -A / 2 to -A / 2 + Δ is 0, (A
/ 2−Δ) to (A / 2) mV is converted to 1023.

但し、Δ=A/256mVである。 However, Δ = A / 256 mV.

もちろん、A/D変換器の前にレベルシフターなどをも
うけて、0〜A mVを入力範囲としても良い。
Needless to say, a level shifter or the like may be provided before the A / D converter to set the input range from 0 to AmV.

今、S/H110及びS/H111の出力の最大値をVmaxとする。
差動増巾器112の出力の採りうる値は −KV〜KV mVの範囲である。
Now, let the maximum value of the output of S / H110 and S / H111 be Vmax.
Possible values of the output of the differential amplifier 112 are in the range of −KV to KV mV.

しかし、実際にはA点での出力のヒストグラムを調べ
てみると色は違うが、水平方向に隣り合った信号の差に
は輝度の水平相関があるので、ほとんど−αKV〜αKV m
Vの範囲になる。αは1より小さく大体1/5である。
However, when actually examining the histogram of the output at point A, although the colors are different, the difference between horizontally adjacent signals has a horizontal correlation of luminance, so that almost -αKV to αKV m
V range. α is smaller than 1 and approximately 1/5.

従って、α,K,V,AがαKV=A/2の関係を満たしていれ
ば、A/D変換器114のフルスケールは有効に使われる。但
し、非常に頻度は少ないが、まれにA点の出が−αKVよ
り小さいかあるいはαKVより大きくなることもあるの
で、クリツプ回路113で出力を−αKV〜αKVの範囲にク
リツプするようにする。αが1に近いほど後述する復号
器115での誤差が少ないが、色の量子化誤差は多くなる
ので、適当な値に設定するのが望ましい。尚、精度を要
求しない場合はクリツプ回路113は不要である。
Therefore, if α, K, V, A satisfy the relationship αKV = A / 2, the full scale of the A / D converter 114 is effectively used. However, although the frequency is very low, the output of the point A may rarely be smaller than -αKV or larger than αKV. Therefore, the output is clipped by the clipping circuit 113 in the range of -αKV to αKV. The closer α is to 1, the smaller the error in the decoder 115 described later, but the larger the color quantization error, so it is desirable to set it to an appropriate value. If no accuracy is required, the clip circuit 113 is unnecessary.

A/D変換器114の出力は第5図に示すような構成の色信
号処理回路106に入力され、同時化された後、R−Y,B−
Yへ変換される。
The output of the A / D converter 114 is input to the color signal processing circuit 106 having the structure shown in FIG.
Converted to Y.

次に、第5図を用いて色信号処理回路106の構成例を
説明する。
Next, a configuration example of the color signal processing circuit 106 will be described with reference to FIG.

A/D変換器114の出力は、1Hメモリ501と定数倍器503へ
入力されている。1Hメモリ501の入力が例えばPに対応
する信号の時は、1Hメモリ502の入力はQ、出力はPに
対応する信号である。
The output of the A / D converter 114 is input to the 1H memory 501 and the constant multiplier 503. For example, when the input of the 1H memory 501 is a signal corresponding to P, the input of the 1H memory 502 is Q and the output is a signal corresponding to P.

従って定数倍器503,505の定数を1/2、定数倍器504の
定数を1に設定しておけば、加算器506と504の出力には
PとQが1Hごとに交互にしかも互いに異った位相で表わ
れる。従って、これらをスイツチ507へ入力し、これと1
Hごとに切り換えればには常にP、には常にQの出
力が得られPとQは同時化される。
Therefore, if the constants of the constant multipliers 503 and 505 are set to 1/2 and the constant of the constant multiplier 504 is set to 1, the outputs of the adders 506 and 504 have P and Q alternately every 1H and different from each other. Appears in phase. Therefore, these are input to the switch 507, and
By switching every H, the output of P is always obtained and the output of Q is always obtained, so that P and Q are synchronized.

第4図のような色フイルタ配列の場合、 P=[(Mg+Cy)−(Gr+Ye)]=2B−GB−Y Q=[(Mg+Ye)−(Gr+Cy)]=2B−GR−Y と考えられるので定数倍器508,509,511,512、加算器51
0,513から構成される色素マトリクス回路はなくてもよ
いが、より良い色再現を得る為には509〜512に設定する
定数を色フイルターの分光特性に応じて決めるようにす
るのが望ましい。また、これらの定数で色差のゲインを
調整するようにしても良い。次に、色差信号R−Y,B−
YはD/A変換器108でD/A変換され、標準テレビ信号発生
装置109へ入力される。
In the case of a color filter arrangement as shown in FIG. 4, it can be considered that P = [(Mg + Cy)-(Gr + Ye)] = 2B-GB-Y Q = [(Mg + Ye)-(Gr + Cy)] = 2B-GR-Y Constant multiplier 508,509,511,512, adder 51
There is no need for a dye matrix circuit composed of 0,513, but in order to obtain better color reproduction, it is desirable to determine the constants set in 509 to 512 according to the spectral characteristics of the color filter. Further, the gain of the color difference may be adjusted with these constants. Next, the color difference signals RY, B-
Y is D / A converted by a D / A converter 108 and input to a standard television signal generator 109.

次に、復号器115の動作について説明する。 Next, the operation of the decoder 115 will be described.

今、第4図のフイルタ配置によりMg+Cy Gr+Yeをく
り返し走査する水平走査期間について考える。
Now, consider a horizontal scanning period in which Mg + Cy Gr + Ye is repeatedly scanned by the filter arrangement shown in FIG.

ここで復調したい信号{Vn}は V1=Mg1+Cy1,V2=Gr1+Ye1,V3=Mg2+Cy2,……であ
る。
Here, the signals {V n } to be demodulated are: V 1 = Mg 1 + Cy 1 , V 2 = Gr 1 + Ye 1 , V 3 = Mg 2 + Cy 2 ,.

今、Un=Vn+1−Vn (2) で決められる信号{Un}を考えると U1=(Gr1+Ye1)−(Mg1+Cy1) U2=(Mg2+Cy2)−(Gr1+Ye1) U3=(Gr2+Ye2)−(Mg2+Cy2) ……(3) となる。Now, considering a signal {U n } determined by U n = V n + 1 −V n (2), U 1 = (Gr 1 + Ye 1 ) − (Mg 1 + Cy 1 ) U 2 = (Mg 2 + Cy 2) ) − (Gr 1 + Ye 1 ) U 3 = (Gr 2 + Ye 2 ) − (Mg 2 + Cy 2 ) (3)

一方、A/D変換器114の出力{Pn}は P1=(Mg1+Cy1)−(Gr1+Ye1) P2=(Mg2+Cy2)−(Gr1+Ye1) P3=(Mg2+Cy2)−(Gr2+Ye2) ……(4) となるので、 Un=(−1)nPn ……(5) である。On the other hand, the output {P n } of the A / D converter 114 is P 1 = (Mg 1 + Cy 1 ) − (Gr 1 + Ye 1 ) P 2 = (Mg 2 + Cy 2 ) − (Gr 1 + Ye 1 ) P 3 = (Mg 2 + Cy 2 ) − (Gr 2 + Ye 2 ) (4) Therefore, U n = (− 1) n P n (5).

(2)より であるから となる。From (2) Because Becomes

従って(6)より Vk−Vk-1=(−1)kPk ……(7) となるので Vk=(−1)kPk+Vk-1 ……(8) となる。復号は、この(8)式に従って行われる。Accordingly, from (6), V k −V k−1 = (− 1) k P k ... (7), so that V k = (− 1) k P k + V k−1 . Decoding is performed according to equation (8).

第6図に復号器の構成例を示す。A/D変換器114の出力
はスイツチ602と符号反転器601へ入力される。スイツチ
602ではタイミング発生回路104から供給される画素のよ
み出しクロツクに同期したクロツクφによって反転出力
と、非反転出力を選択する。スイツチ602の出力は加算
器603で、これ自身の出力が一画素分デイレイされたも
のと加算される。加算器603の演算精度はA/D変換器のビ
ツト精度よりも2〜4bit程度精度を上げて10〜12bitと
し、オーバーフローやアンダーフローが生じないように
構成するのが望ましい。
FIG. 6 shows a configuration example of the decoder. The output of the A / D converter 114 is input to a switch 602 and a sign inverter 601. Switch
At 602, an inverted output and a non-inverted output are selected according to a clock φ synchronized with a pixel output clock supplied from the timing generation circuit 104. The output of the switch 602 is an adder 603, which adds the output of the switch 602 to the output of one pixel. The operation accuracy of the adder 603 is desirably set to 10 to 12 bits, which is higher than the bit accuracy of the A / D converter by about 2 to 4 bits, so that overflow and underflow do not occur.

また、603の出力はA/D変換器114の出力の最大値の1/
α倍(αは先述の定数)になるが、後段の輝度信号回路
では10bit以上あれば充分なのでシフト回路605で、一律
にビツトを右へ0〜2bitシフトするようにしてもよい。
このようにすることで、A/D変換器の輝度は8bitである
が、輝度信号は等価的に10bit以上の精度で量子化した
のと同じ効果が得られる。
The output of 603 is 1 / the maximum value of the output of A / D converter 114.
Although it is multiplied by α (α is the above-mentioned constant), it is sufficient for the luminance signal circuit at the subsequent stage to have 10 bits or more, so that the shift circuit 605 may uniformly shift the bit to the right by 0 to 2 bits.
By doing so, although the luminance of the A / D converter is 8 bits, the same effect can be obtained as if the luminance signal were equivalently quantized with an accuracy of 10 bits or more.

輝度信号処理回路105は、Knee変換、γ変換などの非
線形変換とローパスフイルタリングやアーパチヤ補償な
どのフイルタリング処理が行われ、その出力はD/A変換
器107でD/A変換される。標準テレビ信号発生装置109で
は輝度信号と2つの色差信号とタイミング発生回路104
から必要なパルスを供給して標準テレビ信号を生成し出
力する。
The luminance signal processing circuit 105 performs non-linear conversion such as Knee conversion and γ conversion, and filtering processing such as low-pass filtering and aperture compensation. The output is D / A converted by the D / A converter 107. In the standard television signal generator 109, a luminance signal, two color difference signals, and a timing generation circuit 104
Supplies a required pulse from the controller to generate and output a standard television signal.

〔他の実施例〕[Other embodiments]

第7図に本発明の第2の実施例を示す。 FIG. 7 shows a second embodiment of the present invention.

第1の実施例は、構成は簡単であるが、クリツプ回路
113及びA/D変換器114での変換誤差が大きいと、この影
響がある範囲で伝搬することもあるうる。従って、この
ように高画質を目的とする場合には、第7図のように点
線で囲った部分713で復号器を構成し、フイードバツク
ループの中に入れるとよい。
The first embodiment has a simple structure, but has a clip circuit.
If the conversion error in the A / D converter 114 and the A / D converter 114 is large, the influence may propagate in a certain range. Therefore, when aiming at high image quality in this way, it is preferable to form a decoder with a portion 713 surrounded by a dotted line as shown in FIG. 7 and put it in a feedback loop.

AGC回路702からの出力は、センサーの読み出しクロツ
クfcと同じ周期でサンプルホールド回路720でサンプル
ホールドされる。差動増巾器710はサンプルホールド回
路720との出力と、フイードバツク系に設けられたD/A変
換器717の出力の差分を適当なゲインで増巾する。
The output from the AGC circuit 702 is sampled and held by the sample and hold circuit 720 at the same cycle as the read clock fc of the sensor. The differential amplifier 710 amplifies the difference between the output from the sample hold circuit 720 and the output from the D / A converter 717 provided in the feedback system with an appropriate gain.

この出力はクリツプ回路711でクリツプをかけられ、A
/D変換器712へ入力される。このゲインとクリツプレベ
ル及びA/D変換器のレンジの設定は前実施例と同様で良
い。
This output is clipped by the clip circuit 711, and A
Input to the / D converter 712. The setting of the gain, the clip level, and the range of the A / D converter may be the same as in the previous embodiment.

次にA/D変換器712の出力はデイレイ回路714でデイレ
イされた後、デイレイ回路716と加算器715からなる復号
器に入力される。加算器715の出力はD/A変換器717でD/A
変換される。
Next, the output of the A / D converter 712 is delayed by a delay circuit 714 and then input to a decoder including a delay circuit 716 and an adder 715. The output of adder 715 is D / A by D / A converter 717
Is converted.

この動作は以下に解析してみる。 This behavior will be analyzed below.

S/H710からの信号を{Vn}、差動増巾器710からの出
力を{yn}、A/D変換器712からの出力を{Un}、加算器
715からの出力と{xn}、D/A変換器717からの出力を{X
n′}とする。A/D変換器712は読み出しクロツクfcと同
じ同期で動作し、{Un},{xn}はクロツクごとのデイ
ジタルデータであり、{Vn},{Yn},{Xn′}は対応
した時刻におけるアナログデータ値である。
The signal from the S / H 710 is {V n }, the output from the differential amplifier 710 is {y n }, the output from the A / D converter 712 is {U n }, and the adder
出力 x n出力 output from 715 and {X output from D / A converter 717
Let n ′}. The A / D converter 712 operates in synchronization with the read clock fc, {U n }, {x n } are digital data for each clock, and {V n }, {Y n }, {X n ′} Is the analog data value at the corresponding time.

従って、Yn=Vn−Xn′ Un=Yn−Qn (9) Xn=Un−Xn-1 である。但し、Qnはクリツプ回路711とA/D変換器712の
誤差である。今、D/A変換器717の誤差が非常に少ないと
するとXn=Xn′なので、 Yn=Vn−Xn Un=Yn+Qn (10) Xn=Un-1+Xn-1 (10)式をZ変換すると、 Y(Z)=V(Z)−X(Z) U(Z)=Y(Z)−Q(Z) (11) X(Z)=Z-1U(Z)+Z-1X(Z) (11)よりY(Z),V(Z)を消去すると、 X(Z)=Z-1(V(Z)+Q(Z)) (12) また、(11)よりY(Z)、X(Z)を消去すると、 U(Z)=(1−Z-1)(V(Z)+Q(Z)) (13) となる。また、 Y(Z)=(1−Z-1)V(Z)−Z-1Q(Z) (14) である。
Thus, Y n = V n -X n 'U n = Y n -Q n (9) is X n = U n -X n- 1. However, Q n is the error of the clip circuit 711 and the A / D converter 712. Now, the error of the D / A converter 717 is extremely small since X n = X n ', Y n = V n -X n U n = Y n + Q n (10) X n = U n-1 + X If the n-1 (10) equation is Z-transform, Y (Z) = V ( Z) -X (Z) U (Z) = Y (Z) -Q (Z) (11) X (Z) = Z - When Y (Z) and V (Z) are deleted from 1 U (Z) + Z -1 X (Z) (11), X (Z) = Z -1 (V (Z) + Q (Z)) (12) When Y (Z) and X (Z) are deleted from (11), U (Z) = (1−Z −1 ) (V (Z) + Q (Z)) (13) Y (Z) = (1−Z −1 ) V (Z) −Z −1 Q (Z) (14)

つまり、X(Z)はもとの信号{Vn}に量子化雑音
{Qn}が加算されたものを、1デイレイ分遅らせたもの
なので、これをそのまま輝度信号処理回路705へ入力す
れば、後は前実施例と同様でよい。(14)より{yn}は
2つの異なる色信号ごとの差をとったものになる。従っ
て、本実施例でも水平方向に隣り合った色信号の差をA/
D変換することになる。この結果の{Un}は前実施例の
式(3)に示される{Un}と同じもにになる。但し、輝
度信号と位相をあわせるため、デイレイ回路714の出力
を{Un}と考えて、これをスイツチ719と反転器718へ入
力する。スイツチ719とはクロツクfcごとに714の出力と
718の出力を選択することで、719の出力は式(4)で示
される{Pn}となる。従って、これをそのまま、色信号
処理回路706へ入力し、後は前実施例と同様に処理すれ
ばよい。
That is, X (Z) is obtained by adding the quantization noise {Q n } to the original signal {V n } and delaying it by one delay, so that this signal is directly input to the luminance signal processing circuit 705. The rest may be the same as in the previous embodiment. From (14), {y n } is the difference between two different color signals. Therefore, also in the present embodiment, the difference between color signals adjacent in the horizontal direction is A / A
It will be D-converted. The resulting {U n } is the same as the {U n } shown in equation (3) of the previous embodiment. However, in order to match the phase with the luminance signal, the output of the delay circuit 714 is considered as {U n }, and this is input to the switch 719 and the inverter 718. Switch 719 is the output of 714 per clock fc
By selecting the output of 718, the output of 719 becomes {P n } shown in Expression (4). Therefore, this signal is directly input to the color signal processing circuit 706, and the subsequent processing is performed in the same manner as in the previous embodiment.

また、D/A変換器717はXnとXn′が同等になるようにす
るために又、加算器715はオーバーフローやアンダーフ
ローをさけるためA/D変換器712のビツト数より2〜3bit
以上精度の高いものを用いるのが望ましい。
In addition, the D / A converter 717 is used to make Xn and Xn 'equivalent, and the adder 715 is used to avoid overflow or underflow by 2 to 3 bits from the number of bits of the A / D converter 712.
It is desirable to use one with higher accuracy.

つまり、本実施例でも前実施例と同様に異なる色信号
の差に対応する信号をA/D変換して、これをもとに色信
号を形成する一方、このA/D変換された結果から復号器
を用いて輝度信号を復号することによって輝度及び色信
号のS/Nを向上させている。
That is, in the present embodiment, similarly to the previous embodiment, A / D conversion is performed on a signal corresponding to a difference between different color signals, and a color signal is formed based on the A / D conversion. The S / N of the luminance and chrominance signals is improved by decoding the luminance signal using a decoder.

尚、上記の説明では色フイルタ配列は第4図のような
場合を例に説明したが、他にもいわゆる補色モザイクフ
イルターのものなら適用可能である。またもちろんCy,
G,Yeなどをストライプ状に配した補色ストライプのもで
も、色信号の差又は変調成分から色信号処理を行い、ベ
ースバンド分で輝度信号を形成しているものならばどの
ようなものでも本発明は有効である。
In the above description, the color filter array is described as an example in FIG. 4, but any other so-called complementary color mosaic filter can be applied. Also, of course, Cy,
Even for complementary color stripes in which G, Ye, etc. are arranged in a stripe pattern, any type of color signal processing that performs color signal processing from the difference or modulation component of the color signal and forms a luminance signal for the baseband can be used. The invention is valid.

〔発明の効果〕〔The invention's effect〕

本発明によれば、一度アナログの状態で異なる色信号
の差をとってから、A/D変換しているので、色信号にお
ける量子化雑音を少なくでき、また、この差信号からも
との信号を復号して輝度信号を形成しているのでA/D変
換器はひとつですみ、しかも輝度信号の量子化雑音も少
なくでき、かつ回路規模やコストも低くできる。
According to the present invention, A / D conversion is performed after the difference between different color signals is once obtained in an analog state, so that quantization noise in the color signal can be reduced. Is decoded to form a luminance signal, so that only one A / D converter is required, the quantization noise of the luminance signal can be reduced, and the circuit scale and cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例を示す図、 第2図,第3図は従来例を示す図、 第4図は色フイルタの配列を示す図、 第5図は色信号処理回路の構成例を示す図、 第6図は復号器の構成例を示す図、 第7図は本発明の他の実施例を示す図、 第8図は第1の実施例の動作を説明する図である。 112,710……差動増巾器、 113,711……クリツプ回路、 114,712……A/D変換器、 611,718……反転器、 602,719……スイツチ、 603,715……加算器、 604,716……デイレイ、 605……シフト器、 717……D/A変換器。 FIG. 1 is a diagram showing an embodiment of the present invention, FIGS. 2 and 3 are diagrams showing a conventional example, FIG. 4 is a diagram showing an arrangement of color filters, and FIG. FIG. 6 is a diagram showing a configuration example of a decoder, FIG. 7 is a diagram showing another embodiment of the present invention, and FIG. 8 is a diagram for explaining the operation of the first embodiment. 112,710 …… Differential amplifier, 113,711 …… Clip circuit, 114,712 …… A / D converter, 611,718 …… Inverter, 602,719 …… Switch, 603,715 …… Adder, 604,716 …… Delay, 605 …… Shift 717 …… D / A converter.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】補色フイルタを用いたカラー撮像手段と、
該カラー撮像手段からの異なる色信号の差に対応する信
号をA/D変換するA/D変換器と、該A/D変換器の出力を用
いて色信号を形成する色信号処理手段と、前記A/D変換
器の出力から元の色信号を復号する復号器と、上記復号
器の出力を用いて輝度信号を形成する輝度信号処理装置
と、を有することを特徴とするデイジタル信号処理装
置。
1. A color imaging means using a complementary color filter,
A / D converter for A / D converting a signal corresponding to a difference between different color signals from the color imaging unit, and a color signal processing unit for forming a color signal using an output of the A / D converter, A digital signal processing device, comprising: a decoder for decoding an original color signal from the output of the A / D converter; and a luminance signal processing device for forming a luminance signal using the output of the decoder. .
【請求項2】前記色信号の差に対応する信号がカラー撮
像手段の読み出しクロツクの2倍の周期でかつ位相が互
いに反転するように動作する2つのサンプルホールド回
路の出力を入力とする差動増巾器を用いて形成されるこ
とを特徴とする特許請求の範囲第(1)項に記載のデイ
ジタル信号処理装置。
2. A differential circuit having a signal corresponding to the difference between the color signals, which has a period twice as long as the readout clock of the color image pickup means and outputs from two sample-and-hold circuits which operate so that phases are inverted with respect to each other. The digital signal processing device according to claim 1, wherein the digital signal processing device is formed using an amplifier.
【請求項3】前記色信号の差に対応する信号がカラー撮
像手段の読み出しクロツクと同じ周期のサンプルホール
ド回路の出力と、前記A/D変換器の出力から復号器を用
いて復号したデイジタル信号を入力とするD/A変換器の
出力とを入力とする差動増巾器を用いて形成されること
を特徴とする特許請求の範囲第(1)項に記載のデイジ
タル信号処理装置。
3. A digital signal obtained by decoding a signal corresponding to the difference between the color signals from an output of a sample-and-hold circuit having the same period as a readout clock of a color imaging means and an output of the A / D converter using a decoder. The digital signal processing device according to claim 1, wherein the digital signal processing device is formed using a differential amplifier having an input of a D / A converter and an output of the D / A converter.
JP63296732A 1988-11-21 1988-11-22 Digital signal processor Expired - Fee Related JP2763305B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63296732A JP2763305B2 (en) 1988-11-22 1988-11-22 Digital signal processor
US07/438,090 US5457494A (en) 1988-11-21 1989-11-20 Image pickup signal processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63296732A JP2763305B2 (en) 1988-11-22 1988-11-22 Digital signal processor

Publications (2)

Publication Number Publication Date
JPH02142291A JPH02142291A (en) 1990-05-31
JP2763305B2 true JP2763305B2 (en) 1998-06-11

Family

ID=17837379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63296732A Expired - Fee Related JP2763305B2 (en) 1988-11-21 1988-11-22 Digital signal processor

Country Status (1)

Country Link
JP (1) JP2763305B2 (en)

Also Published As

Publication number Publication date
JPH02142291A (en) 1990-05-31

Similar Documents

Publication Publication Date Title
US5457494A (en) Image pickup signal processing apparatus
US6380974B1 (en) Digital video camera with electronic zoom
JP3242515B2 (en) Imaging device
JP3356201B2 (en) Video camera and contour enhancement device
JP3302423B2 (en) Imaging device
JPH0851647A (en) Method and device for conversion of sampling rate
US5563657A (en) Solid state image pickup apparatus having improved luminance control
JP2547686B2 (en) Video signal processing circuit
US5309183A (en) Image pickup apparatus having difference encoding and non-linear processing of image signals
JPH0591519A (en) Method and apparatus for inserting interpolating picture element
US5508741A (en) Image pickup apparatus with plural filters jointly receiving image pickup signals to provide luminance and contour-related information
US5621477A (en) Digital decoder and method for decoding composite video signals
US6690418B1 (en) Image sensing apparatus image signal controller and method
EP0746166B1 (en) Image sensing apparatus and method
US5583568A (en) Solid state image pickup apparatus having improved luminance control
JP2763305B2 (en) Digital signal processor
JPH0218789B2 (en)
JP3153941B2 (en) Digital signal processing camera
JP2717688B2 (en) Imaging device
JP2698406B2 (en) Imaging device
JP2698404B2 (en) Luminance signal processing device
JP3348368B2 (en) Video camera and contour enhancement device
JP3299781B2 (en) Image processing device
JP3901808B2 (en) Carrier boost correction circuit
JPH08275185A (en) Contour correction circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees