JP2758852B2 - Triangular wave oscillation circuit and video signal processing device having the same - Google Patents

Triangular wave oscillation circuit and video signal processing device having the same

Info

Publication number
JP2758852B2
JP2758852B2 JP7090421A JP9042195A JP2758852B2 JP 2758852 B2 JP2758852 B2 JP 2758852B2 JP 7090421 A JP7090421 A JP 7090421A JP 9042195 A JP9042195 A JP 9042195A JP 2758852 B2 JP2758852 B2 JP 2758852B2
Authority
JP
Japan
Prior art keywords
voltage
resistor
output
triangular wave
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7090421A
Other languages
Japanese (ja)
Other versions
JPH08148978A (en
Inventor
浩一 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP7090421A priority Critical patent/JP2758852B2/en
Publication of JPH08148978A publication Critical patent/JPH08148978A/en
Application granted granted Critical
Publication of JP2758852B2 publication Critical patent/JP2758852B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、スイッチング安定化電
源に用いる三角波発振回路とこれを備えたビデオ装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a triangular wave oscillating circuit for use in a stabilized switching power supply and a video apparatus having the same.

【0002】[0002]

【従来の技術】一般に、携帯型のテレビジョン受像機、
ビデオテープレコーダ(以下「VTR」と略す)、およ
び電話機等の電子機器では、電子機器の安定動作と高効
率を確保するためにスイッチング安定化電源方式による
電源回路が多用される。図5は、そのような携帯型VT
R1の電源回路の周辺の構成を示すブロック図である。
2. Description of the Related Art Generally, a portable television receiver,
2. Description of the Related Art In a video tape recorder (hereinafter abbreviated as "VTR") and an electronic device such as a telephone, a power supply circuit based on a switching stabilized power supply system is frequently used in order to ensure stable operation and high efficiency of the electronic device. FIG. 5 shows such a portable VT.
FIG. 3 is a block diagram illustrating a configuration around a power supply circuit of R1.

【0003】VTR1は、スイッチング安定化電源方式
による電源回路10、入力映像信号の信号処理を行う映
像信号処理回路11、およびモニタ画面を制御するモニ
タ制御回路12を含んで構成され、前記映像信号処理回
路11およびモニタ制御回路12はそれぞれ電源ライン
La、Lbを介して電源回路10によって電力供給され
ている。
The VTR 1 includes a power supply circuit 10 based on a switching stabilized power supply system, a video signal processing circuit 11 for performing signal processing of an input video signal, and a monitor control circuit 12 for controlling a monitor screen. The circuit 11 and the monitor control circuit 12 are supplied with power from the power supply circuit 10 via power supply lines La and Lb, respectively.

【0004】電源回路10は、三角波電圧を出力する三
角波発振回路21、電源ラインLa、Lbに対応してそ
れぞれ設けられたパルス幅制御回路23a、23b、ス
イッチングトランジスタ24a、24b、平滑回路25
a、25bから構成される。パルス幅制御回路23a、
23bは、それぞれ2つの比較器26a、27a;26
b、27bによって構成される。
The power supply circuit 10 includes a triangular wave oscillation circuit 21 for outputting a triangular wave voltage, pulse width control circuits 23a and 23b provided corresponding to the power supply lines La and Lb, switching transistors 24a and 24b, and a smoothing circuit 25, respectively.
a, 25b. A pulse width control circuit 23a,
23b has two comparators 26a, 27a;
b, 27b.

【0005】以下、電源回路10の電源ラインLaに対
応して設けられた構成および動作ついて説明する。パ
ルス幅制御回路23aの比較器26aでは、平滑回路2
5aの出力電圧と基準電圧28の基準電圧とが比較され
る。比較器27aでは、比較器26aの出力電圧と三角
波発振器21からの三角波電圧と比較され、この比較結
果に応じてパルス幅が制御されたパルス信号がスイッチ
ングトランジスタ24aに与えられる。平滑回路25a
では、スイッチングトランジスタ24aのスイッチング
動作に応じたスイッチング出力を平滑し、電源ラインL
aに安定化された電源電圧が供給される。
[0005] Hereinafter, a description will be given of the construction and operation provided in correspondence to the power supply line La of the power supply circuit 10. In the comparator 26a of the pulse width control circuit 23a, the smoothing circuit 2
The output voltage 5a is compared with the reference voltage of the reference voltage 28. In the comparator 27a, the output voltage of the comparator 26a is compared with the triangular wave voltage from the triangular wave oscillator 21, and a pulse signal whose pulse width is controlled according to the comparison result is supplied to the switching transistor 24a. Smoothing circuit 25a
Then, the switching output according to the switching operation of the switching transistor 24a is smoothed, and the power supply line L
a is supplied with a stabilized power supply voltage.

【0006】ここでこの三角波発振器21の構成は図6
に示すように自走式の三角波発振器21aと三角波発振
器の内部インピーダンスが高いので、出力をとるための
バッファ21bから構成される。この回路構成は既に公
知であり、横井与次郎著「リニアIC実用回路マニュア
ル」に掲載の回路構成である。したがって、詳しい説明
を省略する。
The structure of the triangular wave oscillator 21 is shown in FIG.
Since the internal impedance of the self-propelled triangular wave oscillator 21a and the triangular wave oscillator is high as shown in FIG. This circuit configuration is already known, and is described in "Linear IC Practical Circuit Manual" by Yojiro Yokoi. Therefore, detailed description is omitted.

【0007】電源ラインLbに対応した構成および動作
は、上述した電源ラインLaに対応して設けられた構成
および動作と同じである。こうして映像信号処理回路1
1およびモニタ制御回路12は、安定化された電源電圧
によって電力付勢される。
The configuration and operation corresponding to power supply line Lb are the same as the configuration and operation provided corresponding to power supply line La described above. Thus, the video signal processing circuit 1
1 and the monitor control circuit 12 are powered by the stabilized power supply voltage.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、このよ
うなスイッチング安定化電源方式の電源回路における三
角波発振回路21では、比較器27a、27bの入力電
圧範囲が有限であり、その有限な範囲に三角波のレベル
を合わせてやるために可変抵抗器21cを調整してやる
必要があるという問題点がある。また、外部入力の制御
端子も備えていないので、外部クロックとの同期も取れ
ないという問題点がある。
However, in the triangular wave oscillating circuit 21 in such a switching stabilized power supply type power supply circuit, the input voltage range of the comparators 27a and 27b is finite, and the triangular wave There is a problem that it is necessary to adjust the variable resistor 21c to adjust the level. Also, since there is no external input control terminal, there is a problem that synchronization with an external clock cannot be obtained.

【0009】また、映像信号処理回路11は、発振周波
数が3.58MHzの発振器29からクロックを基準ク
ロックとして動作するが、この基準クロックは、前述し
たスイッチング動作に同期したノイズとは同期していな
いため、ビートノイズが発生することもあるという問題
点がある。
The video signal processing circuit 11 operates using a clock from the oscillator 29 having an oscillation frequency of 3.58 MHz as a reference clock, but this reference clock is not synchronized with the noise synchronized with the switching operation described above. Therefore, there is a problem that beat noise may occur.

【0010】本発明は、上記問題点に鑑み成されたもの
であり、外部クロックへの同期が取れ、しかも安定した
振幅の三角波発振を行える三角波発振回路を提供するこ
とを目的とする。
The present invention has been made in view of the above problems, and has as its object to provide a triangular wave oscillating circuit which can synchronize with an external clock and can oscillate a triangular wave with a stable amplitude.

【0011】[0011]

【課題を解決するための手段】本発明の三角波発振回路
は、請求項1では、コンデンサと、このコンデンサを充
放電するための電流源と、上記コンデンサの電圧出力を
所定の基準レベルと比較する第1の比較器と、外部クロ
ック信号に同期して基準電圧を前記基準レベルとは異な
る第1電圧と第2電圧に交互に切り換えて切り換え出力
する切換手段と、この切換手段の出力と上記コンデンサ
の出力電圧を比較する第2の比較器と、この第2の比較
器の出力をセット端子に入力し、上記第1の比較器の出
力をリセット端子に接続するフリップフロップとを備
え、このフリップフロップの出力に応じて上記電流源に
よる上記コンデンサへの充放電を制御することを特徴と
するものである。
According to a first aspect of the present invention, a triangular wave oscillating circuit compares a capacitor, a current source for charging and discharging the capacitor, and a voltage output of the capacitor with a predetermined reference level. A first comparator for synchronizing the reference voltage with an external clock signal to output a reference voltage different from the reference level;
Switching means for alternately switching and outputting the first voltage and the second voltage, a second comparator for comparing the output of the switching means with the output voltage of the capacitor, and an output of the second comparator. A flip-flop that inputs to a set terminal and connects the output of the first comparator to a reset terminal, and controls charging and discharging of the capacitor by the current source according to the output of the flip-flop. It is assumed that.

【0012】また、請求項2では、上記切換手段は、一
端が電源に接続された第1の抵抗と、一端が接地された
第2の抵抗と、上記第1の抵抗の他端と上記第2の抵抗
の他端に接続された第3の抵抗と、上記第1の抵抗と上
記第3の抵抗の接続点から出力電圧を取り出す手段と、
上記第2の抵抗と上記第3の抵抗の接続点にコレクタ端
子を接続され、エミッタが実質的に接地され外部からの
クロック信号に応じてON/OFF制御されるスイッチ
ングトランジスタとを含むことを特徴とするものであ
る。
According to a second aspect of the present invention, the switching means includes a first resistor having one end connected to a power supply, a second resistor having one end grounded, and a second end connected to the other end of the first resistor. A third resistor connected to the other end of the second resistor, a means for extracting an output voltage from a connection point between the first resistor and the third resistor,
A collector terminal is connected to a connection point between the second resistor and the third resistor, an emitter is substantially grounded, and an external
Switch whose ON / OFF is controlled according to the clock signal
And a switching transistor .

【0013】また、請求項3では、前記スイッチングト
ランジスタがONしたときの前記切換手段の出力電圧が
第1の比較器の前記基準レベルよりも高く設定されてい
ることを特徴とするものである。
According to a third aspect of the present invention, the output voltage of the switching means when the switching transistor is turned on is set higher than the reference level of the first comparator.

【0014】[0014]

【作用】上記した構成により、請求項1では、電流源は
コンデンサを充放電し、第1の比較器は上記コンデンサ
の電圧出力を所定の基準レベルと比較し、切換手段は外
部クロック信号に同期して基準電圧を切り換え出力し、
第2の比較器はこの切換手段の出力と上記コンデンサの
出力電圧を比較し、この第2の比較器の出力をセット端
子に入力し、上記第1の比較器の出力をリセット端子に
接続するフリップフロップを設けて、このフリップフロ
ップの出力に応じて上記電流源による上記コンデンサへ
の充放電を制御するので、外部クロックへの同期が取
れ、しかも安定した振幅の三角波発振を行えることとな
る。
According to the above construction, the current source charges and discharges the capacitor, the first comparator compares the voltage output of the capacitor with a predetermined reference level, and the switching means synchronizes with the external clock signal. To switch the reference voltage and output it.
The second comparator compares the output of the switching means with the output voltage of the capacitor, inputs the output of the second comparator to the set terminal, and connects the output of the first comparator to the reset terminal. Since a flip-flop is provided to control charging and discharging of the capacitor by the current source in accordance with the output of the flip-flop, synchronization with an external clock can be obtained and triangular wave oscillation with a stable amplitude can be performed.

【0015】また、請求項2では、切換手段は、一端が
電源に接続された第1の抵抗と、一端が接地された第2
の抵抗と、上記第1の抵抗の他端と上記第2の抵抗の他
端に接続された第3の抵抗と、上記第1の抵抗と上記第
3の抵抗の接続点から出力電圧を取り出す手段と、上記
第2の抵抗と上記第3の抵抗の接続点にコレクタ端子を
接続され、エミッタが実質的に接地されたスイッチング
トランジスタとを含み、外部からのクロック信号に応じ
てON/OFF制御されるので、外部クロックへの同期
が取れ、しかも安定した振幅の三角波発振を行えること
となる。
According to a second aspect of the present invention, the switching means includes a first resistor having one end connected to a power supply and a second resistor having one end grounded.
, A third resistor connected to the other end of the first resistor and the other end of the second resistor, and an output voltage from a connection point between the first resistor and the third resistor. Means, and a switching transistor having a collector terminal connected to a connection point between the second resistor and the third resistor and having an emitter substantially grounded, and having an ON / OFF control in response to an external clock signal. Therefore, synchronization with an external clock can be obtained, and triangular wave oscillation with a stable amplitude can be performed.

【0016】また、請求項3では、前記スイッチングト
ランジスタがONしたときの前記切換手段の出力電圧が
第1の比較器の前記基準レベルよりも高く設定されてい
るので、外部クロックが入力しない限り第1の比較器が
動作することはないので、外部クロックへの同期が取
れ、しかも安定した振幅の三角波発振を行えることとな
る。
According to the present invention, the output voltage of the switching means when the switching transistor is turned on is set higher than the reference level of the first comparator. Since one comparator does not operate, it is possible to synchronize with an external clock and perform triangular wave oscillation with a stable amplitude.

【0017】[0017]

【実施例】図1は、本発明の一実施例の構成を示すブロ
ック図である。本実施例では、携帯用VTR31に適用
した場合につき説明する。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the present embodiment, a case where the present invention is applied to a portable VTR 31 will be described.

【0018】VTR31は、スイッチング安定化電源方
式による電源回路40、入力映像信号の信号処理を行う
映像信号処理回路41、およびモニタ画面を制御するモ
ニタ制御装置42を含んで構成され、映像信号処理回路
41で処理された映像信号は前記モニタ制御回路42に
与えられる。映像信号処理回路41およびモニタ制御回
路42は、それぞれ電源ラインLa、Lbを介して電源
回路40によって電力付盛されている。本実施例では、
映像信号処理回路41を同期回路として説明する。
The VTR 31 includes a power supply circuit 40 using a switching stabilized power supply system, a video signal processing circuit 41 for performing signal processing of an input video signal, and a monitor control device 42 for controlling a monitor screen. The video signal processed in 41 is supplied to the monitor control circuit 42. The video signal processing circuit 41 and the monitor control circuit 42 are powered by the power supply circuit 40 via power supply lines La and Lb, respectively. In this embodiment,
The video signal processing circuit 41 will be described as a synchronization circuit.

【0019】電源回路40は、三角波電圧を出力する三
角波発振回路51、電源ラインLa、Lbに対応してそ
れぞれ設けられたパルス幅制御回路53aと53b、ス
イッチングトランジスタ54aと54b、平滑回路55
aと55bおよび分周回路62から構成される。パルス
制御回路53aと53bは、それぞれ2つの比較器56
a、57a;56b、57bによって構成される。
The power supply circuit 40 includes a triangular wave oscillation circuit 51 for outputting a triangular wave voltage, pulse width control circuits 53a and 53b provided corresponding to the power supply lines La and Lb, switching transistors 54a and 54b, and a smoothing circuit 55.
a and 55b and a frequency dividing circuit 62. The pulse control circuits 53a and 53b each include two comparators 56
a, 57a; 56b, 57b.

【0020】映像信号処理回路41は、発振子59を有
する発振器60の発振周波数=3.58MHzを基準ク
ロックとして動作する。一方、発振器60からの基準ク
ロックは、分周回路62に与えられ、1/4分周されて
三角波発振器51に与えられる。
The video signal processing circuit 41 operates using the oscillation frequency of the oscillator 60 having the oscillator 59 = 3.58 MHz as a reference clock. On the other hand, the reference clock from the oscillator 60 is provided to the frequency dividing circuit 62, and is subjected to 1 / frequency division to the triangular wave oscillator 51.

【0021】以下、電源回路40の電源ラインLaに対
応して設けられた構成および動作について説明する。
Hereinafter, the configuration and operation of power supply circuit 40 provided corresponding to power supply line La will be described.

【0022】パルス幅制御回路53aの比較器56aで
は、平滑回路55aの出力電圧eと基準電源58の基準
電圧Voとが比較される。比較器57aでは、比較器5
6aの出力電圧fと三角波発振回路51からの三角波電
圧Cとが比較され、この比較結果に応じて比較器57a
から出力されるパルス信号hのパルス幅が制御され、こ
のパルス信号hがスイッチングトランジスタ54aのス
イッチング動作に応答したスイッチング出力を平滑化
し、電源ラインLaに安定化された電源電圧を供給す
る。
The comparator 56a of the pulse width control circuit 53a compares the output voltage e of the smoothing circuit 55a with the reference voltage Vo of the reference power supply 58. In the comparator 57a, the comparator 5
6a is compared with the triangular wave voltage C from the triangular wave oscillating circuit 51, and the comparator 57a
Is controlled, the pulse signal h smoothes the switching output in response to the switching operation of the switching transistor 54a, and supplies a stabilized power supply voltage to the power supply line La.

【0023】スイッチングトランジスタ54aは、PN
P型トランジスタから構成され、エミッタに電源63a
が接続され、コレクタが平滑回路55aに接続される。
スイッチングトランジスタ54aのベースにパルス幅制
御回路53aからのパルス信号hが与えられると、これ
に応答して電源63aの電源電圧がオン・オフされて平
滑回路55aに与えられる。
The switching transistor 54a has a PN
It is composed of a P-type transistor.
Are connected, and the collector is connected to the smoothing circuit 55a.
When the pulse signal h from the pulse width control circuit 53a is applied to the base of the switching transistor 54a, the power supply voltage of the power supply 63a is turned on / off in response to this and is applied to the smoothing circuit 55a.

【0024】平滑回路55aは、ショットキーダイオー
ド71a、チョークコイル72aおよびコンデンサ73
aから成る。ショットキーダイオード71aのカソード
は、スイッチングトランジスタ54aのコレクタに接続
されるとともに、チョークコイル72aの一方端に接続
され、ダイオード71aのアノードは接地される。チョ
ークコイル72aの他端は、コンデンサ73aを介して
接地される。チョークコイル72aの他端は、電源ライ
ンLaに接続されるとともに、比較器56aの非反転入
力端子に接続される。こうしてチョークコイル72aと
コンデンサ73aとの接続点から出力電圧cは、電源ラ
インLaに電源電圧として与えられるとともに、比較器
56aの非反転入力端子に比較電圧として帰還される。
The smoothing circuit 55a includes a Schottky diode 71a, a choke coil 72a, and a capacitor 73.
a. The cathode of Schottky diode 71a is connected to the collector of switching transistor 54a, is connected to one end of choke coil 72a, and the anode of diode 71a is grounded. The other end of the choke coil 72a is grounded via a capacitor 73a. The other end of the choke coil 72a is connected to the power supply line La and to the non-inverting input terminal of the comparator 56a. Thus, the output voltage c is supplied to the power supply line La from the connection point between the choke coil 72a and the capacitor 73a as a power supply voltage, and is fed back to the non-inverting input terminal of the comparator 56a as a comparison voltage.

【0025】図2は、動作を説明するための波形図であ
り、図2の(1)には平滑回路55aからの出力電圧e
の波形が示される。図2の(2)には、比較器56aの
出力電圧fの波形が参照符fで示され、三角波電圧Cの
波形が参照符Cで示されている。図2の(2)、(3)
に示されるように、三角波電圧Cが出力電圧fよりも大
きいときには、比較器57aの出力hはLレベルとな
り、スイッチングトランジスタ54aをオン状態にして
電源63aからの電源電圧を平滑回路55aに与える。
FIG. 2 is a waveform diagram for explaining the operation. FIG. 2A shows an output voltage e from the smoothing circuit 55a.
Is shown. In FIG. 2B, the waveform of the output voltage f of the comparator 56a is indicated by reference numeral f, and the waveform of the triangular wave voltage C is indicated by reference numeral C. (2) and (3) in FIG.
When the triangular wave voltage C is larger than the output voltage f, the output h of the comparator 57a goes low, turning on the switching transistor 54a to supply the power supply voltage from the power supply 63a to the smoothing circuit 55a.

【0026】一方、三角波電圧Cが出力電圧fよりも小
さいときには、出力hはHレベルとなり、電源63aか
らの電源電圧の供給を停止する。すなわち、電源63a
からの電源電圧の供給量は、出力hのパルスの立ち下が
り幅に比例する。
On the other hand, when the triangular wave voltage C is smaller than the output voltage f, the output h becomes H level, and the supply of the power supply voltage from the power supply 63a is stopped. That is, the power supply 63a
Is proportional to the falling width of the pulse of the output h.

【0027】例えば、図2の(1)に参照符dで示され
るように出力電圧eが低下した場合には、比較器56a
の出力fはこれに対応して低下する(図2の(2)に参
照符f参照)ので、これに対応して出力hのパルス立ち
下がり幅tbは、正常時の立ち下がり幅taより大きく
なり、これに応答して出力電圧eは、僅かに上昇する。
このように出力電圧eは、常に一定電圧になるように制
御される。
For example, when the output voltage e decreases as indicated by reference numeral d in FIG. 2A, the comparator 56a
(F) corresponds to the output f (see (2) in FIG. 2), and accordingly, the pulse fall width tb of the output h is larger than the normal fall width ta. In response, the output voltage e slightly rises.
As described above, the output voltage e is controlled so as to be always constant.

【0028】なお、電源ラインLbに対応した構成およ
び動作は、上述した電源ラインLaに対応して設けられ
た構成および動作と同じであり、対応する構成には参照
符号「b」を付す。このようにして映像信号処理回路4
1およびモニタ制御回路42は、安定化された電源電圧
によって電力供給される。
The configuration and operation corresponding to power supply line Lb are the same as the configuration and operation provided corresponding to power supply line La described above .
The symbol “b” is attached. Thus, the video signal processing circuit 4
1 and the monitor control circuit 42 are powered by the stabilized power supply voltage.

【0029】図3は、三角波発振回路51の構成を示す
ブロック図であり、図4はその動作を説明するための波
形図である。三角波発振回路51は、充電動作と放電動
作を選択的に切り換えることによって、三角波電圧Cを
出力する充放電回路81と、2つの基準電圧を選択的に
切換可能な基準電圧切換回路82と、第1及び第2の比
較器83、84と、各比較器83、84の出力に応じて
充放電回路81を制御するフリップフロップ85とを含
んで構成される。
FIG. 3 is a block diagram showing the configuration of the triangular wave oscillation circuit 51, and FIG. 4 is a waveform diagram for explaining the operation thereof. The triangular wave oscillation circuit 51 includes a charge / discharge circuit 81 that outputs a triangular wave voltage C by selectively switching between a charging operation and a discharging operation, a reference voltage switching circuit 82 that can selectively switch between two reference voltages, The first and second comparators 83 and 84 and a flip-flop 85 that controls the charge / discharge circuit 81 according to the output of each of the comparators 83 and 84 are configured.

【0030】充放電回路81は、3つのPNP型トラン
ジスタ91、92、93から成る第1のカレントミラー
回路94と、2つのNPN型トランジスタ95と96か
ら成る第2のカレントミラー回路97と、充放電用のコ
ンデンサ98とから構成される。なお、トランジスタ9
6のエミッタ面積は、トランジスタ95のエミッタ面積
の2倍に設定される。
The charging / discharging circuit 81 includes a first current mirror circuit 94 including three PNP transistors 91, 92, and 93, a second current mirror circuit 97 including two NPN transistors 95 and 96, and a charging / discharging circuit 81. And a discharging capacitor 98. The transistor 9
The emitter area of the transistor 6 is set to twice the emitter area of the transistor 95.

【0031】第1のカレントミラー回路94のトランジ
スタ91、92、93の各エミッタはそれぞれ共通に電
源90に接続されるとともに、各ベースは相互に共通に
接続される。トランジスタ91は、ベースとコレクタが
接続され、コレクタは定電流源99を介して接地され
る。
The emitters of the transistors 91, 92, and 93 of the first current mirror circuit 94 are commonly connected to a power supply 90, and the bases are commonly connected to each other. The transistor 91 has a base and a collector connected to each other, and the collector is grounded via a constant current source 99.

【0032】トランジスタ92、93の各コレクタは、
トランジスタ95、96の各コレクタにそれぞれ接続さ
れる。トランジスタ95は、コレクタとベースが接続さ
れる。各トランジスタ95、96の各ベースは、相互に
接続されるとともに、各エミッタはそれぞれ接地され
る。トランジスタ96のコレクタは、コンデンサ98を
介して接地される。
The collectors of the transistors 92 and 93 are
The transistors 95 and 96 are connected to the respective collectors. The transistor 95 has a collector and a base connected to each other. The bases of the transistors 95 and 96 are connected to each other, and the emitters are grounded. The collector of transistor 96 is grounded via capacitor 98.

【0033】基準電圧切換回路82は、電源100と接
地との間に直列に接続された3つの抵抗101、10
2、103と、分周回路62のクロックに応答して動作
するNPN型トランジスタ104とから構成される。ト
ランジスタ104は、コレクタが抵抗102と抵抗10
3との接続点Gに接続され、エミッタは接地される。分
回路62で1/4分周されたクロックAは、トランジ
スタ104のベースに与えられる。
The reference voltage switching circuit 82 includes three resistors 101, 10 connected in series between the power supply 100 and the ground.
2 and 103, and an NPN transistor 104 that operates in response to the clock of the frequency dividing circuit 62. The transistor 104 has a collector connected to the resistor 102 and the resistor 10.
3 and the emitter is grounded. Minute
The clock A whose frequency is divided by 4 in the frequency divider 62 is supplied to the base of the transistor 104.

【0034】第1の比較器83の非反転入力端子は、コ
ンデンサ98とトランジスタ96との接続点Cに接続さ
れる一方、反転入力端子は抵抗101と抵抗102との
接続点Bに接続される。第2の比較器84の反転入力端
子は接続点Cに接続される一方、非反転入力端子は基準
電源105に接続される。
The non-inverting input terminal of the first comparator 83 is connected to a connection point C between the capacitor 98 and the transistor 96, while the inverting input terminal is connected to a connection point B between the resistors 101 and 102. . The inverting input terminal of the second comparator 84 is connected to the connection point C, while the non-inverting input terminal is connected to the reference power supply 105.

【0035】第1及び第2の比較器83、84の各出力
D,Eは、フリップフロップ85のセット入力端子、リ
セット入力端子にそれぞれ与えられる。このフリップフ
ロップ85のQ出力は、トランジスタ95、96の各ベ
ースに与えられる。
The outputs D and E of the first and second comparators 83 and 84 are supplied to a set input terminal and a reset input terminal of the flip-flop 85, respectively. The Q output of flip-flop 85 is applied to the bases of transistors 95 and 96.

【0036】Q出力がLレベルに設定されると、トラン
ジスタ96がオフ状態となり、トランジスタ93を介し
て流れる定電流Iがコンデンサ98に流れ込み、充電が
開始され、接続点Cの電位が上昇する。一方、Q出力が
オープン状態に設定されると、トランジスタ96がオン
状態となり、接続点Cがトランジスタ96を介して接地
され、コンデンサ98が放電を開始し、接続点Cの電圧
が降下する。このようにQ出力によって、コンデンサ9
8が充放電を繰り返し、接続点Cにおいて三角波電圧が
発生する。
When the Q output is set to the L level, the transistor 96 is turned off, the constant current I flowing through the transistor 93 flows into the capacitor 98, charging is started, and the potential at the connection point C rises. On the other hand, when the Q output is set to the open state, the transistor 96 is turned on, the connection point C is grounded via the transistor 96, the capacitor 98 starts discharging, and the voltage at the connection point C drops. In this way, the Q output allows the capacitor 9
8 repeats charging and discharging, and a triangular wave voltage is generated at the connection point C.

【0037】次に、図4を参照して、三角波発振回路5
1の動作について説明する。発振器60からの基準クロ
ック(3.58MHz)は、分周回路62で1/4分周
され、図4の(1)に示す分周クロックA(895kH
z)を出力し、これがトランジスタ104に与えられ
る。
Next, referring to FIG.
1 will be described. The reference clock (3.58 MHz) from the oscillator 60 is frequency-divided by 1/4 in the frequency dividing circuit 62, and the frequency-divided clock A (895 kHz) shown in FIG.
z), which is provided to transistor 104.

【0038】例えば、時刻t0〜t1の期間T0におい
ては、分周クロックAはHレベルなので、トランジスタ
104はオン状態となり、接続点Gは接地される。した
がって、接続点Bは、電源100の電源電圧Vccを2
つの抵抗101と102で分圧した電圧(以下、第1電
圧V1という)に設定される。
For example, in the period T0 from time t0 to t1, the divided clock A is at the H level, so that the transistor 104 is turned on and the connection point G is grounded. Therefore, the connection point B sets the power supply voltage Vcc of the power supply 100 to 2
A voltage divided by the two resistors 101 and 102 (hereinafter, referred to as a first voltage V1) is set.

【0039】一方、たとえば、時刻t1〜t2の期間T
1においては、分周クロックAはLレベルなので、トラ
ンジスタ104はオフ状態となり、接続点Gの接地状態
は解除される。したがって、接続点Bは、電源100の
電源電圧Vccを抵抗101と、2つの抵抗102と1
03で分圧した電圧(以下、第2電圧V2という)に設
定される。以下、同様に、接続点Bの電圧は、分周クロ
ックAに同期して第1電圧V1と第2電圧V2とが交互
に繰り返して設定される。
On the other hand, for example, a period T between times t1 and t2
In 1, the divided clock A is at the L level, so that the transistor 104 is turned off, and the ground state of the connection point G is released. Therefore, the connection point B connects the power supply voltage Vcc of the power supply 100 to the resistor 101 and the two resistors 102 and 1 to each other.
The voltage is set to the voltage divided at 03 (hereinafter, referred to as a second voltage V2). Hereinafter, similarly, the voltage at the connection point B is set by alternately repeating the first voltage V1 and the second voltage V2 in synchronization with the divided clock A.

【0040】第1電圧V1は、 Vref<V1<V2 ・・・ (1) の範囲で設定すると、安定した三角波を得ることが出来
る。実際には、第2電圧V2に近づけると、外部同期の
制御範囲が狭くなるので、第1電圧V1は、上記(1)
式の範囲の中間の電圧、すなわち、 V1=(Vref+V2)/2 ・・・ (2) に設定するのが望ましい。
When the first voltage V1 is set in the range of Vref <V1 <V2 (1), a stable triangular wave can be obtained. Actually, as the voltage approaches the second voltage V2, the control range of the external synchronization becomes narrower.
It is desirable to set a voltage in the middle of the range of the expression, that is, V1 = (Vref + V2) / 2 (2).

【0041】なお、第1電圧V1は、後述する三角波電
圧の上限電圧Vmaxよりも小さく設定され、第2電圧
V2は、三角波電圧の上限電圧Vmaxよりも大きく設
定される。一方、基準電圧105で設定されている基準
電圧Vrefは、後述する三角波電圧の下限電圧Vmi
nに設定される。
The first voltage V1 is set lower than the upper limit voltage Vmax of the triangular wave voltage described later, and the second voltage V2 is set higher than the upper limit voltage Vmax of the triangular wave voltage. On the other hand, the reference voltage Vref set by the reference voltage 105 is a lower limit voltage Vmi of a triangular wave voltage described later.
n.

【0042】ここで、上記(1)式を参酌して、これら
の各電圧の関係をまとめると、 Vref−Vmin<V1<Vmax<V2 ・・・ (3) となる。
Here, taking into account the above equation (1), the relationship between these voltages is summarized as follows: Vref−Vmin <V1 <Vmax <V2 (3)

【0043】具体的には、例えば、三角波電圧の上限電
圧Vmax=1.8V、最小電圧Vmin=1.0Vと
すると、電源100の電源電圧Vcc=2.5V、各抵
抗101、102、103の抵抗値をそれぞれ5kΩ、
7.5kΩ、12.5kΩに設定して、第1電圧V1=
1.5V、第2電圧V2=2.0Vとする。また、基準
電圧Vref=1.0Vとする。
Specifically, for example, assuming that the upper limit voltage Vmax of the triangular wave voltage is 1.8 V and the minimum voltage Vmin is 1.0 V, the power supply voltage Vcc of the power supply 100 is 2.5 V, and the resistances of the resistors 101, 102, and 103 are different. The resistance value is 5 kΩ each,
By setting 7.5 kΩ and 12.5 kΩ, the first voltage V1 =
1.5V and the second voltage V2 = 2.0V. The reference voltage Vref is set to 1.0V.

【0044】ここで、フリップフロップ85のQ出力と
して、図4の(6)の波形が得られた場合について説明
する。例えば、時刻t1〜t2の期間T1においては、
Q出力はLレベルなので、トランジスタ96はオフ状態
となり、コンデンサ98は、定電流Iによって充電さ
れ、接続点Cの電圧は上限電圧Vmaxまで上昇する。
このとき、基準電圧切換回路82では三角波電圧の上限
電圧Vmaxより大きい第2電圧V2が設定されている
ので、接続点Cの電圧が接続点Bの電圧より大きくなる
ことはない。したがって、期間T1においては、第1の
比較器83の出力DはLレベルである。
Here, the case where the waveform of (6) in FIG. 4 is obtained as the Q output of the flip-flop 85 will be described. For example, in a period T1 between times t1 and t2,
Since the Q output is at the L level, the transistor 96 is turned off, the capacitor 98 is charged with the constant current I, and the voltage at the node C rises to the upper limit voltage Vmax.
At this time, since the second voltage V2 that is higher than the upper limit voltage Vmax of the triangular wave voltage is set in the reference voltage switching circuit 82, the voltage at the connection point C does not become higher than the voltage at the connection point B. Therefore, in the period T1, the output D of the first comparator 83 is at the L level.

【0045】時刻t2でQ出力がLレベルからオープン
状態になると、コンデンサ98は放電を開始し、接続点
Cの電圧は降下し始める。一方、時刻t2〜t3の期間
T2では、前述したように接続点Bは三角波電圧の最大
電圧Vmaxより小さい第1電圧V1に設定されている
ので、接続点Cの電圧が上限電圧Vmaxから第1電圧
V1まで降下するまでの期間Taでは、接続点Cの電圧
は接続点Bよりも大きくなる。したがって、この期間T
aにおいては、第1の比較器83の出力Dは、図4の
(4)に示されるようにオープン状態となる。
When the Q output changes from the L level to the open state at time t2, the capacitor 98 starts discharging, and the voltage at the node C starts to drop. On the other hand, in the period T2 from the time t2 to the time t3, as described above, the connection point B is set to the first voltage V1 smaller than the maximum voltage Vmax of the triangular wave voltage . Voltage
In the period Ta until the voltage drops to V1, the voltage at the connection point C becomes higher than that at the connection point B. Therefore, this period T
In a, the output D of the first comparator 83 is in an open state as shown in (4) of FIG.

【0046】時刻t2〜t3の期間T2においては、コ
ンデンサ98は放電中であり、接続点Cの電圧は時刻t
3において下限電圧Vminまで降下する。一方、基準
電源105で設定されている基準電圧Vrefは、前述
したように下限電圧Vminに設定されているので、第
2の比較器84の出力Eは、図4の(5)に示されるよ
うに、瞬時に立ち上がる。
In a period T2 between times t2 and t3, the capacitor 98 is discharging and the voltage at the node C is changed to the time t2.
3, the voltage drops to the lower limit voltage Vmin. Meanwhile, the standard
Since the reference voltage Vref set by the power supply 105 is set to the lower limit voltage Vmin as described above, the output E of the second comparator 84 becomes instantaneous as shown in (5) of FIG. Stand up.

【0047】各出力D、Eがフリップフロップ85のセ
ット、リセット入力としてそれぞれ与えられると、Q出
力は、図4の(6)に示される波形が得られ、このQ出
力が充放電回路81に与えられると、接続点Cには図4
の(3)に示されるような一定の上限電圧Vmaxと下
限電圧Vminの間に振幅が収まった三角波電圧Cが得
られる。
When the outputs D and E are given as the set and reset inputs of the flip-flop 85, respectively, the Q output has the waveform shown in (6) of FIG. Given, connection point C is
(3), a triangular wave voltage C whose amplitude falls between a certain upper limit voltage Vmax and a lower limit voltage Vmin is obtained.

【0048】このように基準電圧切換回路82における
基準電圧の切り換えタイミミングを分周クロックAに同
期させると、三角波電圧Cの発振周期も分周クロックA
に同期することになる。したがって、三角波発振回路5
1の出力に応答したスイッチングトランジスタ54a、
54bのスイッチング動作も分周クロックに同期するこ
とになり、平滑回路55a、55bでは消去できないノ
イズと基準クロックとの非同期によるビートノイズを除
去できる。これによって、ビートノイズに起因した画面
の乱れ等の不具合も除去することができ、VTRの特性
も向上することになる。
When the switching timing of the reference voltage in the reference voltage switching circuit 82 is synchronized with the divided clock A in this manner, the oscillation cycle of the triangular wave voltage C is also changed by the divided clock A.
Will be synchronized. Therefore, the triangular wave oscillation circuit 5
1, the switching transistor 54a responding to the output of
The switching operation of 54b is also synchronized with the frequency-divided clock, so that noise that cannot be eliminated by the smoothing circuits 55a and 55b and beat noise due to the asynchronization of the reference clock can be removed. As a result, it is possible to eliminate defects such as screen disturbance caused by beat noise, and to improve the characteristics of the VTR.

【0049】また、三角波発振回路51では、出力電圧
として対称三角波電圧を出力するので、同一周波数、同
一振幅の場合、鋸波に較べて高周波のノイズが少ないと
いう利点がある。
The triangular wave oscillating circuit 51 outputs a symmetrical triangular wave voltage as an output voltage, so that there is an advantage that high frequency noise is less than that of a sawtooth wave at the same frequency and the same amplitude.

【0050】[0050]

【発明の効果】以上のように本発明によれば、請求項1
では、フリップフロップのセット信号を形成する第2の
比較器の基準電圧を切り換えるようにするとともに、そ
の切り換えタイミングを外部クロックに同期させている
ので三角波電圧の発振周期を外部クロックに容易且つ確
実に同期させることができる。更にいえば、クロックに
同期して切り換えられた基準電圧が入力される第2の比
較器の出力をフリップフロップのセット端子に入力し、
且つ第1の比較器の出力をリセット端子に入力すること
によって得られたフリップフロップの出力を用いてコン
デンサへの充放電を制御するので、外部クロックへの同
期が取れ、しかも安定した振幅の三角波発振を行える。
According to the present invention as described above, claim 1
Then, the second signal forming the set signal of the flip-flop is
Switch the reference voltage of the comparator, and
Switching timing is synchronized with an external clock
Therefore, the oscillation cycle of the triangular wave voltage can be easily and reliably set to an external clock.
You can actually synchronize. Furthermore, for the clock
A second ratio to which a synchronously switched reference voltage is input
The output of the comparator to the set terminal of the flip-flop,
And inputting the output of the first comparator to the reset terminal
Using the output of the flip-flop
Controls charging / discharging of the capacitor.
It is possible to perform a triangular wave oscillation with a stable and stable amplitude.

【0051】また、請求項2では、切換手段は、一端が
電源に接続された第1の抵抗と、一端が接地された第2
の抵抗と、上記第1の抵抗の他端と上記第2の抵抗の他
端に接続された第3の抵抗と、上記第1の抵抗と上記第
3の抵抗の接続点から出力電圧を取り出す手段と、上記
第2の抵抗と上記第3の抵抗の接続点にコレクタ端子を
接続され、エミッタが実質的に接地されたスイッチング
トランジスタとを含み、このトランジスタを外部からの
クロック信号に応じてON/OFF制御するので、外部
クロックへの同期が取れ、しかも安定した振幅の三角波
発振を行えるという効果がある。
According to a second aspect of the present invention, the switching means includes a first resistor having one end connected to a power supply and a second resistor having one end grounded.
, A third resistor connected to the other end of the first resistor and the other end of the second resistor, and an output voltage from a connection point between the first resistor and the third resistor. and means, connected to the collector terminal to the connection point of the second resistor and the third resistor, the emitter comprises a substantially grounded switching transistor, oN in response to the clock signal of the transistor from the outside Since the / OFF control is performed, there is an effect that synchronization with an external clock can be obtained and triangular wave oscillation with stable amplitude can be performed.

【0052】また、請求項3では、前記スイッチングト
ランジスタがONしたときの前記切換手段の出力電圧が
第1の比較器の前記基準レベルよりも高く設定されてい
るので、外部クロックが入力しない限り第1の比較器が
動作することはないので、外部クロックへの同期が取
れ、しかも安定した振幅の三角波発振を行えるという効
果がある。
According to the third aspect, the output voltage of the switching means when the switching transistor is turned on is set higher than the reference level of the first comparator. Since one comparator does not operate, there is an effect that synchronization with an external clock can be obtained and triangular wave oscillation with stable amplitude can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施例における三角波発振回路を
用いたVTRの構成例を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration example of a VTR using a triangular wave oscillation circuit according to an embodiment of the present invention.

【図2】 同実施例における要部の動作を示す波形図で
ある。
FIG. 2 is a waveform chart showing an operation of a main part in the embodiment.

【図3】 同実施例における三角波発振回路の構成を示
すブロック図である。
FIG. 3 is a block diagram illustrating a configuration of a triangular wave oscillation circuit according to the same embodiment.

【図4】 同実施例における三角波発振回路の要部の動
作を示す波形図である。
FIG. 4 is a waveform chart showing an operation of a main part of the triangular wave oscillation circuit in the embodiment.

【図5】 典型的な先行技術の構成を示すブロック図で
ある。
FIG. 5 is a block diagram illustrating a typical prior art configuration.

【図6】 同先行技術における三角波発振回路の構成を
示すブロック図である。
FIG. 6 is a block diagram showing a configuration of a triangular wave oscillation circuit in the prior art.

【符号の説明】[Explanation of symbols]

40 電源回路 41 映像信号処理回路 42 モニタ制御回路 51 三角波発振回路 53a、53b パルス幅制御回路 54a、54b スイッチングトランジスタ 55a、55b 平滑回路 56a、56b、57a、57b 比較器 60 発振器 61 分周回路 81 充放電回路 82 基準電圧切換回路 83、84 比較器 85 フリップフロップ Reference Signs List 40 power supply circuit 41 video signal processing circuit 42 monitor control circuit 51 triangular wave oscillation circuit 53a, 53b pulse width control circuit 54a, 54b switching transistor 55a, 55b smoothing circuit 56a, 56b, 57a, 57b comparator 60 oscillator 61 frequency dividing circuit 81 filling Discharge circuit 82 Reference voltage switching circuit 83, 84 Comparator 85 Flip-flop

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】コンデンサと、 このコンデンサを充放電するための電流源と、 上記コンデンサの電圧出力を所定の基準レベルと比較す
る第1の比較器と、 外部クロック信号に同期して基準電圧を前記基準レベル
とは異なる第1電圧と第2電圧に交互に切り換えて出力
する切換手段と、 この切換手段の出力と上記コンデンサの出力電圧を比較
する第2の比較器と、 この第2の比較器の出力をセット端子に入力し、上記第
1の比較器の出力をリセット端子に接続するフリップフ
ロップと、 を備え、このフリップフロップの出力に応じて上記電流
源による上記コンデンサへの充放電を制御することを特
徴とする三角波発振回路。
1. A capacitor, a current source for charging / discharging the capacitor, a first comparator for comparing a voltage output of the capacitor with a predetermined reference level, and a reference voltage synchronized with an external clock signal. The reference level
Switching means for alternately switching and outputting a first voltage and a second voltage different from the first voltage, a second comparator for comparing an output of the switching means with an output voltage of the capacitor, and an output of the second comparator. And a flip-flop for connecting the output of the first comparator to the reset terminal, and controlling the charging and discharging of the capacitor by the current source according to the output of the flip-flop. A triangular wave oscillation circuit.
【請求項2】上記切換手段は、 一端が電源に接続された第1の抵抗と、 一端が接地された第2の抵抗と、 上記第1の抵抗の他端と上記第2の抵抗の他端に接続さ
れた第3の抵抗と、 上記第1の抵抗と上記第3の抵抗の接続点から出力電圧
を取り出す手段と、 上記第2の抵抗と上記第3の抵抗の接続点にコレクタ端
子を接続され、エミッタが実質的に接地され、外部から
のクロック信号に応じてON/OFF制御されるスイッ
チングトランジスタと、 を含む ことを特徴とする請求項1に記載の三角波発振回
路。
2. The switching means includes: a first resistor having one end connected to a power supply; a second resistor having one end grounded; and a second resistor having the other end of the first resistor and the second resistor. A third resistor connected to an end, means for extracting an output voltage from a connection point between the first resistor and the third resistor, and a collector terminal connected to a connection point between the second resistor and the third resistor. Connected, the emitter is substantially grounded , and
Switch that is ON / OFF controlled according to the clock signal
The triangular wave oscillation circuit according to claim 1, further comprising: a switching transistor .
【請求項3】前記スイッチングトランジスタがONした
ときの前記切換手段の出力電圧が第1の比較器の前記基
準レベルよりも高く設定されていることを特徴とする請
求項2に記載の三角波発振回路。
3. The triangular wave oscillation circuit according to claim 2, wherein an output voltage of said switching means when said switching transistor is turned on is set higher than said reference level of said first comparator. .
【請求項4】請求項1〜3のいずれかに記載の三角波発
振回路を備え、この三角波発振回路の出力を映像信号処
理用の基準発振源と同期させたことを特徴とする映像信
号処理装置。
4. A video signal processing apparatus comprising the triangular wave oscillation circuit according to claim 1 , wherein an output of the triangular wave oscillation circuit is synchronized with a reference oscillation source for processing a video signal. .
JP7090421A 1995-04-17 1995-04-17 Triangular wave oscillation circuit and video signal processing device having the same Expired - Fee Related JP2758852B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7090421A JP2758852B2 (en) 1995-04-17 1995-04-17 Triangular wave oscillation circuit and video signal processing device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7090421A JP2758852B2 (en) 1995-04-17 1995-04-17 Triangular wave oscillation circuit and video signal processing device having the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6289663A Division JPH08126306A (en) 1994-08-30 1994-11-24 Power source circuit and electronic equipment provided therewith

Publications (2)

Publication Number Publication Date
JPH08148978A JPH08148978A (en) 1996-06-07
JP2758852B2 true JP2758852B2 (en) 1998-05-28

Family

ID=13998145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7090421A Expired - Fee Related JP2758852B2 (en) 1995-04-17 1995-04-17 Triangular wave oscillation circuit and video signal processing device having the same

Country Status (1)

Country Link
JP (1) JP2758852B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006333589A (en) * 2005-05-25 2006-12-07 Mitsumi Electric Co Ltd Switching power supply device and its control method
JP5312390B2 (en) * 2010-04-02 2013-10-09 パナソニック株式会社 Switching power supply
CN111682863B (en) * 2020-06-17 2023-08-22 灵矽微电子(深圳)有限责任公司 Triangular wave generating circuit with stable output amplitude

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548406A (en) * 1991-08-09 1993-02-26 Brother Ind Ltd Synchronous triangle wave generating circuit

Also Published As

Publication number Publication date
JPH08148978A (en) 1996-06-07

Similar Documents

Publication Publication Date Title
JPH06203975A (en) Electronic ballast and fluorescent lamp device with stabilized frequency
JP2758852B2 (en) Triangular wave oscillation circuit and video signal processing device having the same
JPH06196976A (en) Signal generator
JP2978856B2 (en) Horizontal scanning pulse signal control circuit
USRE41791E1 (en) Pulse generator provided with a duty-factor limiting function
JP2002300027A (en) Oscillator
JP3697678B2 (en) V / F conversion circuit
JPH0368570B2 (en)
US6087814A (en) Power source circuit and electronic device with the same
US5289052A (en) Monostable multivibrator
JP3089021B2 (en) Sawtooth wave generator for vertical deflection
US5030891A (en) Photoelectric switch
JPS5951669A (en) Horizontal afc circuit
JPH01289311A (en) Saw-tooth wave oscillator stage
JPH0750855B2 (en) Circuit device for generating a pulse of a predetermined width
JP2001127592A (en) Oscillation circuit
JPS6135075A (en) Miller integration type vertical deflection circuit
JP3299367B2 (en) Pulse generation circuit
JPH0815253B2 (en) Pulse generation circuit
JPH11150448A (en) Oscillation circuit
JPH01232822A (en) Sawtooth wave generating circuit
JPS6123897B2 (en)
JP2000083003A (en) Free running frequency adjustment system
JPH05235708A (en) Differential amplifier and oscillation circuit
JPS58225718A (en) Vertical sawtooth wave generator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees