JP2757319B2 - FET structure photodetector - Google Patents

FET structure photodetector

Info

Publication number
JP2757319B2
JP2757319B2 JP1313816A JP31381689A JP2757319B2 JP 2757319 B2 JP2757319 B2 JP 2757319B2 JP 1313816 A JP1313816 A JP 1313816A JP 31381689 A JP31381689 A JP 31381689A JP 2757319 B2 JP2757319 B2 JP 2757319B2
Authority
JP
Japan
Prior art keywords
electrode
layer
gate
drain
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1313816A
Other languages
Japanese (ja)
Other versions
JPH03173482A (en
Inventor
珠代 広木
英章 野尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1313816A priority Critical patent/JP2757319B2/en
Publication of JPH03173482A publication Critical patent/JPH03173482A/en
Application granted granted Critical
Publication of JP2757319B2 publication Critical patent/JP2757319B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はFET構造光検出器に関する。Description: FIELD OF THE INVENTION The present invention relates to an FET structure photodetector.

[従来例の技術] 従来、高速の光検出器としてPINフォトダイオード、
アバランシェフォトダイオード(APD)などが知られて
いる。また、FET構造のものも高速光検出器として使用
することができ、いくつか報告例がある(梅田他、信学
論VOL.J68−C,p.263(1985);C.Y.Chen et.al,Appl.Phy
s.Lett.41,p.1040(1983))。
[Conventional technology] Conventionally, PIN photodiodes have been used as high-speed photodetectors,
Avalanche photodiodes (APD) and the like are known. In addition, an FET structure can also be used as a high-speed photodetector, and there are some reports (Umeda et al., IEICE VOL. J68-C, p. 263 (1985); CYChen et.al, Appl. .Phy
s. Lett. 41, p. 1040 (1983)).

第4図は、光導波路とモノリシックに集積化したGaAs
−MESFET構造の光検出器の例を示す(米国特許第4,360,
246号参照)。
FIG. 4 shows GaAs monolithically integrated with an optical waveguide.
-Shows an example of a photodetector with a MESFET structure (U.S. Pat.
No. 246).

同図において、GaAsの半絶縁性(semi−insulated)
基板40上にノンドープのAlxGa1-xAs層41が積層され、そ
の上に厚さ数μmのノンドープのAlyGa1-yAs層42が導波
路43として積層され、その上に厚さ0.2〜0.5μmのn型
GaAs層44が活性層として積層され、更にその上に、電流
の出し入れを行なう為のソース電極47、ドレイン電極4
8、ゲート電極49が着けられている。この構造の従来例
をバイアス状態とし、導波路43に光を導波させることに
より、光電流がドレイン電極48とソース電極47の間に流
れ、光の検出を行なうことができる。
In the figure, GaAs is semi-insulated.
A non-doped Al x Ga 1-x As layer 41 is laminated on a substrate 40, a non - doped Al y Ga 1-y As layer 42 having a thickness of several μm is laminated thereon as a waveguide 43, and a 0.2-0.5μm n-type
A GaAs layer 44 is stacked as an active layer, and further thereon, a source electrode 47 and a drain electrode 4 for supplying and removing current.
8, the gate electrode 49 is attached. By setting the conventional example of this structure to a bias state and guiding light to the waveguide 43, a photocurrent flows between the drain electrode 48 and the source electrode 47, and light can be detected.

[発明が解決しようとする課題] しかし、上記従来例の光検出器のうち、PINフォトダ
イオードは光電流の増幅機能がなく、またAPDは、増幅
機能はあるが、使用する際に大きなバイアス電流が必要
であり、集積化に適していないと言える。
[Problems to be Solved by the Invention] However, among the above-described conventional photodetectors, the PIN photodiode has no photocurrent amplification function, and the APD has the amplification function, but has a large bias current when used. Is necessary, and it can be said that it is not suitable for integration.

一方、FET構造の光検出器の場合には、バイアス電圧
が比較的小さい、増幅機能を内蔵している、集積化した
場合に半導体レーザ(LD)のドライバやアンプとして使
用することができる、などの利点があるものの、光検出
器として使用する為の最適化がなされていない。
On the other hand, a photodetector with an FET structure has a relatively low bias voltage, has a built-in amplification function, and can be used as a driver or amplifier of a semiconductor laser (LD) when integrated. However, it has not been optimized for use as a photodetector.

このことについて詳説すると以下の様になる。上記従
来例の第4図の構造のFETにおいて、第4図の様に電界
を印加したときのポテンシャルを第3図に示す。ソース
−ゲート間には殆ど電界はかかっておらず、ゲート−ド
レイン間には大きな電界がかかっていることが分かる。
This will be described in detail below. FIG. 3 shows the potential when an electric field is applied as shown in FIG. 4 in the FET having the structure shown in FIG. 4 of the conventional example. It can be seen that almost no electric field is applied between the source and the gate, and a large electric field is applied between the gate and the drain.

また、空乏層45はゲート49下で第4図に示す様にドレ
イン48側に引っ張られた形状になっていると考えられ
る。
It is also considered that the depletion layer 45 has a shape that is pulled toward the drain 48 under the gate 49 as shown in FIG.

この状態で、ゲート49直下の導波路43に光を導波させ
た場合、空乏層45以外の領域にも光が広がることにな
り、空乏層45やゲート49−ドレイン48間で生成されたキ
ャリヤは、第3図に示す如く強電界がかかっているので
ドリフトする。しかし、ゲート49−ソース47間で生成さ
れたキャリアは、同じく第3図に示す如くこの間には殆
ど電界がかかっていない為に、拡散後空乏層45に達する
か、或はその前に再結合し、結果的に応答特性を悪くし
てしまうという問題を生じさせる。
In this state, when light is guided to the waveguide 43 immediately below the gate 49, the light also spreads to a region other than the depletion layer 45, and the carrier generated between the depletion layer 45 and the gate 49-drain 48. Drifts because a strong electric field is applied as shown in FIG. However, the carriers generated between the gate 49 and the source 47 reach the depletion layer 45 after diffusion or recombine before the diffusion because almost no electric field is applied between them as shown in FIG. As a result, there arises a problem that response characteristics are deteriorated.

更に、第4図に示す如くゲート49直下に導波路43を設
ける構成であるので、この作製の位置合わせが難しく、
多少のずれが生じる場合がある。
Further, as shown in FIG. 4, since the waveguide 43 is provided immediately below the gate 49, it is difficult to adjust the position of this fabrication.
Some deviation may occur.

従って、本発明の目的は、時間応答特性を良く導波路
の作製の位置合わせを容易にすることが可能な構成を有
するFET構造光検出器を提供することにある。
Accordingly, it is an object of the present invention to provide a photodetector having an FET structure having a configuration capable of improving the time response characteristic and facilitating the alignment of the production of the waveguide.

[課題を解決する為の手段] 本発明のFET構造光検出器は以下のように構成され
る。
[Means for Solving the Problems] The FET structure photodetector of the present invention is configured as follows.

活性層上に設けられたソース電極とドレイン電極とゲ
ート電極と、活性層の下に設けられた光導波路とを有し
ており、ソース電極とドレイン電極との間を流れる電流
により光導波路を伝播する光の光量を検出するFET構造
光検出器において、ソース電極とゲート電極の間隔より
もゲート電極とドレイン電極の間隔が広く設定されてお
り、前記光導波路はゲート電極とドレイン電極の間に存
在するように設けられていることを特徴とするFET構造
光検出器。
It has a source electrode, a drain electrode, a gate electrode provided on the active layer, and an optical waveguide provided under the active layer, and propagates through the optical waveguide by a current flowing between the source electrode and the drain electrode. In the FET structure photodetector for detecting the amount of light to be emitted, the distance between the gate electrode and the drain electrode is set wider than the distance between the source electrode and the gate electrode, and the optical waveguide exists between the gate electrode and the drain electrode. An FET structure photodetector characterized in that it is provided to perform

これにより、ソース−ゲート間で生成され、拡散して
空乏層に達するか、その前に再結合して応答特性を悪化
させるキャリアの影響を低減でき、受光率が向上し且つ
時間応答特性が向上する。また、導波路を設ける位置の
許容範囲が広くなって、その位置合わせが容易になる。
As a result, the effect of carriers generated between the source and the gate and diffused to reach the depletion layer or recombined before that to deteriorate the response characteristics can be reduced, thereby improving the light receiving rate and improving the time response characteristics. I do. In addition, the allowable range of the position where the waveguide is provided is widened, and the alignment is facilitated.

また、光導波路は、半導体基板である第1の半導体材
料と該基板材料より小さな屈折率を持つ第2の半導体材
料を用いて積層した超格子構造で構成すれば、比較的広
い範囲の波長を持つ光を効率よく導波路で導くことがで
き、検出効率が向上する。
In addition, if the optical waveguide has a superlattice structure in which a first semiconductor material which is a semiconductor substrate and a second semiconductor material having a smaller refractive index than the substrate material are stacked, a relatively wide range of wavelengths can be obtained. The light possessed can be efficiently guided by the waveguide, and the detection efficiency is improved.

[実施例] 第1図に本発明の第1の実施例を示す。同図におい
て、GaAsの半絶縁性基板10上にノンドープのGaAs層11が
0.5μm積層され、その上に、クラッド層としてのAl0.5
Ga0.5AAs層12が1μm積層され、その上に、導波路層と
してのAl0.5Ga0.5As30ÅとGaAs60Åの超格子層13が0.7
μm積層され(すなわちAl0.5Ga0.5As30ÅとGaAs60Åが
78層重ねられる)、更にその上にクラッド層としてのAl
0.5Ga0.5As層14が0.1μm積層されている。そして、こ
のクラッド層14の上に、活性層としてのドーピング濃度
1.0×1017cm-3のn型GaAs層15が0.2μm積層されてい
る。この活性層15上には、ソース電極16、ドレイン電極
17としてAuGe/Auが、またゲート電極18としてAlが着け
られている。ここで、ゲート長1μm、ゲート幅200μ
m、ソース16−ゲート18間隔1μm、ゲート18−ドレイ
ン17間隔2μmである。
[Embodiment] FIG. 1 shows a first embodiment of the present invention. In FIG. 1, a non-doped GaAs layer 11 is formed on a GaAs semi-insulating substrate 10.
0.5 μm is laminated, on which Al 0.5 as a cladding layer is formed.
A Ga 0.5 A As layer 12 is laminated at 1 μm, and a superlattice layer 13 of Al 0.5 Ga 0.5 As 30 Å and GaAs 60 と し て as a waveguide layer is formed thereon.
μm stacked (that is, Al 0.5 Ga 0.5 As30Å and GaAs60Å
78 layers are stacked on top of each other)
A 0.5 Ga 0.5 As layer 14 is stacked 0.1 μm. Then, on this cladding layer 14, a doping concentration as an active layer
An n-type GaAs layer 15 of 1.0 × 10 17 cm −3 is stacked at a thickness of 0.2 μm. On this active layer 15, a source electrode 16, a drain electrode
AuGe / Au is attached as 17 and Al is attached as the gate electrode 18. Here, the gate length is 1 μm and the gate width is 200 μm.
m, the distance between the source 16 and the gate 18 is 1 μm, and the distance between the gate 18 and the drain 17 is 2 μm.

以上の構成において、ドレイン電極17にソース電極16
に対して正の電界VDを印加し、ゲート電極18にソース電
極16に対して負の電界VGを印加する。ゲート電極18は、
ショットキー電極であるので、空乏層19が活性層15内に
伸びているが、この空乏層幅はゲート電圧VGにより変化
し、それに従って活性層15内のチャネル幅が変化する。
この結果、ドレイン電極17とソース電極16間に流れる電
流IDが変化する。この空乏層19がバッファ層14まで達す
ると上記チャネルは閉じられ電流IDは流れなくなる。こ
の流れなくなった状態で、活性層15下の導波路20から波
長830nmの半導体レーザ(不図示)の光を伝搬させる
と、導波光は活性層15に滲み出しここで吸収されてキャ
リアを発生させる。
In the above configuration, the source electrode 16 is connected to the drain electrode 17.
The positive electric field V D is applied against, applying a negative electric field V G to the gate electrode 18 to the source electrode 16. The gate electrode 18
Since Schottky electrode, but depletion layer 19 is extended to the active layer 15, the depletion layer width varies with the gate voltage V G, which channel width of the active layer 15 is changed in accordance with.
As a result, the current ID flowing between the drain electrode 17 and the source electrode 16 changes. When the depletion layer 19 reaches the buffer layer 14, the channel is closed and the current ID stops flowing. When light of a semiconductor laser (not shown) having a wavelength of 830 nm propagates from the waveguide 20 below the active layer 15 in a state where the flow stops, the guided light leaks into the active layer 15 and is absorbed there to generate carriers. .

こうして空乏層19及びゲート18−ドレイン17間の活性
層15で生成された電子は、上記電界によりドレイン電極
17に到達し、検出される。一方、電子と共に生成された
正孔は空乏層19に引き寄せられ、その結果、空乏層19が
収縮する。
The electrons generated in the depletion layer 19 and the active layer 15 between the gate 18 and the drain 17 in this manner are generated by the electric field in the drain electrode.
Reached 17 and detected. On the other hand, the holes generated together with the electrons are attracted to the depletion layer 19, and as a result, the depletion layer 19 contracts.

こうして、光を照射しないときには空乏層19はピンチ
オフしているので電流は流れないが、光照射により空乏
層19が収縮する為電流が流れる。このソース電極16−ド
レイン電極17間に流れる電流量は、照射光量に応じた空
乏層19の変化に対応しているので、この光量が検出され
る。
Thus, when light is not irradiated, no current flows because the depletion layer 19 is pinched off, but current flows because the depletion layer 19 contracts due to light irradiation. Since the amount of current flowing between the source electrode 16 and the drain electrode 17 corresponds to the change of the depletion layer 19 according to the amount of irradiation, this amount of light is detected.

一方、ソース16−ゲート18間で生成されるキャリアは
ここでは電界が殆どかかっていないので、拡散し空乏層
19に達するか、その前に再結合し、応答特性を悪化させ
ることになるが、本実施例では、導波路20を伝搬した光
は空乏層19及び強電界領域のゲート18−ドレイン17間の
みに広がるので、応答特性は向上する。
On the other hand, the carriers generated between the source 16 and the gate 18 are diffused in the depletion layer because almost no electric field is applied here.
In this embodiment, the light that has propagated through the waveguide 20 is only between the depletion layer 19 and the gate 18 and the drain 17 in the strong electric field region. Therefore, the response characteristics are improved.

また、高速応答を目指す為のショートチャネルデバイ
スでは、導波路20と電極の位置合わせが難しくなるが、
本実施例では、導波路設置部分となるゲート18−ドレイ
ン17間隔を大きく取っているので(2μmとっている)
位置合わせが容易となる。
Also, in a short channel device aiming for high-speed response, it is difficult to align the waveguide 20 and the electrode,
In the present embodiment, the distance between the gate 18 and the drain 17 which is the waveguide installation portion is large (2 μm).
Positioning is facilitated.

第2図は参考例を示す。同図において、GaAsの半絶縁
性基板25上にGaAs層26が0.5μm積層され、その上に、
バッファ層としてのAl0.5Ga0.5As層27が1μm積層さ
れ、その上に、活性層としてのドーピング濃度1.0×10
17cm-3のn型GaAs層28が0.2μm積層されている。
FIG. 2 shows a reference example. In the figure, a GaAs layer 26 is stacked on a semi-insulating substrate 25 of GaAs by 0.5 μm, and
An Al 0.5 Ga 0.5 As layer 27 as a buffer layer is stacked at 1 μm, and a doping concentration of 1.0 × 10
An n-type GaAs layer 28 of 17 cm -3 is stacked at 0.2 μm.

そして、この活性層28の上に、クラッド層であるAl
0.5Ga0.5As層29が0.1μm積層され、その上に、導波路
としてのAl0.5Ga0.5As30ÅとGaAs60Åの超格子層30が0.
7μm積層され、更にその上にクラッド層であるAl0.5Ga
0.5As層31が.5μm積層される。この積層の後、エッチ
ングによりAl0.5Ga0.5As層31、Al0.5Ga0.5As/GaAsの超
格子層30、Al0.5Ga0.5As層29に1μm幅のリッジ導波路
を作成し、このエッチングで出たn型GaAs活性層28の上
に、リッジ導波路を挾んで2μmの間隔でドレイン電極
32とゲート電極33を着ける。ゲート長1μm、ゲート幅
200μmである。
Then, on the active layer 28, a clad layer Al
A 0.5 Ga 0.5 As layer 29 is laminated 0.1 μm, and a superlattice layer 30 of Al 0.5 Ga 0.5 As 30 Å and GaAs 60 と し て as a waveguide is formed thereon.
7 μm laminated, and further thereon a cladding layer of Al 0.5 Ga
The 0.5 As layer 31 is laminated by 0.5 μm. After this lamination, a 1 μm wide ridge waveguide is formed in the Al 0.5 Ga 0.5 As layer 31, the Al 0.5 Ga 0.5 As / GaAs superlattice layer 30, and the Al 0.5 Ga 0.5 As layer 29 by etching, and the etching is performed. A drain electrode is formed on the n-type GaAs active layer 28 at an interval of 2 μm with a ridge waveguide therebetween.
Wear 32 and gate electrode 33. Gate length 1 μm, gate width
200 μm.

更に、ゲート電極33から1μmの場所にソース電極34
を着ける。ソース電極34及びドレイン電極32にはAuGe/A
uを用い、ゲート電極33にはAlを用いる。
Further, a source electrode 34 is placed 1 μm from the gate electrode 33.
Put on. AuGe / A for the source electrode 34 and the drain electrode 32
u is used, and Al is used for the gate electrode 33.

以上の構成において、第1実施例と同様に、ドレイン
電極32にソース電極34に対して正の電極VDを印加し、ゲ
ート電極33にソース電極34に対して負の電界VGを印加し
て、空乏層35をバッファ層27まで達しさせピンチオフ状
態にする。この状態で、活性層28上の導波路から波長83
0nmの半導体レーザ(不図示)の光を伝搬させると、導
波光は活性層28に滲み出しここで吸収され、キャリアを
発生させる。
In the above configuration, similarly to the first embodiment, the positive electrode V D is applied to the source electrode 34 to drain electrode 32, a negative electric field V G is applied to the source electrode 34 to the gate electrode 33 Then, the depletion layer 35 reaches the buffer layer 27 to be in a pinch-off state. In this state, the wavelength 83
When light of a semiconductor laser (not shown) of 0 nm is propagated, the guided light leaks out to the active layer 28 and is absorbed there to generate carriers.

発生したキャリアに応じてソース34−ドレイン32間に
電流が流れるが、第1実施例と同様、光は強電界領域で
ある空乏層35及びゲート33−ドレイン32間のみに広がる
ので、応答特性が向上する。また、第1実施例と同様、
ゲート33−ドレイン32間隔を大きく取っているので導波
路と電極の位置合わせも容易となる。
Although a current flows between the source 34 and the drain 32 in accordance with the generated carriers, the light spreads only between the depletion layer 35 and the gate 33 and the drain 32, which are the strong electric field region, as in the first embodiment. improves. Also, as in the first embodiment,
Since the distance between the gate 33 and the drain 32 is large, the alignment between the waveguide and the electrode is also easy.

[発明の効果] 以上説明した様に、本発明の構成により次のような効
果が奏される。
[Effects of the Invention] As described above, the configuration of the present invention has the following effects.

同じチャネル長で、受光部となる強電界領域のゲート
電極とドレイン電極の間隔を比較的広くしたので、受光
率が向上させられ得、また、導波路の位置合わせが容易
となる。
Since the distance between the gate electrode and the drain electrode in the strong electric field region serving as the light receiving portion is made relatively wide with the same channel length, the light receiving efficiency can be improved, and the alignment of the waveguide becomes easy.

比較的広くしたゲート電極とドレイン電極の間に、入
力信号光を受光部に導く為の光導波路を設けられるの
で、光を強電界領域のみに入射させられて時間応答特性
が向上する。
Since the optical waveguide for guiding the input signal light to the light receiving portion is provided between the relatively wide gate electrode and the drain electrode, the light can be made to enter only the strong electric field region, and the time response characteristic is improved.

光導波路が、半導体基板である第1の半導体材料と該
基板材料より小さな屈曲率を持つ第2の半導体材料を用
いて積層した超格子構造で構成されているので、比較的
広い範囲の波長を持つ光を導波路で導くことができる。
Since the optical waveguide has a superlattice structure formed by laminating a first semiconductor material which is a semiconductor substrate and a second semiconductor material having a smaller curvature than the substrate material, a relatively wide range of wavelengths can be obtained. The light possessed can be guided by the waveguide.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第1実施例を示す図、第2図は本発明
の参考例を示す図、第3図はFET構造におけるポテンシ
ャルの様子を示す図、第4図はFET構造光検出器の従来
例を示す図である。 15、28……活性層、16、34……ソース電極、17、32……
ドレイン電極、18、33……ゲート電極、19、35……空乏
層、20、30……導波路
FIG. 1 is a view showing a first embodiment of the present invention, FIG. 2 is a view showing a reference example of the present invention, FIG. 3 is a view showing a state of a potential in an FET structure, and FIG. It is a figure which shows the conventional example of a container. 15, 28 ... active layer, 16, 34 ... source electrode, 17, 32 ...
Drain electrode, 18, 33 ... Gate electrode, 19, 35 ... Depletion layer, 20, 30 ... Waveguide

フロントページの続き (56)参考文献 特開 昭63−9162(JP,A) 特開 平3−129780(JP,A) 特開 平3−160764(JP,A) 特公 昭45−8520(JP,B1) 米国特許4360246(US,A) IEDM Vol.1978 P.120− 123 (1978)Continuation of the front page (56) References JP-A-63-9162 (JP, A) JP-A-3-129780 (JP, A) JP-A-3-160764 (JP, A) JP-B-45-8520 (JP) U.S. Pat. No. 4,360,246 (US, A) IEDM Vol. 1978 p. 120−123 (1978)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】活性層上に設けられたソース電極とドレイ
ン電極とゲート電極と、活性層の下に設けられた光導波
路とを有しており、ソース電極とドレイン電極との間を
流れる電流により光導波路を伝播する光の光量を検出す
るFET構造光検出器において、ソース電極とゲート電極
の間隔よりもゲート電極とドレイン電極の間隔が広く設
定されており、前記光導波路はゲート電極とドレイン電
極の間に存在するように設けられていることを特徴とす
るFET構造光検出器。
An electric current flowing between a source electrode and a drain electrode, comprising a source electrode, a drain electrode, and a gate electrode provided on an active layer, and an optical waveguide provided below the active layer. In the FET structure photodetector that detects the amount of light propagating through the optical waveguide, the distance between the gate electrode and the drain electrode is set to be wider than the distance between the source electrode and the gate electrode, and the optical waveguide includes the gate electrode and the drain. An FET structure photodetector, which is provided so as to be present between electrodes.
【請求項2】前記光導波路が、超格子構造で構成されて
いる請求項1記載のFET構造光検出器。
2. The photodetector with an FET structure according to claim 1, wherein said optical waveguide has a superlattice structure.
JP1313816A 1989-12-03 1989-12-03 FET structure photodetector Expired - Fee Related JP2757319B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1313816A JP2757319B2 (en) 1989-12-03 1989-12-03 FET structure photodetector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1313816A JP2757319B2 (en) 1989-12-03 1989-12-03 FET structure photodetector

Publications (2)

Publication Number Publication Date
JPH03173482A JPH03173482A (en) 1991-07-26
JP2757319B2 true JP2757319B2 (en) 1998-05-25

Family

ID=18045858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1313816A Expired - Fee Related JP2757319B2 (en) 1989-12-03 1989-12-03 FET structure photodetector

Country Status (1)

Country Link
JP (1) JP2757319B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629232B1 (en) 2005-09-09 2006-09-27 경북대학교 산학협력단 Pmosfet-type photodetector with a transfer gate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360246A (en) 1980-05-23 1982-11-23 Hughes Aircraft Company Integrated waveguide and FET detector

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639162A (en) * 1986-06-27 1988-01-14 アメリカン テレフォン アンド テレグラフ カムパニー Semiconductor device containing super-lattice structure and control of the same
JPH03129780A (en) * 1989-10-16 1991-06-03 Hitachi Ltd Photosensitive semiconductor device
JP2813217B2 (en) * 1989-11-20 1998-10-22 株式会社日立製作所 Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360246A (en) 1980-05-23 1982-11-23 Hughes Aircraft Company Integrated waveguide and FET detector

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEDM Vol.1978 P.120−123 (1978)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629232B1 (en) 2005-09-09 2006-09-27 경북대학교 산학협력단 Pmosfet-type photodetector with a transfer gate

Also Published As

Publication number Publication date
JPH03173482A (en) 1991-07-26

Similar Documents

Publication Publication Date Title
US5391869A (en) Single-side growth reflection-based waveguide-integrated photodetector
US5140149A (en) Optical apparatus using wavelength selective photocoupler
JP2928535B2 (en) Integrated multiple quantum well photons and electronic devices
US7268027B2 (en) Method of manufacturing photoreceiver
JP3162424B2 (en) Waveguide photodetector and method of manufacturing the same
JP3233983B2 (en) Photodetector having means for discharging carrier and optical communication system using the same
US7368750B2 (en) Semiconductor light-receiving device
JP2757319B2 (en) FET structure photodetector
JP3001280B2 (en) Waveguide photodetector
JP2938479B2 (en) FET type photodetector
JPH08316522A (en) Photodetector with hemt type photo-detecting part
JP3589831B2 (en) Phototransistor
Sargood et al. Operation of a single quantum well heterojunction field‐effect photodetector
JP2570424B2 (en) Semiconductor light receiving element
JPS6126278A (en) Photoelectronic ic
US20230253516A1 (en) Photodetector
JPH04242127A (en) Waveguide type photodetector
JPH07122774A (en) Photodetector
JP2005086028A (en) Semiconductor light receiver
JP2000277791A (en) Semiconductor light receiver and its manufacture
JPH05226634A (en) Integrated type photodetector and coherent light communication system equipped therewith
JPH0882810A (en) Optical switch
JPH06244395A (en) Integrated photodetector
JPH051630B2 (en)
Nobuhara et al. One-chip optical transmitter with a microcleaved facet AlGaAs/GaAs GRIN-SCH SQW laser

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees