JP2752287B2 - Video signal processing circuit - Google Patents

Video signal processing circuit

Info

Publication number
JP2752287B2
JP2752287B2 JP4042657A JP4265792A JP2752287B2 JP 2752287 B2 JP2752287 B2 JP 2752287B2 JP 4042657 A JP4042657 A JP 4042657A JP 4265792 A JP4265792 A JP 4265792A JP 2752287 B2 JP2752287 B2 JP 2752287B2
Authority
JP
Japan
Prior art keywords
interpolation
circuit
coefficient
video signal
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4042657A
Other languages
Japanese (ja)
Other versions
JPH05304629A (en
Inventor
章弘 前中
幸夫 森
治彦 村田
正男 宅間
聖肇 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP4042657A priority Critical patent/JP2752287B2/en
Publication of JPH05304629A publication Critical patent/JPH05304629A/en
Application granted granted Critical
Publication of JP2752287B2 publication Critical patent/JP2752287B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ビデオカメラ等の映像
機器における映像信号処理回路に関し、更に具体的に
は、水平方向のズーム処理等に必要な水平補間と画像の
輪郭補償を行なう回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing circuit in a video device such as a video camera, and more particularly to a circuit for performing horizontal interpolation and image contour compensation necessary for horizontal zoom processing and the like. Things.

【0002】[0002]

【従来の技術】ビデオカメラの信号処理回路のデジタル
化に伴って、ズーム処理も電気的に行なう所謂電子ズー
ムの採用が検討されている。電子ズームにおける水平方
向のズーム処理では、先ずズームの対象となる画面領域
が選択設定され、該領域を構成する各水平走査線上の映
像信号を画素毎にメモリに格納し、その後、メモリから
映像信号を時間軸方向に引き伸ばして離散的に読み出す
と共に、時間軸の拡大によって減少した画素数を1水平
走査線分の所定の画素数に復元するべく、隣接する2画
素の映像信号に基づく補間処理が行なわれる。
2. Description of the Related Art With the digitization of a signal processing circuit of a video camera, adoption of a so-called electronic zoom for electrically performing a zoom process is being studied. In the horizontal zoom process in the electronic zoom, first, a screen area to be zoomed is selected and set, and a video signal on each horizontal scanning line constituting the area is stored in a memory for each pixel. Is extended in the time axis direction and read out discretely, and in order to restore the number of pixels reduced by the expansion of the time axis to a predetermined number of pixels for one horizontal scanning line, interpolation processing based on video signals of two adjacent pixels is performed. Done.

【0003】補間処理には一般に線形補間が用いられ、
の如く同一の水平走査線(44)上にて隣接する2画素
の映像信号D1及びD2と、補間位置に応じて可変設定
される補間係数Kに基づき、これら2画素間の補間位置
におけるの映像信号Dが加重平均式D=D1×(1−K)
+D2×Kによって算出されるのである。
[0003] Linear interpolation is generally used for interpolation processing.
As shown in FIG. 7 , based on video signals D1 and D2 of two pixels adjacent on the same horizontal scanning line (44) and an interpolation coefficient K variably set in accordance with the interpolation position, an interpolation position between these two pixels is determined. Is the weighted average formula D = D1 × (1-K)
It is calculated by + D2 × K.

【0004】又、ビデオカメラにおいては、画像の輪郭
を強調するための輪郭補償が行なわれる。図2(a)(b)
(c)は水平方向の輪郭補償の原理を表わしており、1水
平走査線上の輝度信号に対し、その立上りと立下り時点
に同期するアパーチャ信号が作成され、該アパーチャ信
号を輝度信号に加算することによって、水平方向の輪郭
が強調された出力データが得られる。
In a video camera, contour compensation for enhancing the contour of an image is performed. FIG. 2 (a) (b)
(c) shows the principle of horizontal contour compensation. For a luminance signal on one horizontal scanning line, an aperture signal synchronized with the rising and falling points is created, and the aperture signal is added to the luminance signal. As a result, output data in which the horizontal contour is emphasized is obtained.

【0005】図は、輝度信号に対して水平補間と輪郭
補償を行なう従来の回路を示しており、輝度信号に対
し、アパーチャ信号作成BPF(40)により得られたアパ
ーチャ信号を加算器(41)にて加算した後、加算結果を線
形補間回路(42)へ送出する。線形補間回路(42)には係数
発生回路(43)が接続されおり、これによって水平補間位
置に応じた補間係数が線形補間回路(42)へ供給される。
この結果、線形補間回路(42)からは、輪郭補償及び補間
処理の施された出力データが得られることになる。
FIG. 6 shows a conventional circuit for performing horizontal interpolation and contour compensation on a luminance signal. An adder (41) adds an aperture signal obtained by an aperture signal generation BPF (40) to the luminance signal. ), And sends the addition result to the linear interpolation circuit (42). A coefficient generating circuit (43) is connected to the linear interpolation circuit (42), whereby an interpolation coefficient corresponding to the horizontal interpolation position is supplied to the linear interpolation circuit (42).
As a result, output data subjected to contour compensation and interpolation processing is obtained from the linear interpolation circuit (42).

【0006】アパーチャ信号作成BPF(40)は3タップ
のデジタル式内挿フィルター、線形補間回路(42)は2タ
ップのデジタル式内挿フィルターから構成されており、
に示す如くアパーチャ信号作成BPF(40)のインパ
ルス応答hapは(−1、2、−1)に設定されている。
又、線形補間回路(42)のインパルス応答hintは補間
位置に応じて変化するが、例えば補間係数K=0のとき
は(2、0)、K=0.5のときは(1、1)、K=1.0の
ときは(0、2)に設定される。尚、これらのインパルス
応答を表わす各係数が、夫々のフィルターのタップ係数
となる。
The aperture signal generation BPF (40) is composed of a 3-tap digital interpolation filter, and the linear interpolation circuit (42) is composed of a 2-tap digital interpolation filter.
As shown in FIG. 6 , the impulse response hap of the aperture signal generation BPF (40) is set to (-1, 2, -1).
The impulse response hint of the linear interpolation circuit (42) changes according to the interpolation position. For example, when the interpolation coefficient K = 0, (2, 0), and when K = 0.5, (1, 1) , K = 1.0, they are set to (0, 2). Each coefficient representing these impulse responses is a tap coefficient of each filter.

【0007】図の回路構成におけるフィルター全体と
してのインパルス応答を求める。ここで、加算器(41)へ
直接に輝度信号を供給している信号線には、インパルス
応答(0、1、0)の仮想的な内挿フィルターが介在して
いると考えれる。但し、アパーチャ信号作成BPF(40)
のインパルス応答が(−1、2、−1)であるため、これ
とゲインを合わせるために、前記仮想的な内挿フィルタ
ーのインパルス応答hthは(0、2、0)に設定する。
The impulse response of the entire filter in the circuit configuration of FIG. 6 is obtained. Here, it is considered that a virtual interpolation filter of the impulse response (0, 1, 0) is interposed in the signal line that directly supplies the luminance signal to the adder (41). However, aperture signal creation BPF (40)
Is (-1, 2, -1), the impulse response hth of the virtual interpolation filter is set to (0, 2, 0) in order to match the gain with this.

【0008】線形補間前のインパルス応答hYは前記イ
ンパルス応答hapとhthの加算演算により求めら
れ、hY=(−1、4、−1)となる。又、フィルター
全体のインパルス応答は2つのインパルス応答hYとh
intの畳み込み演算(以下、演算子を*で表わす)によ
り求めらえる。
The impulse response hY before linear interpolation is obtained by adding the impulse response hap and hth, and hY = (− 1, 4, −1). The impulse response of the entire filter is two impulse responses hY and hY.
It can be obtained by convolution operation of int (hereinafter, the operator is represented by *).

【0009】例えば補間係数Kが0の時のインパルス応
答(以下、H0とする)は、
For example, the impulse response when the interpolation coefficient K is 0 (hereinafter referred to as H0) is

【数1】 となる。(Equation 1) Becomes

【0010】同様に補間係数が0.5のときのインパル
ス応答H1、及び補間係数が1のときのインパルス応答
H2は夫々、
Similarly, the impulse response H1 when the interpolation coefficient is 0.5 and the impulse response H2 when the interpolation coefficient is 1 are respectively:

【数2】 (Equation 2)

【0011】[0011]

【数3】 となる。(Equation 3) Becomes

【0012】[0012]

【発明が解決しようとする課題】ところが、上述の回路
全体のインパルス応答においては、最大ゲイン及び最小
ゲインが夫々、H0及びH2の場合は8と−4になるの
に対し、H1の場合は6と−2となって、補間係数が
0.5の時だけ信号のゲインが小さくなる。この結果、
補間係数が0.5及びその近傍値では信号レベルが低下
して、画面上で解像度のむらが生じ、画質が劣化する問
題がある。
However, in the impulse response of the entire circuit described above, the maximum gain and the minimum gain are 8 and -4 in the case of H0 and H2, respectively, while 6 in the case of H1. And -2, and the signal gain is reduced only when the interpolation coefficient is 0.5. As a result,
When the interpolation coefficient is 0.5 or a value near the interpolation coefficient, the signal level is reduced, and there is a problem that the resolution is uneven on the screen and the image quality is deteriorated.

【0013】本発明の目的は、補間位置に拘らず、均一
なゲインが得られる映像信号処理回路を提供し、これに
よって解像度が一様な画像を得ることである。
An object of the present invention is to provide a video signal processing circuit capable of obtaining a uniform gain irrespective of an interpolation position, thereby obtaining an image having a uniform resolution.

【0014】[0014]

【課題を解決するための手段】本発明にかかる映像信号
処理回路は図1に示すごとく、入力された映像信号に対
し、水平方向の輪郭補償と水平方向の補間処理を施して
出力する映像信号処理回路において、水平方向に並ぶ4
画素の映像信号に対してそれぞれタップ係数に応じた加
重平均を施す内挿フィルターから構成される輪郭補償回
路と、この輪郭補償回路に対して並列に接続され、前記
4画素中の中央の2画素の映像信号に対してそれぞれタ
ップ係数に応じた加重平均を施す内挿フィルターから構
成される線形補間回路と、水平補間位置が少なくとも前
記2画素の位置に重なるときは、所定の基準値を、水平
補間位置が前記2画素の中間位置であるときは、前記基
準値から線形補間して得た値を2倍した値を、それぞれ
タップ係数として前記輪郭補償回路へ供給する係数発生
回路と、前記輪郭補償回路及び前記線形補間回路の出力
信号を加算して出力する加算回路とを具えている。
As shown in FIG. 1, a video signal processing circuit according to the present invention performs horizontal contour compensation and horizontal interpolation processing on an input video signal, and outputs the resulting video signal. In the processing circuit, 4
A contour compensating circuit comprising interpolation filter among performing a weighted average in accordance with the tap coefficients, respectively the video signal of the pixel, is connected in parallel to the contour compensating circuit, two pixels in the center in the 4 pixels a linear interpolation circuit composed weighted average of interpolation filter among performing in accordance with the tap coefficients, respectively the video signal, the horizontal interpolation position at least before
When the position overlaps the position of two pixels, a predetermined reference value is
If the interpolation position is an intermediate position between the two pixels,
Double the value obtained by linear interpolation from the quasi-value,
Generation of coefficients to be supplied to the contour compensation circuit as tap coefficients
And comprising a circuit, and the contour compensating circuit and the adding circuit that adds the output signal of the line form interpolation circuit.

【0015】[0015]

【作用】輪郭補償回路(1)の内挿フィルターのインパル
ス応答gap、即ちタップ係数は係数発生回路(4)によ
り水平補間位置に応じて変更され、補間位置に拘らず、
一定のゲインが得られる様に可変設定される。
The impulse response gap of the interpolation filter of the contour compensation circuit (1), that is, the tap coefficient, is changed by the coefficient generation circuit (4) according to the horizontal interpolation position.
It is variably set so as to obtain a constant gain.

【0016】例えば、輪郭補償回路1のインパルス応答
gapは、補間係数が0のときは(−1、2、−1、
0)、補間係数が0.5の時は線形補間により得られる
値を2倍した値(−1、1、1、−1)、補間係数が1
のときは(0、−1、2、−1)に設定される。また、
線形補間回路2のインパルス応答gintは、補間係数
が0のときは(0、2、0、0)、補間係数が0.5の
時は線形補間により得られる値(0、1、1、0)、補
間係数が1のときは(0、0、2、0)に設定される。
For example, when the interpolation coefficient is 0, the impulse response gap of the contour compensation circuit 1 is (-1, 2, -1, -1).
0), obtained by linear interpolation when the interpolation coefficient is 0.5
Double the value (-1, 1, 1, -1), interpolation coefficient is 1
Is set to (0, -1, 2, -1). Also,
The impulse response gint of the linear interpolation circuit 2 is a value (0, 1, 1, 0) obtained by linear interpolation when the interpolation coefficient is 0 (0, 2, 0, 0), and when the interpolation coefficient is 0.5. ), When the interpolation coefficient is 1, it is set to (0, 0, 2, 0).

【0017】この場合、補間係数が0、0.5、1のと
きの回路全体のインパルス応答G0、G1、G2は、前
記インパルス応答gapとgintの加算演算により次
の様に求められる。
In this case, the impulse responses G0, G1, and G2 of the entire circuit when the interpolation coefficient is 0, 0.5, and 1 are obtained as follows by adding the impulse responses gap and gint.

【0018】[0018]

【数4】 (Equation 4)

【0019】[0019]

【数5】 (Equation 5)

【0020】[0020]

【数6】 (Equation 6)

【0021】従って、上記インパルス応答の最大ゲイン
と最小ゲインは、補間係数が0、0.5、1の何れの場
合にも、夫々一定値の4と−2となる。同様に他の補間
係数についても適当なインパルス応答を与えることによ
り、最大ゲインと最小ゲインを一定値に設定することが
可能である。
Therefore, the maximum gain and the minimum gain of the impulse response are constant values of 4 and -2, respectively, when the interpolation coefficient is 0, 0.5, or 1. Similarly, by giving an appropriate impulse response to other interpolation coefficients, the maximum gain and the minimum gain can be set to constant values.

【0022】[0022]

【発明の効果】本発明に係る映像信号処理回路によれ
ば、電子ズームに不可欠な水平補間処理において、信号
のゲインが補間係数に拘らず一定値となって、この結
果、解像度の一様な画像が得られる。
According to the video signal processing circuit of the present invention, in the horizontal interpolation processing indispensable for the electronic zoom, the gain of the signal becomes a constant value irrespective of the interpolation coefficient. An image is obtained.

【0023】[0023]

【実施例】先ず、図1に示す輪郭補償回路(1)を構成す
るアパーチャ信号作成BPFについて、補間位置に応じ
たインパルス応答の算出方法を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a method of calculating an impulse response according to an interpolation position for an aperture signal generation BPF constituting the contour compensation circuit (1) shown in FIG. 1 will be described.

【0024】図(a)(b)(c)は夫々補間係数(補間位
置)が0、0.5、及び1のときのBPFのインパルス応
答を示している。これらのインパルス応答波形は同一で
あって、時間軸が画素ピッチの2分の1に対応する時間
ずつ相互にずれているに過ぎない。尚、該インパルス応
答波形は、先ず、フィルターに実現せんとする所望の周
波数特性を決定した後、該特性を時間軸上に変換するこ
とによって求められる。
FIG. 5 (a) (b) (c) are each interpolation coefficient (interpolation position) indicates an impulse response of the BPF when the 0, 0.5, and 1. These impulse response waveforms are the same, and their time axes are merely shifted from each other by a time corresponding to a half of the pixel pitch. The impulse response waveform is obtained by first determining a desired frequency characteristic to be realized by the filter, and then converting the characteristic on a time axis.

【0025】そして、図(a)からは図示の如く補間
位置が0のときのインパルス応答(−1、2、−1、
0)が決定され、図(b)からは補間位置が1/2の
ときのインパルス応答(−1、1、1、−1)が決定さ
れ、更に図(c)からは補間位置が1のときのインパル
ス応答(0、−1、2、−1)が決定されるのである。
[0025] Then, FIG impulse response (-1,2 when the as shown interpolation position from (a) is 0, -1,
0) is determined, the impulse response (1,1,1 when the interpolation position from FIG. 5 (b) is 1/2, -1) is determined, the interpolation position from further FIG 5 (c) The impulse response (0, -1, 2, -1) at 1 is determined.

【0026】このように、補間位置に応じてインパルス
応答をシフトすることにより、フィルターの周波数特性
は補間位置に拘らず、一定となる。
As described above, by shifting the impulse response in accordance with the interpolation position, the frequency characteristics of the filter become constant regardless of the interpolation position.

【0027】各補間位置について設定すべきインパルス
応答の係数D1、D2、D3、D4を図(a)に示す。
ここで、補間位置HKが0、1/2及び1の時の各係数
は図のインパルス応答によって決定されたものであ
る。他の補間位置1/4及び3/4については、回路構
成の簡略化を考慮して、補間位置0及び1/2、或いは
1/2及び1の係数の線形補間によって決定されてい
る。
[0027] The coefficients D1, D2, D3, D4 of the impulse response to be set for each interpolation position shown in Figure 4 (a).
Where each coefficient when the interpolation position HK 0, 1/2 and 1 are those determined by the impulse response of FIG. The other interpolation positions 1/4 and 3/4 are determined by linear interpolation of the interpolation positions 0 and 1/2 or 1/2 and 1 in consideration of simplification of the circuit configuration.

【0028】更に本実施例では、上記各係数の発生をハ
ードウエア化するべく、図(b)の如く補間位置HKを
2ビットで表わし、演算誤差を少なくするためにBPF
のインパルス応答の係数を全て整数で表わす。即ち、図
(b)の各係数は図(a)中の対応する係数を夫々2倍
したものである。図(b)において、各補間位置におけ
る係数の正の合計値(最大ゲイン)及び負の合計値(最小
ゲイン)は夫々4及び−4と、補間位置に拘らずほぼ
定値となっている。
[0028] In a further embodiment, in order to hardware the generation of the respective coefficient, expressed in 2 bits interpolation position HK as shown in FIG. 4 (b), BPF in order to reduce the calculation error
Are all represented by integers. That is,
Each coefficient in FIG. 4 (b) is twice the corresponding coefficient in FIG. 4 (a). 4 (b), the positive sum of the coefficients at each interpolation position (maximum gain) and negative total value (minimum gain) and respectively 4 and -4, almost a <br/> value regardless of the interpolation position It has become.

【0029】尚、図1のアパーチャ信号作成BPF(1)
及び線形補間回路(2)は、これらの回路が相互に並列的
に接続されている点と、係数発生回路(4)から水平補間
位置に応じた前述のタップ係数が供給される点を除き、
単独の回路構成としては従来と同一の構成を採用するこ
とが可能である。
The aperture signal generation BPF (1) shown in FIG.
And a linear interpolation circuit (2), except that these circuits are connected in parallel with each other, and that the above-described tap coefficient corresponding to the horizontal interpolation position is supplied from the coefficient generation circuit (4).
As a single circuit configuration, it is possible to adopt the same configuration as the conventional one.

【0030】これに対し、図3は、アパーチャ信号作成
BPF(1)と線形補間回路(2)の一部の回路要素を兼用
した例であって、アパーチャ信号作成BPF(1)は、直
列に接続された第1乃至第4のD−FF(5)(6)(7)
(8)と、各D−FFの出力信号に補間位置に応じた所定
の係数K3、K4、K5、K6を乗算する乗算器(9)(1
0)(11)(12)と、これらの乗算器の出力を加算する加算器
(13)とから構成される。
On the other hand, FIG. 3 shows an example in which the aperture signal generation BPF (1) and some of the circuit elements of the linear interpolation circuit (2) are shared, and the aperture signal generation BPF (1) is connected in series. Connected first to fourth D-FFs (5) (6) (7)
(8) and a multiplier (9) (1) that multiplies the output signal of each D-FF by predetermined coefficients K3, K4, K5, and K6 according to the interpolation position.
0) (11) (12) and an adder that adds the outputs of these multipliers
(13).

【0031】一方、線形補間回路(2)は、アパーチャ信
号作成BPF(1)を構成する前記第2及び第3のD−F
F(6)(7)を兼用しており、これらのD−FFの出力信
号に補間位置に応じた所定の係数K1、K2を乗算する
乗算器(14)(15)と、両乗算器の出力を加算する加算器(1
6)とから構成されている。
On the other hand, the linear interpolation circuit (2) includes the second and third DFs constituting the aperture signal generation BPF (1).
F (6) and F (7), multipliers (14) and (15) which multiply output signals of these D-FFs by predetermined coefficients K1 and K2 according to interpolation positions, Adder (1
6).

【0032】該回路によれば、D−FF(6)(7)の兼用
によって、回路構成が簡略化されることになる。
According to the circuit, the circuit configuration is simplified by using the D-FFs (6) and (7).

【0033】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
The description of the above embodiments is for the purpose of illustrating the present invention, and should not be construed as limiting the invention described in the appended claims or reducing the scope thereof. Further, the configuration of each part of the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made within the technical scope described in the claims.

【0034】例えば、上記実施例では、係数発生回路
(4)におけるタップ係数は、補間位置HKが0、2及び
4の3つの場合についてはインパルス応答から決定し、
他の位置のタップ係数は線形補間によって決定している
が、線形補間を全く行なわず、全ての位置について、周
波数特性が同一となる様にタップ係数を決定することも
可能である。
For example, in the above embodiment, the coefficient generating circuit
The tap coefficient in (4) is determined from the impulse response for the three cases where the interpolation positions HK are 0, 2, and 4,
Although the tap coefficients at other positions are determined by linear interpolation, it is also possible to determine the tap coefficients so that the frequency characteristics are the same for all positions without performing any linear interpolation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る映像信号処理回路の構成を示すブ
ロック図である。
FIG. 1 is a block diagram illustrating a configuration of a video signal processing circuit according to the present invention.

【図2】輪郭補償の原理を説明する波形図である。FIG. 2 is a waveform diagram illustrating the principle of contour compensation.

【図3】本発明に係る映像信号処理回路の他の実施例を
具体的に示すブロック図である。
FIG. 3 is a block diagram specifically showing another embodiment of the video signal processing circuit according to the present invention.

【図4】補間位置に応じた各タップ係数の値を示す図表
である。
FIG. 4 is a table showing values of tap coefficients according to interpolation positions;
It is.

【図5】各補間位置におけるインパルス応答波形図であ
る。
FIG. 5 is an impulse response waveform diagram at each interpolation position.
You.

【図6】従来回路のブロック図である。 FIG. 6 is a block diagram of a conventional circuit.

【図7】線形補間の原理を説明する図である。 FIG. 7 is a diagram illustrating the principle of linear interpolation.

【符号の説明】[Explanation of symbols]

(1) アパーチャ信号作成BPF (2) 線形補間回路 (3) 加算器 (4) 係数発生回路 (1) Aperture signal creation BPF (2) Linear interpolation circuit (3) Adder (4) Coefficient generation circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宅間 正男 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (72)発明者 川上 聖肇 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平2−131679(JP,A) 特開 平4−10783(JP,A) 特開 平5−284388(JP,A) ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Masao Takuma 2-18-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Seiji Kawakami 2--18 Keihanhondori, Moriguchi-shi, Osaka (56) References JP-A-2-131679 (JP, A) JP-A-4-10783 (JP, A) JP-A-5-284388 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力された映像信号に対し、水平方向の
輪郭補償と水平方向の補間処理を施して出力する映像信
号処理回路において、 水平方向に並ぶ4画素の映像信号に対してそれぞれタッ
プ係数に応じた加重平均を施す内挿フィルターから構成
される輪郭補償回路と、この 輪郭補償回路に対して並列に接続され、前記4画素
中の中央の2画素の映像信号に対してそれぞれタップ係
数に応じた加重平均を施す内挿フィルターから構成され
る線形補間回路と、水平補間位置が少なくとも前記2画素の位置に重なると
きは、所定の基準値を、水平補間位置が前記2画素の中
間位置であるときは、前記基準値から線形補間して得た
値を2倍した値を、それぞれタップ係数として前記輪郭
補償回路へ供給する係数発生回路と、 前記 輪郭補償回路及び前記線形補間回路の出力信号を加
算して出力する加算回路とを具えたことを特徴とする映
像信号処理回路。
1. A video signal processing circuit which performs horizontal contour compensation and horizontal interpolation processing on an input video signal and outputs the result, wherein tap coefficients are respectively applied to video signals of four pixels arranged in a horizontal direction. a contour compensating circuit comprising interpolation filter among performing a weighted average in accordance with, this is connected to the contour compensation circuit in parallel, each tap coefficient with respect to the video signal of the middle two pixels in the four pixels A linear interpolation circuit composed of an interpolation filter for performing a weighted average according to the linear interpolation circuit, and a horizontal interpolation position overlapping at least the position of the two pixels.
When the horizontal interpolation position is between the two pixels
When the position is between, obtained by linear interpolation from the reference value
The values obtained by doubling the values are used as tap coefficients, respectively,
A coefficient generation circuit for supplying to the compensation circuit, the contour compensating circuit and a video signal processing circuit, characterized in that it comprises an adding circuit for adding and outputting the output signal of the linear interpolation circuit.
JP4042657A 1992-02-28 1992-02-28 Video signal processing circuit Expired - Fee Related JP2752287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4042657A JP2752287B2 (en) 1992-02-28 1992-02-28 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4042657A JP2752287B2 (en) 1992-02-28 1992-02-28 Video signal processing circuit

Publications (2)

Publication Number Publication Date
JPH05304629A JPH05304629A (en) 1993-11-16
JP2752287B2 true JP2752287B2 (en) 1998-05-18

Family

ID=12642084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4042657A Expired - Fee Related JP2752287B2 (en) 1992-02-28 1992-02-28 Video signal processing circuit

Country Status (1)

Country Link
JP (1) JP2752287B2 (en)

Also Published As

Publication number Publication date
JPH05304629A (en) 1993-11-16

Similar Documents

Publication Publication Date Title
US5459520A (en) Electronic camera with over-sampling filter and method for over-sampling and interpolating electronic camera image data
US5374995A (en) Method and apparatus for enhancing sharpness of a sequence of images subject to continuous zoom
US5202670A (en) Image processing apparatus
JPH1021387A (en) Image processor and processing method
JP4022935B2 (en) Image processing apparatus and processing method
JP2001008037A (en) Pixel interpolation method and circuit
JPS59200585A (en) Device for generating interpolating signal
JP2752287B2 (en) Video signal processing circuit
US6219104B1 (en) Picture processing apparatus and processing method
JP3734362B2 (en) Interpolation method
JPH11203467A (en) Display and its method
JP2686203B2 (en) Vertical interpolation circuit for video camera
JPS6346881A (en) Digital outline correcting circuit
JP3743055B2 (en) Image contour enhancement method and apparatus
JP4268696B2 (en) Image processing apparatus and processing method
JP2000023031A (en) Electronic zoom device
JP3500213B2 (en) Image processing device
JP4206726B2 (en) Interpolator
JP3415883B2 (en) Image enlargement / compression circuit
JPH0294965A (en) Method for correcting outline and digital outline correcting circuit
JP2890774B2 (en) Image enlargement device and imaging device with electronic zoom function
JP2595746B2 (en) Scan line interpolation circuit
JP3352116B2 (en) Image processing device
JP3168660B2 (en) Scan conversion method
JPS61157161A (en) Picture processing device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees