JP2752090B2 - Programmable controller - Google Patents
Programmable controllerInfo
- Publication number
- JP2752090B2 JP2752090B2 JP63194261A JP19426188A JP2752090B2 JP 2752090 B2 JP2752090 B2 JP 2752090B2 JP 63194261 A JP63194261 A JP 63194261A JP 19426188 A JP19426188 A JP 19426188A JP 2752090 B2 JP2752090 B2 JP 2752090B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- power
- cpu
- abnormality
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明はロボット等の被制御装置を制御するプログラ
マブルコントローラに関するもので、商用電源の瞬時停
電等の異常に対してプログラムの実行処理を適切に制御
しうるものを提供しょうとするものである。The present invention relates to a programmable controller for controlling a controlled device such as a robot, and appropriately executes a program execution process for an abnormality such as an instantaneous power failure of a commercial power supply. To provide something that can be controlled.
（ロ） 従来の技術 従来のプログラマブルコントローラ（以下PCと称す
る）の瞬時停電処理では一般的には第６図のタイムチャ
ートに示すように処理されている。ここではAC電源Ａは
時刻t1からt5までの間停電とされている。AC電源の停電
開始時刻t1から約20ミリ秒（τ１）経過後の時刻t2で瞬
停を検知し、この検知信号（PF信号）Ｂの時刻t2からの
一定時間経過後の時刻t3にリセット信号Ｄをロウとして
CPUユニットの動作を停止させるようにしている。ここ
で、一定時間はこの時間内に所定のバックアップ処理を
完了することができるように約30ミリ秒（τ２）程度に
設定されている。CPUユニットへのDC駆動電圧Ｃは上記
リセット信号Ｄがロウに低下した後、負荷の状態により
決まる遅れ（通常５ミリ秒以上）τ３をもって低下す
る。電源が回収すると（時刻t5）自動的に運転を再開
し、リセット信号Ｄが時刻t7でハイに遷移するためCPU
ユニットはリセットされシーケンスプログラムは先頭よ
り実行される。被制御装置の運転中出力を制御するリレ
ーはＥに示す如くAC電源のオンオフに応じて一定の遅れ
をもって制御される。又、CPUの状態は第６図Ｆに示す
通りである。(B) Conventional technology Conventional instantaneous power failure processing of a programmable controller (hereinafter referred to as a PC) is generally performed as shown in a time chart of FIG. Here, AC power supply A is a power outage during the period from time t 1 to t 5. Detecting the instantaneous blackout at the start of power failure time t 1 of the AC power to about 20 milliseconds (tau 1) after a lapse of time t 2, the time after a predetermined time has elapsed from the time t 2 of the detection signal (PF signal) B Set the reset signal D to low at t 3
The operation of the CPU unit is stopped. Here, the certain time is set to about 30 milliseconds (τ 2 ) so that a predetermined backup process can be completed within this time. After the reset signal D falls to low, the DC drive voltage C to the CPU unit falls with a delay (normally 5 milliseconds or more) τ 3 determined by the load condition. CPU since the power supply is resumed to the (time t 5) automatically operating recovered, transitions high reset signal D at time t 7
The unit is reset and the sequence program is executed from the beginning. As shown by E, the relay for controlling the output during operation of the controlled device is controlled with a certain delay according to the ON / OFF of the AC power supply. The state of the CPU is as shown in FIG. 6F.
（ハ） 発明が解決しようとする課題 しかしながら従来のPCは瞬時停電を検知するとその停
電時間の長さや短時間で繰り返し発生するなどの場合に
関係なくCPUユニットは停止し、回復後リセットさせる
ようにしているため、頻繁に瞬時停電が生じた場合に、
CPUユニットのCPUを駆動するための直流電源電圧が保持
されていても必ずCPUは停止し、回復後リセットされ
る。そのためPCに接続された被制御機器は既に途中の制
御工程まで進んでいるにもかかわらず、電源回復後、シ
ーケンスプログラムは先頭より再開されるため場合によ
っては瞬時停電の前後においてPCの制御が不整合となり
システムの誤動作を誘発させるおそれがある。(C) Problems to be solved by the invention However, when a conventional PC detects an instantaneous power failure, the CPU unit stops and resets after recovery, regardless of the length of the power failure or repeated occurrence in a short time. Therefore, if there are frequent instantaneous power outages,
Even if the DC power supply voltage for driving the CPU of the CPU unit is held, the CPU always stops and is reset after recovery. Therefore, although the controlled device connected to the PC has already progressed to the middle of the control process, the sequence program is restarted from the beginning after the power is restored. There is a possibility that it becomes a match and induces a malfunction of the system.
（ニ） 課題を解決するための手段 本発明は上記問題点を解決するために、瞬時停電の検
出を、電源ユニットへ供給される交流入力電源（通常AC
100V）と、電源ユニットからCPUユニットへ供給される
直流電源（DC5V）で監視するようにすることを特徴とす
るものであり、更に詳しくは、本発明は、電源ユニット
と、CPUユニットと、該CPUユニットと被制御装置との入
出力インターフェイスを司どるI/Oユニットとを有し、I
/Oユニットからの入力情報に応じて前記CPUユニットが
所定のプログラムを実行し前記被制御装置に出力情報を
提供するプログラマブルコントローラにおいて、前記電
源ユニットはAC電源の供給を受ける電源入力部と、該電
源入力部からのAC電源を受け前記CPUユニットに対する
直流駆動電圧を形成する電源整流部とを備え、前記CPU
ユニットは、前記電源入力部からのAC電源を受け該AC電
源の瞬時停電等の異常を検出して異常時にPF信号を発生
するAC異常検出手段と、前記電源整流部からの直流駆動
電圧を受け該直流駆動電圧が一定値以下に低下したとき
DC異常信号を発生するDC異常検出手段と、前記PF信号を
受けデータをバックアップ処理すると共に、該PF信号の
発生後の一定時間経過前に前記DC異常信号が発生したと
きは、前記CPUユニットのプログラムの実行を停止させ
前記AC電源の異常回復後にプログラムをリセットさせる
が、前記PF信号の発生後の一定時間経過前に前記DC異常
信号が発生せず前記AC電源の異常状態が回復したとき
は、前記CPUユニットのプログラムの実行を休止させる
だけで異常回復後のプログラムの実行は休止時のステッ
プに引続くステップから開始するように制御するプログ
ラム制御手段とを備えていることを特徴とするプログラ
マブルコントローラである。(D) Means for Solving the Problems In order to solve the above-described problems, the present invention detects an instantaneous power failure by using an AC input power supply (usually AC power supply) supplied to a power supply unit.
100 V) and a DC power supply (5 V DC) supplied from the power supply unit to the CPU unit. More specifically, the present invention provides a power supply unit, a CPU unit, An I / O unit that controls the input / output interface between the CPU unit and the controlled device.
In a programmable controller in which the CPU unit executes a predetermined program in accordance with input information from an / O unit and provides output information to the controlled device, the power supply unit includes a power input unit that receives supply of AC power; A power supply rectification unit that receives AC power from a power input unit and forms a DC drive voltage for the CPU unit;
The unit is configured to receive AC power from the power input unit, detect an abnormality such as an instantaneous power failure of the AC power source, and generate an PF signal upon occurrence of an abnormality, and receive a DC drive voltage from the power rectification unit. When the DC drive voltage drops below a certain value
DC abnormality detection means for generating a DC abnormality signal, and performs the backup processing of the data in response to the PF signal, and when the DC abnormality signal occurs before a predetermined time has elapsed after the generation of the PF signal, When the execution of the program is stopped and the program is reset after the recovery of the abnormality of the AC power supply, when the abnormal state of the AC power supply is recovered without the occurrence of the DC abnormality signal before a lapse of a predetermined time after the generation of the PF signal, Program control means for controlling the execution of the program after the abnormal recovery only by pausing the execution of the program of the CPU unit from the step following the step at the time of the pause. It is a controller.
（ホ） 作用 PCの瞬時停電処理において、瞬時停電中あるいはそれ
が連続して起きている期間中でも直流電源電圧が、CPU
ユニットが正常に動作する電圧（以下V1と称する）を保
持していれば、復帰後は、瞬停検知より所定時間Ｔで動
作停止時の直後のステップよりシーケンスプログラムが
実行される。また所定時間Ｔ以内にV1以下となるとCPU
ユニットの動作を停止し、復帰後はCPUユニットはリセ
ットされ、バックアップされた接点情報を読み出し、シ
ーケンスプログラムは先頭より実行される。これにより
瞬停の状態に応じて効率よく誤動作の少ないシーケンス
制御を行なうことができる。(E) Function In the instantaneous power failure process of the PC, the DC power supply voltage is maintained during the instantaneous power failure or during the period when it occurs continuously.
If unit is long holds the voltage (hereinafter referred to as V 1) to work properly, after returning the sequence program is executed from the step immediately following the time of operation stop than the instantaneous blackout detecting a predetermined time T. If the voltage falls below V1 within the predetermined time T, the CPU
The operation of the unit is stopped, and after returning, the CPU unit is reset, the backup contact information is read, and the sequence program is executed from the beginning. As a result, sequence control with few malfunctions can be efficiently performed according to the state of the instantaneous stop.
（ヘ） 実施例 以下本発明の実施例について具体的に説明する。第１
図はプログラマブルコントローラの回路構成を示すのブ
ロック図である。図中（１）は電源ユニット、（２）は
CPUユニット、（３）はCPUユニット（２）と被制御装置
（４）との入出力インターフェイスとしての動作を司ど
るI/Oユニットである。(F) Examples Examples of the present invention will be specifically described below. First
The figure is a block diagram showing the circuit configuration of the programmable controller. In the figure, (1) is a power supply unit, and (2) is
The CPU unit (3) is an I / O unit that controls the operation as an input / output interface between the CPU unit (2) and the controlled device (4).
電源ユニット（１）は、AC電源（５）の供給を受ける
電源入力部（６）と、該電源入力部からのAC電源を受け
CPUユニット（２）に対する直流駆動電圧を形成する電
源整流部（７）とを備え、更に、ACの電源（５）のAC電
圧の低下を検出するためのAC電圧をとり出すトランス
（８）を備えている。このトランス（８）は図示の例で
は電源整流部（７）に内蔵するものとは別のものとして
示しているが実用的には兼用するように構成すると良
い。The power supply unit (1) includes a power input unit (6) that receives supply of AC power (5), and receives AC power from the power input unit.
A power supply rectifier (7) for forming a DC drive voltage for the CPU unit (2); and a transformer (8) for extracting an AC voltage for detecting a drop in the AC voltage of the AC power supply (5). Have. Although the transformer (8) is shown as being different from the one incorporated in the power supply rectifier (7) in the illustrated example, it is preferable that the transformer (8) is configured to be shared for practical use.
CPUユニット（２）は電源入力部（６）からのAC電源
をトランス（８）経由で受け該AC電源の瞬時停電等の異
常を検出して異常時にPF信号を発生するAC異常検出手段
（９）と、電源整流部（７）からの直流駆動電圧を受け
該直流駆動電圧が一定値以下に低下したときDC異常信号
を発生するDC異常検出手段（10）と、上記AC異常検出手
段（９）がAC電源の異常を検出したあとこの異常状態の
継続時間を測定するためのタイマー（11）と、DC異常検
出手段（10）からの出力信号を受けこの出力信号により
マイクロプロセッサ（プログラム制御手段）のプログラ
ム実行処理をリセットする為のリセット信号を呈するリ
セットパルス発生回路（12）と、電源ユニット（１）の
電源整流部（７）からの所定電圧（Vcc、実施例では５
ボルト）と、リセット（RS）信号と、PF信号と、タイマ
ー（11）からのタイマー（TM）信号とを入力するプログ
ラム制御手段（13）とを備えている。The CPU unit (2) receives AC power from the power input unit (6) via the transformer (8), detects an abnormality such as an instantaneous power failure of the AC power, and generates an PF signal when an abnormality occurs. ), DC abnormality detecting means (10) for receiving a DC driving voltage from the power supply rectifier (7) and generating a DC abnormality signal when the DC driving voltage falls below a certain value, and the AC abnormality detecting means (9). ) Detects an abnormality in the AC power supply, receives a signal from the timer (11) for measuring the duration of this abnormal state, and an output signal from the DC abnormality detection means (10), and outputs a microprocessor (program control means) A) a reset pulse generating circuit (12) for presenting a reset signal for resetting the program execution processing; and a predetermined voltage (Vcc, 5 in the embodiment) from the power supply rectifier (7) of the power supply unit (1).
Volts), a reset (RS) signal, a PF signal, and a program control means (13) for inputting a timer (TM) signal from the timer (11).
プログラム制御手段（13）はPF信号を受けると所定の
データをバックアップ処理する動作を遂行する。また、
このプログラム制御手段（13）はPF信号発生後の一定時
間をタイマー（11）からのタイマー信号によって測定し
ている。PF信号の発生後の一定時間経過前にDC異常信号
が発生したときは、このプログラム制御手段（13）はリ
セット端子（14）がロウレベルにされプログラムの実行
を停止させるが、PF信号の発生後の一定時間経過前に上
記DC異常信号が発生せずAC電源の異常状態が回復したと
きは、このプログラム制御手段はプログラムの実行を休
止させるだけで異常回復後のプログラムの実行は休止時
のステップに引続くステップから開始するように制御す
る。Upon receiving the PF signal, the program control means (13) performs an operation of backing up predetermined data. Also,
The program control means (13) measures a certain time after the generation of the PF signal by the timer signal from the timer (11). If a DC abnormal signal occurs before a certain time has elapsed after the generation of the PF signal, the program control means (13) sets the reset terminal (14) to low level and stops the execution of the program. If the abnormal state of the AC power supply is recovered without the occurrence of the DC abnormality signal before the predetermined time elapses, the program control means only suspends the execution of the program, and the execution of the program after the abnormal recovery is stopped. Is controlled to start from the step following.
第２図はプログラム制御手段（13）の制御動作のフロ
ーチャートを示し、第３図、第４図、第５図はそれぞ
れ、一回の瞬停時間が電源の保持時間を越えた場合、保
持時間以内に電源が回復した場合、更に、第４図と同様
な瞬停が所定時間Ｔより短いサイクルで繰り返し生じた
場合における各部信号のタイムチャートである。FIG. 2 shows a flowchart of the control operation of the program control means (13). FIGS. 3, 4, and 5 show the case where one instantaneous interruption exceeds the holding time of the power supply. 4 is a time chart of the signals of the respective units when the power supply is restored within a period of time, and when an instantaneous blackout similar to that shown in FIG. 4 occurs repeatedly in a cycle shorter than a predetermined time T.
第２図に示す如く、プログラム制御手段（13）はそれ
がスタート（21）すると、I/Oユニット（３）からの接
点信号（被制御手段の状態に応じて出力される）を読み
出し（22）、それに基づきシーケンスプログラム処理を
実行（23）する。ステップｎ（ｎは任意の整数）の実行
中に、瞬停に基づくPF信号が検出されると、割り込み信
号によってバックアップ処理（24）を実行し、タイマー
手段（11）によるカウント開始（25）を実行する。その
後、被制御装置の制御を休止（26）させ、DC異常検出手
段（10）によってプログラム制御手段へのDC電圧が一定
値V1に比べて高いか低いかを検査（27）し、このDC電圧
が一定値以下になると、CPUユニットのCPUは停止（28）
される。一方、このDC電圧が一定値以下でないと、所定
時間Ｔを経過しているかどうかを検査（29）し、所定時
間Ｔの経過前であると上記休止（26）以下の動作を反復
するが、この所定時間Ｔを経過していると、プログラム
は次のステップｎ＋１へ移行する。As shown in FIG. 2, when the program control means (13) starts (21), it reads out a contact signal (output according to the state of the controlled means) from the I / O unit (3) (22). ), And executes the sequence program processing based on it (23). If a PF signal based on a momentary power failure is detected during execution of step n (n is an arbitrary integer), a backup process (24) is executed by an interrupt signal, and a timer unit (11) starts counting (25). Run. Thereafter, the control rested (26) of the controlled device, DC abnormality detected by means (10) is a DC voltage to the program control unit checks (27) whether higher or lower than the predetermined value V 1, the DC When the voltage falls below a certain value, the CPU of the CPU unit stops (28)
Is done. On the other hand, if the DC voltage is not equal to or less than the predetermined value, it is checked whether or not the predetermined time T has elapsed (29). If the DC voltage is not before the predetermined time T has elapsed, the operation after the pause (26) is repeated. When the predetermined time T has elapsed, the program proceeds to the next step n + 1.
第３図は所定時間（Ｔ）の経過前に、DC異常検出手段
（10）によってDC電圧が一定値V1以下に低下した場合を
示しており、時刻t3でリセット端子（14）はロウレベル
になり、プログラム制御手段（13）のCPUの状態は、時
刻t2まで通常の制御を行っており、瞬停（時刻t1で発
生）が検出されてから時刻t3までの間に、バックアップ
処理を行ないその後休止状態になる。時刻t3以降はCPU
の状態は停止状態にあり、この停止状態は、停電が回復
（時刻t4）しその後DC異常検出手段（10）による異常状
態が復旧（時刻t5）してから所定時間が経過する（時刻
t6）まで続く。この時刻t6でリセット端子はハイに転じ
CPUはリセットされる。このあと時刻t7までの間に被制
御装置の接点状態を読み出し、時刻t7以降に正常な制御
を実行する。この実施例では、DC異常検出手段（10）に
よってDC異常電圧を検出しているから、CPUはリセット
され、プログラムは最初のステップから実行される。Prior to the expiration of Figure 3 the predetermined time (T), DC abnormal DC voltage by the detecting means (10) shows the case drops below a certain value V 1, at time t 3 the reset terminal (14) is low level to become the state of the CPU of the program control means (13) until the time t 2 and performs the normal control, during a period from the instantaneous power failure (occurrence at time t 1) is detected until the time t 3, the backup The process is performed, and then the apparatus enters a pause state. Time t 3 or later CPU
Is in a stopped state. In this stopped state, a predetermined time elapses after the power failure is recovered (time t 4 ), and then the abnormal state by the DC abnormality detecting means (10) is recovered (time t 5 )
t 6) continues until. Reset pin, the time t 6 is turned to high
CPU is reset. It reads the contact state of the controlled device until after this time t 7, to perform a normal control after time t 7. In this embodiment, since the abnormal DC voltage is detected by the abnormal DC detecting means (10), the CPU is reset and the program is executed from the first step.
第４図は所定時間（Ｔ）以内にAC電源の停電状態が回
復した場合を示しており、AC電源の瞬停時（t1）から少
し遅れた時刻t2でAC異常検出手段（９）が動作してロウ
状態のPF信号をCPUに出力する。しかし、上記所定時間
Ｔよりも短かい期間内の時刻t3にAC電源が回復し時刻t4
でPF信号がハイに反転するから、DC異常検出手段（10）
はDC異常を出力せず、CPUはリセット信号を受けないか
らリセット動作を行わない。被制御装置を制御するリレ
ーはAC電源（９）瞬停に対応して一時的に非作動状態に
される。CPUの状態は、時刻t2で正常な制御状態からバ
ックアップ処理状態へ移行し、このバックアップ処理の
終了後、休止状態に移行する。CPUにはリセット信号が
入力されないので、所定時間Ｔの経過時（t5）にCPUの
状態は休止状態から正常な制御状態に移行する。Figure 4 shows the case of recovering a power failure state of the AC power supply within a predetermined time (T), when instantaneous power failure of the AC power supply AC abnormality detecting means (t 1) slightly after the time t 2 (9) Operates to output a low-state PF signal to the CPU. However, the time t 4 to time t 3 in shorter period than the predetermined time T AC power restored
The PF signal is inverted to high, so the DC abnormality detection means (10)
Does not output a DC error, and does not perform a reset operation because the CPU does not receive a reset signal. The relay for controlling the controlled device is temporarily deactivated in response to the AC power supply (9) momentary power failure. State of the CPU, transition from the normal control state at time t 2 to the backup processing state, after completion of the backup process, goes into hibernation. Since the CPU reset signal is not input, when a predetermined time elapses T (t 5) in the state of the CPU is shifted to the normal control state from the dormant state.
PCを動作させる電源はすべて電源ユニットから供給さ
れるため、この電源電圧を監視しているかぎり停電直前
の必要な情報は保持できるので20ミリ秒程度の瞬停が起
きるごとにCPUを停止する必要はなく、その都度リセッ
トをかけるより制御効率もよく瞬停前後におけるPCの不
整合も少なくなる。Since all the power to operate the PC is supplied from the power supply unit, as long as this power supply voltage is monitored, the necessary information immediately before the power failure can be retained, so the CPU needs to be stopped every moment of a momentary power failure of about 20 milliseconds The control efficiency is better than resetting each time, and the PC mismatch before and after the instantaneous stop is reduced.
第５図は、第４図と同様な瞬停が所定時間Ｔより短か
いサイクルで繰り返し生じた場合で、電源ユニットから
のDC出力がV1以下に低下しないときを示している。AC電
源は時刻t1とt5でそれぞれ瞬停し何れの瞬停の場合も上
記所定時間（Ｔ）以内に停電状態が回復している例を示
して入る。PF信号は時刻t2、t6でロウ状態になり時刻t4
でハイ状態になる。一方、DC異常検出手段（10）は上記
前提条件からDC電圧の異常を検出せず、それ故CPUはリ
セット信号を受けない。被制御装置を制御するためのス
イッチを制御するリレーはAC電源の瞬停によって非動作
状態になると、その後瞬間的にAC電源が復帰されてもオ
フ状態が保持されるように構成されている。CPUは時刻t
2で、正常な制御状態からバックアップ処理状態に遷移
し、このバックアップ処理が終了すると休止状態に維持
され、時刻t6から上記所定時間Ｔの経過時に制御状態に
復帰する。このときCPUはリセットされていないから、
プログラムは休止時のステップに続くステップから実行
される。Figure 5 shows a case where FIG. 4 similar instantaneous blackout occurs repeatedly in shorter cycle than the predetermined time T, which indicates when the DC output from the power supply unit does not drop V 1 below. AC power is in any case to the instantaneous blackout respectively at time t 1 and t 5 of instantaneous stop entering shows an example where the power failure state is recovering within the predetermined time (T). The PF signal goes low at times t 2 and t 6 and at time t 4
It becomes high state with. On the other hand, the DC abnormality detecting means (10) does not detect the abnormality of the DC voltage based on the above prerequisite, and therefore the CPU does not receive the reset signal. A relay that controls a switch for controlling a controlled device is configured to be in an inactive state due to an instantaneous interruption of AC power, and then to be kept in an off state even if the AC power is restored momentarily thereafter. CPU is time t
2, a transition to the backup processing state from the normal control state, the backup process is maintained in the sleep state ended, returning to the control state from time t 6 after the elapse of the predetermined time T. Since the CPU has not been reset at this time,
The program is executed from the step following the step at rest.
（ト） 発明の効果 以上説明したように本発明によれば瞬停検知は被制御
装置と同系統のAC電源により行われるためPCと被制御装
置との瞬停による運転の不整合はなく、PCのCPUの停止
はこれとは別に電源ユニットから供給されるDC電圧によ
り監視されているため、第４図、第５図に示す瞬停の場
合などはCPUは停止せずに制御動作だけを休止状態とし
運転再開時は中断直後のステップから動作し、CPUの停
止は最小限におさえることができるため連続的な瞬時停
電に対してもシステムの誤動作が起こるのを極力減ら
し、信頼性を向上することができる。(G) Effect of the Invention As described above, according to the present invention, the instantaneous power failure detection is performed by the AC power supply of the same system as the controlled device, so that there is no inconsistency in operation due to the momentary power failure between the PC and the controlled device. Since the stop of the CPU of the PC is monitored separately from the DC voltage supplied from the power supply unit, the CPU does not stop and performs only the control operation in the case of an instantaneous power failure shown in FIGS. When the operation is resumed, the operation is started from the step immediately after the interruption, and the CPU stoppage can be minimized.Therefore, even if there is a continuous momentary power failure, system malfunctions are minimized and reliability is improved. can do.
第１図は本発明のPCの一実施例の回路構成を示すブロッ
ク図である。第２図はプログラム制御手段の制御動作の
フローチャートである。第３図、第４図、第５図はそれ
ぞれ、一回の瞬停時間が電源の保持時間を越えた場合、
保持時間以内にAC電源が回復した場合、さらに第４図と
同様な瞬停が所定時間Ｔより短いサイクルで繰り返し生
じた場合における各部信号のタイムチャートである。第
６図は従来のPCの停電処理動作を説明するためのタイム
チャート図である。 （１）……電源ユニット、（２）……CPUユニット（CP
U）、（３）……I/Oユニット、（６）……電源入力部、
（７）……電源整流部、（９）……AC異常検出手段、
（10）……DC異常検出手段、（13）……プログラム制御
手段。FIG. 1 is a block diagram showing a circuit configuration of an embodiment of a PC according to the present invention. FIG. 2 is a flowchart of the control operation of the program control means. FIGS. 3, 4 and 5 respectively show the case where one instantaneous interruption time exceeds the holding time of the power supply.
4 is a time chart of signals of the respective units when the AC power supply is restored within the holding time, and when an instantaneous blackout similar to that in FIG. 4 repeatedly occurs in a cycle shorter than a predetermined time T. FIG. 6 is a time chart for explaining a conventional power failure processing operation of a PC. (1) Power supply unit, (2) CPU unit (CP
U), (3) I / O unit, (6) Power input section,
(7) ... power rectifier, (9) ... AC abnormality detection means,
(10) ... DC abnormality detection means, (13) ... program control means.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−187003（ＪＰ，Ａ) 実開 昭59−138902（ＪＰ，Ｕ) 実開 昭62−61130（ＪＰ，Ｕ) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-61-187003 (JP, A) JP-A-59-138902 (JP, U) JP-A-62-61130 (JP, U)
Claims (1)
ニットと被制御装置との入出力インターフェイスを司ど
るI/Oユニットとを有し、I/Oユニットからの入力情報に
応じて前記CPUユニットが所定のプログラムを実行し前
記被制御装置に出力情報を提供するプログラマブルコン
トローラにおいて、 前記電源ユニットは、AC電源の供給を受ける電源入力部
と、該電源入力部からのAC電源を受け前記CPUユニット
に対する直流駆動電圧を形成する電源整流部とを備え、
前記CPUユニットは、前記電源入力部からのAC電源を受
け該AC電源の瞬時停電等の異常を検出して異常時にPF信
号を発生するAC異常検出手段と、前記電源整流部からの
直流駆動電圧を受け該直流駆動電圧が一定値以下に低下
したときDC異常信号を発生するDC異常検出手段と、前記
PF信号を受けデータをバックアップ処理すると共に、該
PF信号の発生後の一定時間経過前に前記DC異常信号が発
生したときは、前記CPUユニットのプログラムの実行を
停止させ前記AC電源の異常回復後にプログラムをリセッ
トさせるが、前記PF信号の発生後の一定時間経過前に前
記DC異常信号が発生せず前記AC電源の異常状態が回復し
たときは、前記CPUユニットのプログラムの実行を休止
させるだけで異常回復後のプログラムの実行は休止時の
ステップに引続くステップから開始するように制御する
プログラム制御手段とを備えていることを特徴とするプ
ログラマブルコントローラ。A power supply unit, a CPU unit, and an I / O unit that manages an input / output interface between the CPU unit and a controlled device, wherein the CPU is configured to respond to input information from the I / O unit. In a programmable controller in which a unit executes a predetermined program and provides output information to the controlled device, the power supply unit includes a power input unit that receives supply of AC power, and the CPU that receives AC power from the power input unit. A power supply rectifier for forming a DC drive voltage for the unit,
The CPU unit is configured to receive AC power from the power input unit, detect an abnormality such as an instantaneous power failure of the AC power, and generate an PF signal when an abnormality occurs, and a DC drive voltage from the power rectification unit. DC abnormality detection means for generating a DC abnormality signal when the DC drive voltage falls below a certain value,
The PF signal is received and the data is backed up.
When the DC abnormality signal is generated before a predetermined time has elapsed after the generation of the PF signal, the execution of the program of the CPU unit is stopped, and the program is reset after the abnormality of the AC power supply is recovered. When the abnormal state of the AC power supply is recovered without the occurrence of the DC abnormality signal before the elapse of a predetermined time, the execution of the program after the abnormality recovery is merely stopped by suspending the execution of the program of the CPU unit. And a program control means for performing control so as to start from a step following the step (c).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63194261A JP2752090B2 (en) | 1988-08-03 | 1988-08-03 | Programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63194261A JP2752090B2 (en) | 1988-08-03 | 1988-08-03 | Programmable controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0242508A JPH0242508A (en) | 1990-02-13 |
| JP2752090B2 true JP2752090B2 (en) | 1998-05-18 |
Family
ID=16321683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63194261A Expired - Lifetime JP2752090B2 (en) | 1988-08-03 | 1988-08-03 | Programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752090B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06309002A (en) * | 1991-04-11 | 1994-11-04 | Asahi Breweries Ltd | Plant controller |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138902U (en) * | 1983-03-04 | 1984-09-17 | オムロン株式会社 | programmable controller |
| JPS61187003A (en) * | 1985-02-14 | 1986-08-20 | Meidensha Electric Mfg Co Ltd | Hot/cold start automatic switching method of programmable controller |
| JPS6261130U (en) * | 1985-10-04 | 1987-04-16 |
-
1988
- 1988-08-03 JP JP63194261A patent/JP2752090B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0242508A (en) | 1990-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000250664A (en) | Method for monitoring and controlling schedule operation of power unit, power controller, and power system | |
| JP2752090B2 (en) | Programmable controller | |
| JPH05137244A (en) | Inverter controller | |
| JPS6197730A (en) | Power failure processing system for computer system | |
| US10921875B2 (en) | Computer system, operational method for a microcontroller, and computer program product | |
| JPH0795253B2 (en) | Power recovery processing method for power supplies for information processing equipment | |
| JPH06103480B2 (en) | Blackout processor | |
| JP4110313B2 (en) | Uninterruptible power system | |
| JP2019079186A (en) | Monitoring device and shutdown start method | |
| JP2529707B2 (en) | Blackout detection method | |
| JPH0670769B2 (en) | Power control method | |
| JPS6226522A (en) | Service interruption detection and power recovery control system | |
| JPH09274524A (en) | Automatic power recovery system | |
| JP2002186198A (en) | Power failure detecting method and uninterruptible power supply unit | |
| JP2982294B2 (en) | Instantaneous power failure time detection method for programmable controller | |
| JP3053270B2 (en) | Power supply backup method and device | |
| JP3718944B2 (en) | UPS control system | |
| JPH04160420A (en) | Uninterruptible power supply unit | |
| JPS62196716A (en) | Operation managing method for information processor | |
| JPH11202985A (en) | Automatic restarting method for computer | |
| JPS63238641A (en) | Simplified detecting system for fault of microprocessor | |
| JPH0516050B2 (en) | ||
| JPH113150A (en) | Information processor | |
| JPS6338939B2 (en) | ||
| JPH05210434A (en) | Backup processing method |