JP2745540B2 - Teletext receiver - Google Patents

Teletext receiver

Info

Publication number
JP2745540B2
JP2745540B2 JP16009588A JP16009588A JP2745540B2 JP 2745540 B2 JP2745540 B2 JP 2745540B2 JP 16009588 A JP16009588 A JP 16009588A JP 16009588 A JP16009588 A JP 16009588A JP 2745540 B2 JP2745540 B2 JP 2745540B2
Authority
JP
Japan
Prior art keywords
signal
switching
output
reset
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16009588A
Other languages
Japanese (ja)
Other versions
JPH0210981A (en
Inventor
博康 新保
友二 近藤
賢 坂本
豊明 畝村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16009588A priority Critical patent/JP2745540B2/en
Publication of JPH0210981A publication Critical patent/JPH0210981A/en
Application granted granted Critical
Publication of JP2745540B2 publication Critical patent/JP2745540B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン多重文字放送信号を受信し文
字画面を表示する文字放送受信機に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a teletext receiver for receiving a television multiplex teletext signal and displaying a text screen.

従来の技術 近年、テレビジョン放送の垂直帰線期間内の数水平期
間に文字信号を多重して放送する文字多重放送サービス
が始まっている。
2. Description of the Related Art In recent years, a text multiplex broadcasting service has been started in which a text signal is multiplexed and broadcast in several horizontal periods within a vertical retrace period of television broadcasting.

文字多重放送では、字幕番組や、一行横スクロール番
組等、テレビジョン映像に文字情報を重ねて表示する番
組が存在する。この様な番組以外に文字図形情報だけを
全面固定表示する番組も存在する。全面固定表示の場合
は、テレビジョン本来の同期信号に従って表示すると飛
越し走査のためにフリッカーが発生し、表示画面が見に
くいということが発生する。従って、テレビジョン映像
に重ねて表示しない時は、飛越し走査とならない同期信
号を発生させ、その同期信号に従って文字図形情報を表
示するという方法がとられている。
In the text multiplex broadcasting, there are programs such as a subtitle program and a one-line horizontal scrolling program that display character information superimposed on a television image. In addition to such programs, there are also programs in which only character / graphic information is fixedly displayed on the entire surface. In the case of full-screen fixed display, flicker occurs due to interlaced scanning when display is performed in accordance with the television's original synchronization signal, and the display screen is difficult to see. Therefore, when not superimposed on a television picture, a method of generating a synchronizing signal that does not cause interlaced scanning and displaying character / graphic information according to the synchronizing signal is adopted.

文字多重放送サービスを行なっていない放送局もあ
り、選局されたテレビジョン信号に文字放送が多重され
ているかどうかは、多重される水平期間を抜取って文字
放送の有無を判断している。
Some broadcasting stations do not provide teletext broadcasting services. To determine whether teletext is multiplexed on a selected television signal, the presence or absence of teletext is determined by extracting the multiplexed horizontal period.

文字放送番組を視聴する時は、入力用のキーパッド等
に設けられた文字放送というキーの操作によって行なわ
れ、キーの操作により文字図形情報を復号して表示す
る。
When a teletext program is viewed, the operation is performed by operating a key called teletext provided on an input keypad or the like, and the character / graphic information is decoded and displayed by operating the key.

文字図形情報を復号表示するには、文字信号の抜取り
や有無を判断等に多少の時間が必要であり、選局チャン
ネルが変更された時は初期画面を表示する手段がとられ
ている。初期画面を表示後、文字放送サービスが行なわ
れていない時は「文字放送はありません」のメッセージ
を表示して視聴者にその旨を知らしめている。それらの
メッセージの表示としては、テレビジョン映像に文字情
報を重ねて表示するという文字放送受信機が実用化され
ている。このような文字放送受信機では、テレビジョン
放送に文字放送を重ねて表示する時と重ねて表示しない
時で、文字放送を提示するための表示クロックと水平同
期信号、垂直同期信号を切換えている。
In order to decode and display the character / graphic information, it takes some time to determine whether or not the character signal has been extracted or not, and a means for displaying an initial screen when the selected channel is changed is used. After the initial screen is displayed, when the teletext service is not being performed, a message of "no teletext" is displayed to inform the viewer of the fact. As a display of these messages, a teletext receiver for superimposing and displaying text information on a television image has been put to practical use. In such a teletext receiver, a display clock for presenting a teletext, a horizontal synchronizing signal, and a vertical synchronizing signal are switched between when the teletext is superimposed on the television broadcast and when the teletext is not superimposed. .

以下図面を参照して上述した文字放送受信機のテレビ
ジョン映像に文字図形情報を重ねて表示する(以下スー
パーインポーズと呼ぶ)場合と文字図形情報を独立に表
示する(以下全面固定表示と呼ぶ)場合の同期信号及
び、表示クロックの切換制御の部分に関して説明する。
In the following, referring to the drawings, the character graphic information is superimposed on the television image of the teletext receiver described above (hereinafter referred to as superimpose), and the character graphic information is displayed independently (hereinafter referred to as full-screen fixed display). A description will be given of the synchronization signal and the switching control of the display clock.

第3図において、1は水晶発振子、2は水晶発振子を
用いた表示クロックを発生する内部クロック発生回路、
3は内部クロック発生回路で発生されたクロックICLKを
もとにして、そのクロックに位相同期した水平同期信号
IHD、垂直同期信号IVDを発生させる内部同期発生回路で
ある。4はAに入力されたビデオ信号を同期分離し、水
平同期信号は位相同期回路によって制御された外部水平
同期信号EHDとして出力し、垂直同期信号は同期分離し
たままの外部垂直同期信号EVDを出力する同期分離回路
である。5は外部水平同期信号EHDに同期した表示クロ
ックECLKを発生するゲーテッド発振器6は表示クロッ
ク、水平・垂直同期信号を切換る切換回路、7は切換回
路6の切換を制御するためのレジスタである。
In FIG. 3, 1 is a crystal oscillator, 2 is an internal clock generation circuit for generating a display clock using the crystal oscillator,
3 is a horizontal synchronizing signal phase-synchronized with the clock ICLK generated by the internal clock generating circuit based on the clock ICLK.
This is an internal synchronization generation circuit that generates an IHD and a vertical synchronization signal IVD. Reference numeral 4 denotes a video signal input to A, which is separated in synchronization, a horizontal synchronization signal is output as an external horizontal synchronization signal EHD controlled by a phase synchronization circuit, and a vertical synchronization signal is an external vertical synchronization signal EVD which is still separated in synchronization. This is a synchronization separation circuit. 5 is a gated oscillator for generating a display clock ECLK synchronized with the external horizontal synchronizing signal EHD, 6 is a switching circuit for switching between a display clock and horizontal and vertical synchronizing signals, and 7 is a register for controlling the switching of the switching circuit 6.

以下、その動作につき説明する。文字図形情報全面固
定表示する時は文字図形情報を復号処理するマイクロプ
ロセッサ(図に記載せず)によりデータ線Bとレジスタ
ライトパネルCを介してレジスタ7に“0"を書込み、ス
ーパーインポーズを行う時はレジスタ7に“1"を書込
む。レジスタ7に“1"が書込まれた時はECLK,EHD,EVDが
文字図形情報復号表示用の表示クロック、水平同期信
号、垂直同期信号としてそれぞれ選択され、D,E,F端よ
り出力される。これらのECLK,EHD,EVDは全てAに入力さ
れたビデオ信号に同期しているので、ビデオ信号に文字
図形情報を重ねて表示できる。レジスタ7に“0"が書込
まれた時はICLK,IHD,IVDが選択される。
Hereinafter, the operation will be described. When the entire character / graphic information is fixedly displayed, "0" is written into the register 7 via the data line B and the register light panel C by a microprocessor (not shown) for decoding the character / graphic information, and the superimpose is performed. To do so, write "1" to register 7. When "1" is written to the register 7, ECLK, EHD, and EVD are selected as a display clock for decoding and displaying character / graphic information, a horizontal synchronizing signal, and a vertical synchronizing signal, respectively, and are output from the D, E, and F terminals. You. Since these ECLK, EHD, and EVD are all synchronized with the video signal input to A, character and graphic information can be displayed over the video signal. When "0" is written to the register 7, ICLK, IHD, and IVD are selected.

発明が解決しようとする課題 しかしながら上述したような従来の文字放送受信機で
は、ビデオ信号が入力されていない時に、スーパインボ
ーズのためにレジスタ7に“1"を書込むと、復号表示用
の表示クロック、水平同期信号及び垂直同期信号が入力
ビデオ信号から作られたECLK,EHD及びEVDに切替えられ
るが、ビデオ信号が無いために画面が流れてしまい、
「文字放送はありません」等のメッセージ画面が読めな
いということが発生し課題となっていた。
However, in the conventional teletext receiver as described above, when "1" is written to the register 7 for superimpose when a video signal is not input, decoding and display are performed. The display clock, horizontal sync signal and vertical sync signal are switched to ECLK, EHD and EVD created from the input video signal, but the screen flows because there is no video signal,
The message screen such as "There is no teletext" cannot be read, which has been a problem.

本発明は、上記課題を解決し、ビデオ信号が入力され
ていない時にもメッセージ画面等を流れずに良好に表示
することのできる文字放送受信機を提供することを目的
とするものである。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems and to provide a teletext receiver capable of displaying a message without a message screen or the like even when a video signal is not input.

課題を解決するための手段 本発明の文字放送受信機は、テレビジョン放送に文字
放送を重ねて表示する時と重ねて表示しない時で、文字
放送を提示するための表示クロックと水平同期信号及び
垂直同期信号を切替える回路を制御する手段として、内
部同期発生回路よりの垂直同期信号を計数する第1のカ
ウンターと、ビデオ信号を同期分離して得られる垂直同
期信号を計数する第2のカウンターとを備え、第2のカ
ウンターの計数出力で第1のカウンターをリセットする
と共に、セットリセット回路をセットし、また、第1の
カウンターの計数出力でこのセットリセット回路をリセ
ットするようになし、そのセットリセット回路の出力
で、スーパインポーズ、全面固定表示の切換選択を行う
とレジスタの出力を制御するようになしたものである。
Means for Solving the Problems The teletext receiver of the present invention has a display clock and a horizontal synchronizing signal for presenting teletext when a teletext is superimposed on a television broadcast and when not displayed. As means for controlling the circuit for switching the vertical synchronization signal, a first counter for counting the vertical synchronization signal from the internal synchronization generation circuit, and a second counter for counting the vertical synchronization signal obtained by synchronizing and separating the video signal are provided. Resetting the first counter with the count output of the second counter, setting the set / reset circuit, and resetting the set / reset circuit with the count output of the first counter. The output of the register is controlled when the selection of superimpose or full-screen display is selected by the output of the reset circuit. You.

作 用 本発明は、上記手段によって、ビデオ信号が入力され
ていない時には、ビデオ信号から作られたECLKとEHD及
びEVDに切替わることが無いので、スーパーインポーズ
表示とすることができなくても、文字図形情報の表示が
流れて読めないということの発生を防ぐこととなる。
Operation According to the present invention, when a video signal is not input, the present invention does not switch to the ECLK, EHD, and EVD generated from the video signal. This prevents the display of the character / graphic information from flowing and being unreadable.

実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の文字放送受信機の表示クロックと同
期信号の切換部分の構成を示す図である。1は水晶発振
子、2は内部クロック発生回路、3は内部同期発生回
路、4は同期分離回路、5はゲーテッド発振器、6は切
換回路、7はレジスタである。これらは従来例のものと
同様のものである。8は内部同期発生回路3で発生され
た垂直同期信号を計数する第1のカウンタ、9は同期分
離回路4で同期分離された垂直同期信号を計数する第2
のカウンタである。10はOR回路であり、チャンネル切換
が、あったことを示すチャンネル切換パルスHと第2の
カウンタ9の計数出力RC2が入力され、出力は第1のカ
ウンタ8のリセット端に入力されている。チャンネル切
替パルスHは第2のカウンタのリセット端子にも入力さ
れている。11はセットリセット回路であり、リセット入
力端は第1のカウンタの計数出力RC1が接続され、セッ
ト入力端は第2のカウンタの計数出力RC2が接続されて
いる。12はAND回路であり、セットリセット回路11の出
力と、レジスタ7の出力が入力され、出力は切換回路6
の切換制御端に接続されている。
FIG. 1 is a diagram showing a configuration of a switching portion between a display clock and a synchronization signal of a teletext receiver according to the present invention. 1 is a crystal oscillator, 2 is an internal clock generation circuit, 3 is an internal synchronization generation circuit, 4 is a synchronization separation circuit, 5 is a gated oscillator, 6 is a switching circuit, and 7 is a register. These are the same as those of the conventional example. Reference numeral 8 denotes a first counter for counting the vertical synchronization signal generated by the internal synchronization generation circuit 3, and reference numeral 9 denotes a second counter for counting the vertical synchronization signal synchronized and separated by the synchronization separation circuit 4.
It is a counter of. Reference numeral 10 denotes an OR circuit, to which a channel switching pulse H indicating that channel switching has been performed and the count output RC2 of the second counter 9 are input, and the output is input to the reset terminal of the first counter 8. The channel switching pulse H is also input to the reset terminal of the second counter. A set / reset circuit 11 has a reset input terminal connected to the count output RC1 of the first counter, and a set input terminal connected to the count output RC2 of the second counter. Reference numeral 12 denotes an AND circuit, to which the output of the set / reset circuit 11 and the output of the register 7 are inputted,
Is connected to the switching control terminal of

次に、その動作について説明する。第1のカウンタは
第2のカウンタの2倍の計数を行なう。選局チャンネル
が切換られた時はチャンネル切替パルスHが入力され、
第1のカウンタ8,第2のカウンタ9はリセットされる。
選局されたチャンネルが空チャンネルでない時はビデオ
信号が存在し、同期分離回路4で分離された垂直同期信
号が第2のカウンタ9に入力され、15個入力されると計
数出力RC2を出力し、第1のカウンターをリセットす
る。RC2はセットリセット回路11をセットし、その出力
Qは“1"になる。内部同期発生回路3で発生された垂直
同期信号は第1のカウンターに入力されているが、計数
値が2倍の30なので、RC1が出力されることが無く、セ
ットリセット回路の出力Qは“1"のままである。この状
態を第2図のaに示す。
Next, the operation will be described. The first counter counts twice as much as the second counter. When the selected channel is switched, a channel switching pulse H is input,
The first counter 8 and the second counter 9 are reset.
When the selected channel is not an empty channel, a video signal exists, and the vertical synchronization signal separated by the synchronization separation circuit 4 is input to the second counter 9, and when 15 signals are input, a count output RC2 is output. , Reset the first counter. RC2 sets the set / reset circuit 11, and its output Q becomes "1". The vertical synchronization signal generated by the internal synchronization generation circuit 3 is input to the first counter. However, since the count value is twice 30, RC1 is not output, and the output Q of the set / reset circuit is “ 1 "remains. This state is shown in FIG.

従って、レジスタ7に書込まれた内容に従ってスーパ
ーインポーズする時は、ビデオ信号に同期した表示クロ
ックと同期信号をもとにして、文字図形情報が復号され
てビデオ映像に重ね合せて表示される。
Therefore, when superimposing according to the contents written in the register 7, the character / graphic information is decoded and superimposed and displayed on the video image based on the display clock and the synchronizing signal synchronized with the video signal. .

選局されたチャンネルが空チャンネルであった時は、
ビデオ信号が入力されないので、第2のカウンターより
計数出力RC2が出力されない。このときも内部垂直同期
信号は常に出力されているので、内部垂直同期信号が30
個入力されると、第1のカウンターより計数出力RC1が
出力されセットリセット回路11がリセットされ出力Qが
“0"となり、レジスタ7の内容によらずにAND回路12の
出力は“0"となって、常に内部クロックと、内部同期信
号によってメッセージが表示されることとなり、メッセ
ージが流れないように読みやすく表示される。この状態
を第2図bに示す。
If the selected channel is an empty channel,
Since the video signal is not input, the count output RC2 is not output from the second counter. At this time, the internal vertical synchronizing signal is always output.
When the number is input, the count output RC1 is output from the first counter, the set reset circuit 11 is reset, the output Q becomes "0", and the output of the AND circuit 12 becomes "0" regardless of the contents of the register 7. As a result, the message is always displayed by the internal clock and the internal synchronization signal, and the message is displayed in a legible manner so that the message does not flow. This state is shown in FIG. 2b.

発明の効果 以上のように、本発明の文字放送受信機では、内部同
期発生回路からの垂直同期信号を計数する第1のカウン
タを、ビデオ信号を同期分離して得られる垂直同期信号
を計数する第2のカウンタの計数出力でリセットすると
ともに、スーパーインポーズと全面固定表示の切換選択
を行うレジスタの出力を制御するセットリセット回路
を、前記第1のカウンタの計数出力でリセットするよう
に構成されているため、ビデオ信号が入力されていない
時はスーパーインポーズとならないので「文字放送はあ
りません」等のメッセージ画面が、同期信号が無くて流
れてしまうということが発生せず、良好に表示され、ま
た、ビデオ信号が入力されている時はレジスターに従っ
てスーパーインポーズで文字図形画面を表示したり内部
同期信号発生器の同期信号に従ってフリッカーのない全
面固定表示を行ったりができるものである。
As described above, in the teletext receiver according to the present invention, the first counter that counts the vertical synchronization signal from the internal synchronization generation circuit counts the vertical synchronization signal obtained by synchronizing and separating the video signal. A reset circuit that resets with a count output of the second counter and controls an output of a register that performs switching selection between superimposition and full-screen display is reset with the count output of the first counter. When no video signal is input, superimposition does not occur, so message screens such as "No teletext" do not appear without a sync signal and are displayed well. Also, when a video signal is input, the character / graphic screen is displayed in superimpose according to the register, and the internal synchronization signal is generated. It is possible to perform a fixed display without flickering in accordance with the synchronization signal of the livestock.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例による文字放送受信機のブロ
ック図、第2図はその回路の動作を示すタイミング図、
第3図は従来例の文字放送受信機のブロック図である。 2……内部クロック発生回路、3……内部同期発生回
路、4……同期分離回路、5……ゲーテッド発振器、6
……切替回路、7……スーパーインポーズ、全面固定表
示指定レジスタ、8……第1のカウンタ、9……第2の
カウンタ、11……セット,リセット回路。
FIG. 1 is a block diagram of a teletext receiver according to one embodiment of the present invention, FIG. 2 is a timing chart showing the operation of the circuit,
FIG. 3 is a block diagram of a conventional teletext receiver. 2 ... internal clock generation circuit, 3 ... internal synchronization generation circuit, 4 ... synchronization separation circuit, 5 ... gated oscillator, 6
... Switching circuit, 7... Superimpose, full-screen fixed display designation register, 8... First counter, 9... Second counter, 11.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 畝村 豊明 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 実開 昭63−44567(JP,U) ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Toyoaki Unemura 1006 Kazuma Kadoma, Kadoma City, Osaka Inside Matsushita Electric Industrial Co., Ltd.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】テレビジョン放送に文字放送を重ねて表示
する時と重ねて表示しない時の表示クロックと水平同期
信号及び垂直同期信号を切換える切換手段と、 前記切換手段を切換選択するレジスタの出力を制御する
パルス信号を出力するセットリセット回路と、 入力されるビデオ信号と位相関係の保たれていない表示
クロックを発生する内部クロック発生回路と、 その表示クロックを基に発生される内部同期信号の発生
回路と、 入力されるビデオ信号から同期分離した水平同期信号に
位相同期する水平発振回路を有する同期分離回路と、 その水平発振回路に同期した表示クロックを発生するゲ
ーテッド発振器と、 チャンネル切換時のパルスでリセットされ前記内部同期
信号の発生回路から出力される内部垂直同期信号を計数
し、m回計数すると前記セットリセット回路をリセット
する第1信号を出力する第1のカウンタと、 チャンネル切換時のパルスでリセットされ前記同期分離
回路により同期分離された垂直同期信号を計数し、m>
nなる整数nでn回計数すると前記セットリセット回路
をセットする第2信号を出力する第2のカウンタとを備
え、 この第2のカウンタの計数出力で第1のカウンタの計数
を制御するようになし、ビデオ信号入力が有る時は前記
第2信号で前記第1のカウンタをリセットするとともに
前記セットリセット回路をセットして第1の切換信号を
出力し、ビデオ信号入力が無い時は前記第1信号により
前記セットリセット回路をリセットして第2の切換信号
を出力するようにして、前記第1と第2のカウンタの計
数出力を用いて前記切換手段を前記第1と第2の切換信
号により切換制御して、テレビジョン放送に文字放送を
重ねて表示する場合と重ねて表示しない場合とで、文字
放送を提示するための表示クロック、水平同期信号、垂
直同期信号を切換えて、ビデオ信号が入力されていない
ときは前記第2の切換信号により前記切換手段を制御し
て、ビデオ信号に同期した表示クロック及び同期信号の
選択を禁止するようにし、ビデオ信号が存在しない時は
常に内部表示クロックと内部同期信号を用いて表示する
ようにしたことを特徴とする文字放送受信機。
1. A switching means for switching between a display clock and a horizontal synchronizing signal and a vertical synchronizing signal when a text broadcast is superimposed on a television broadcast and not superimposed, and an output of a register for switching and selecting the switching means. A reset signal that outputs a pulse signal that controls the internal clock signal, an internal clock generator that generates a display clock that does not maintain the phase relationship with the input video signal, and an internal synchronization signal that is generated based on the display clock. A synchronizing / separating circuit having a horizontal oscillating circuit for phase-synchronizing a horizontal synchronizing signal synchronized with an input video signal, a gated oscillator for generating a display clock synchronized with the horizontal oscillating circuit, The internal vertical synchronizing signal reset by a pulse and output from the internal synchronizing signal generation circuit is counted and counted m times. That the counting of the first counter and is reset by the channel switching pulse sync separated vertical synchronizing signal by the synchronous separation circuit for outputting a first signal for resetting the set reset circuit, m>
a second counter that outputs a second signal that sets the set / reset circuit when counting is performed n times with an integer n of n. The count output of the second counter is controlled by the count output of the second counter. None, when there is a video signal input, the first counter is reset with the second signal and the set reset circuit is set to output a first switching signal. When there is no video signal input, the first switch is output. The set reset circuit is reset by a signal to output a second switching signal, and the switching means is operated by the first and second switching signals using the count outputs of the first and second counters. By controlling the switching, the display clock, the horizontal synchronization signal, and the vertical synchronization signal for presenting the teletext are displayed depending on whether the teletext is superimposed on the television broadcast or not. When the video signal is not input, the switching means is controlled by the second switching signal so that the selection of the display clock and the synchronization signal synchronized with the video signal is prohibited, and the video signal does not exist. A teletext receiver characterized in that the time is always displayed using an internal display clock and an internal synchronization signal.
JP16009588A 1988-06-28 1988-06-28 Teletext receiver Expired - Fee Related JP2745540B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16009588A JP2745540B2 (en) 1988-06-28 1988-06-28 Teletext receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16009588A JP2745540B2 (en) 1988-06-28 1988-06-28 Teletext receiver

Publications (2)

Publication Number Publication Date
JPH0210981A JPH0210981A (en) 1990-01-16
JP2745540B2 true JP2745540B2 (en) 1998-04-28

Family

ID=15707748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16009588A Expired - Fee Related JP2745540B2 (en) 1988-06-28 1988-06-28 Teletext receiver

Country Status (1)

Country Link
JP (1) JP2745540B2 (en)

Also Published As

Publication number Publication date
JPH0210981A (en) 1990-01-16

Similar Documents

Publication Publication Date Title
KR100419838B1 (en) Receiving device and receiving method
JP3257788B2 (en) Image display device
JPH05304641A (en) Television receiver
JPS60165883A (en) Methods for transmission/reception and reception of television signal
JPH08107552A (en) Character broadcasting specal reproducing device and teletext specital reproducing device
KR960007545B1 (en) Main screen position recompensating circuit & method
JP2745540B2 (en) Teletext receiver
JP2669546B2 (en) Television receiver
JPS6040067Y2 (en) Reception determination device for multiplexed signals
JPH027554B2 (en)
JP3573166B2 (en) Television receiving apparatus and television receiving system
JP2604265B2 (en) Television receiver
JPH06178221A (en) Television receiver built in teletext broadcast receiver
KR100245596B1 (en) Television receiver having sequential scanning mode
JP2525431B2 (en) RGB multi-terminal input type progressive scan conversion television receiver
JP2672584B2 (en) Teletext receiver
KR960012020B1 (en) Caption signal frequency doubler
JPH02217085A (en) Television image receiver including teletext receiver
JPH024189B2 (en)
JPS61208981A (en) High definition television receiver with two picture display function
JP2925669B2 (en) Synchronous signal generator
KR200274172Y1 (en) On screen display output apparatus using a digital graphic function
JPS6222317B2 (en)
JPH039682A (en) Time compressing circuit
JPS63148780A (en) Interlace control circuit for television receiver

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees