JP2733454B2 - Abnormal discharge suppression device for film forming equipment - Google Patents

Abnormal discharge suppression device for film forming equipment

Info

Publication number
JP2733454B2
JP2733454B2 JP7028299A JP2829995A JP2733454B2 JP 2733454 B2 JP2733454 B2 JP 2733454B2 JP 7028299 A JP7028299 A JP 7028299A JP 2829995 A JP2829995 A JP 2829995A JP 2733454 B2 JP2733454 B2 JP 2733454B2
Authority
JP
Japan
Prior art keywords
circuit
abnormal discharge
load
cycle
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7028299A
Other languages
Japanese (ja)
Other versions
JPH08222398A (en
Inventor
逸男 譲原
暢彦 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyosan Seisakusho KK
Original Assignee
Kyosan Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyosan Seisakusho KK filed Critical Kyosan Seisakusho KK
Priority to JP7028299A priority Critical patent/JP2733454B2/en
Publication of JPH08222398A publication Critical patent/JPH08222398A/en
Application granted granted Critical
Publication of JP2733454B2 publication Critical patent/JP2733454B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、成膜装置用異常放電
抑制装置、特にプラズマ直流スパッタ処理などで発生す
るプラズマの異常放電を抑制するための成膜装置用異常
放電抑制装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an abnormal discharge suppressing apparatus for a film forming apparatus, and more particularly to an abnormal discharge suppressing apparatus for a film forming apparatus for suppressing abnormal discharge of plasma generated by plasma DC sputtering.

【0002】[0002]

【従来の技術】プラズマ直流スパッタ等の成膜時に発生
する、わずかな異常放電(少数派アーク)の発生に影響
する要因としては、マグネット部分の配置、カソード表
面の状態、絶縁部分の製造方法、ターゲットの品質・製
造方法・エッジ部分の形状・エロージョン・表面腐食状
態・表面活性化の均一性・温度制御方法、スパッタガス
の種類・圧力制御・流し方など、さまざまなものがあ
る。
2. Description of the Related Art Factors that affect the generation of slight abnormal discharge (minority arc) generated during film formation such as plasma DC sputtering are the arrangement of a magnet portion, the state of a cathode surface, a method of manufacturing an insulating portion, and the like. There are various methods such as target quality, manufacturing method, edge shape, erosion, surface corrosion state, uniformity of surface activation, temperature control method, type of sputter gas, pressure control, and flow method.

【0003】異常放電は、まず、前記少数派アークが発
生し、次に少数派アーク部分の昇温のためにエネルギー
が集中し、大部分の異常放電(多数派アーク)へと移行
する。
[0003] In the abnormal discharge, first, the minority arc is generated, and then the energy is concentrated due to the temperature rise of the minority arc portion, and the state shifts to most of the abnormal discharge (majority arc).

【0004】この多数派アークが発生すると、高エネル
ギー電子の移動、ターゲット表面温度の上昇、ガス圧の
異常分布などが正の帰還によって、ターゲット材料の蒸
発が起こり、局所的プラズマ密度の上昇が起こり、レー
ストラックアークと呼ばれるような大きなアークの引き
金となる。
When this majority arc occurs, the transfer of high-energy electrons, the rise in the target surface temperature, the abnormal distribution of the gas pressure, etc., cause the target material to evaporate due to the positive feedback, causing the local plasma density to rise. This triggers a large arc called a racetrack arc.

【0005】前記少数派アーク、多数派アーク及びレー
ストラックアークによる影響としては、ターゲットの物
理的破壊の他に、破片による、成膜中のメモリーや光学
的表面におけるピンホール発生等の悪影響がある。
The effects of the minority arc, the majority arc, and the racetrack arc include not only physical destruction of the target, but also adverse effects such as generation of pinholes in a memory or an optical surface during film formation due to fragments. .

【0006】ターゲット上に破壊によって起きた小さな
酸化部分があると、その部分の電子密度が高まり、プラ
ズマ自身の蓄積エネルギーと直流電源より供給されるエ
ネルギーの吸収によって、前記の小さな酸化部分の付近
のインピーダンスが急激に低くなり、その吸収されたエ
ネルギーが熱に変換する。この熱が材料を蒸発させて部
分的な圧力を上げたり電子密度を高めたりする。
[0006] If there is a small oxidized portion caused by the destruction on the target, the electron density in that portion is increased, and the stored energy of the plasma itself and the absorption of the energy supplied from the DC power supply absorb the energy near the small oxidized portion. The impedance drops sharply and the absorbed energy is converted to heat. This heat evaporates the material, increasing the partial pressure and increasing the electron density.

【0007】そのため、上記のような大きな異常放電が
起こってしまうと、ターゲットやサンプル付近の熱を逃
がし、ガスを発散させた後に、電源を再投入するという
必要がある。
[0007] Therefore, when a large abnormal discharge as described above occurs, it is necessary to release the heat near the target and the sample, diffuse the gas, and then turn on the power again.

【0008】図2に示すのは従来の成膜用電源回路及び
異常放電抑制機構の一例である。
FIG. 2 shows an example of a conventional film forming power supply circuit and an abnormal discharge suppressing mechanism.

【0009】先ず、電源回路から説明する。商用電源1
13からの交流電圧は、先ず整流回路114で全波整流
され、次に平滑用フィルタ115で平滑され、脈動分の
少ない直流電圧に変換された後、インバーター回路11
6に供給される。インバーター回路116では、前記直
流電圧が、電源駆動回路112からの出力信号に従った
周波数で交流電圧に変換され、該交流電圧は、変圧器1
17で変圧され、整流回路118で再び直流に変換され
る。この直流電圧が、直流リアクトル(Ldc)11
9、コンデンサ(C0)120により平滑された後、負
荷126(成膜用の放電部分)へと送られる。
First, the power supply circuit will be described. Commercial power supply 1
The AC voltage from 13 is first full-wave rectified by a rectifier circuit 114, then smoothed by a smoothing filter 115 and converted into a DC voltage with less pulsation, and then converted by an inverter circuit 11.
6. In the inverter circuit 116, the DC voltage is converted into an AC voltage at a frequency according to the output signal from the power supply drive circuit 112, and the AC voltage is
The voltage is transformed at 17 and is converted again to direct current at the rectifier circuit 118. This DC voltage is applied to a DC reactor (Ldc) 11
9. After being smoothed by the capacitor (C0) 120, it is sent to the load 126 (discharge portion for film formation).

【0010】以上のように、商用電源113から供給さ
れる交流電力は最終的に直流電力に変換されて負荷12
6に出力される。
As described above, the AC power supplied from the commercial power supply 113 is finally converted into DC power and
6 is output.

【0011】次に異常放電抑制機構について説明する。
出力電圧検出器124と、出力電流検出器125は負荷
126の状態を監視するための検出器である。該出力電
圧検出器124と出力電流検出器125の出力信号は自
動制御回路109に送られる。
Next, the abnormal discharge suppressing mechanism will be described.
The output voltage detector 124 and the output current detector 125 are detectors for monitoring the state of the load 126. Output signals of the output voltage detector 124 and the output current detector 125 are sent to the automatic control circuit 109.

【0012】異常放電電流設定器103は異常放電の閾
値を設定しておく装置であり、前記出力電流検出器12
5の信号と該異常放電電流設定器103との信号は比較
回路105に送られて比較がなされる。異常放電電流設
定器103の設定信号レベルより出力電流検出器125
の出力信号レベルが低い場合は正常モード、高い場合は
異常モードとなる。比較回路105の出力信号は停止回
路110と時限回路111に伝送される。
An abnormal discharge current setting device 103 is a device for setting a threshold value for abnormal discharge.
The signal of No. 5 and the signal of the abnormal discharge current setting device 103 are sent to the comparison circuit 105 for comparison. The output current detector 125 is set based on the signal level set by the abnormal discharge current setter 103.
Is normal mode when the output signal level is low, and abnormal mode when the output signal level is high. The output signal of the comparison circuit 105 is transmitted to the stop circuit 110 and the time limit circuit 111.

【0013】正常モードでは、電源出力の自動制御を行
う自動制御回路109は、停止回路110と時限回路1
11からの信号の影響を受けずに電源駆動回路112へ
信号出力している。この電源駆動回路112からの出力
信号に従った周波数で上述のようにインバーター回路1
16での交流変換が行われ、上述のような負荷126へ
の出力供給が行われている。
In the normal mode, the automatic control circuit 109 for automatically controlling the power supply output includes the stop circuit 110 and the timed circuit 1
The signal is output to the power supply drive circuit 112 without being affected by the signal from the power supply 11. As described above, the inverter circuit 1 has a frequency according to the output signal from the power supply drive circuit 112.
The AC conversion at 16 is performed, and the output is supplied to the load 126 as described above.

【0014】自動制御回路109が定電流自動制御して
いる間に、例えば、異常放電(少数派アーク又は多数派
アーク)により負荷126に過電流が流れると、前記出
力電流検出器125の出力信号レベルが前記異常放電電
流設定器103の信号レベルより高くなり、異常モード
となる。
If an overcurrent flows through the load 126 due to abnormal discharge (minority arc or majority arc) while the automatic control circuit 109 performs constant current automatic control, the output signal of the output current detector 125 is output. The level becomes higher than the signal level of the abnormal discharge current setting device 103, and an abnormal mode is set.

【0015】異常モードに入ると、比較回路105の出
力信号によって、停止回路110と時限回路111が動
作する。そして、停止回路110からの停止信号は自動
制御回路109を経由して電源駆動回路112に伝送さ
れ、インバーター回路116のスイッチ素子をOFFに
する。このようにして、商用電源113から負荷126
に供給していた電力が断たれる。
In the abnormal mode, the stop circuit 110 and the time limit circuit 111 operate according to the output signal of the comparison circuit 105. Then, the stop signal from the stop circuit 110 is transmitted to the power supply drive circuit 112 via the automatic control circuit 109, and turns off the switch element of the inverter circuit 116. In this way, the load 126
The power being supplied to is cut off.

【0016】異常モード時に電力を断ってから再運転に
入るまでの間には、直流リアクトル(Ldc)119と
コンデンサ(C0)120に保持されていたエネルギー
が負荷126で消費されて負荷126の電圧が0になる
までの、インターバルを取る必要がある。このインター
バルを取るのが時限回路111であり、インターバルは
通常10〜50msに設定されている。
In the abnormal mode, between the time when the power is turned off and the time when the operation is restarted, the energy retained in the DC reactor (Ldc) 119 and the capacitor (C0) 120 is consumed by the load 126 and the voltage of the load 126 is reduced. It is necessary to take an interval until becomes zero. The time interval circuit 111 takes this interval, and the interval is usually set to 10 to 50 ms.

【0017】異常モード発生から上記インターバルが経
過すると、時限回路111が時限終了信号を停止回路1
10に発し、停止回路110の出力信号はこの時停止信
号から再運転信号に替わる。こうして自動制御回路10
9と電源駆動回路112は再運転され、正常モードの定
電流自動制御が再開される。
When the above-mentioned interval elapses from the occurrence of the abnormal mode, the time-limit circuit 111 outputs a time-limit end signal to the stop circuit 1.
Then, the output signal of the stop circuit 110 is changed from the stop signal to the restart signal at this time. Thus, the automatic control circuit 10
9 and the power supply drive circuit 112 are restarted, and the constant-current automatic control in the normal mode is restarted.

【0018】すなわち、従来の異常放電抑制機構は、異
常放電が発生すると、素早くインバーター回路116の
スイッチ素子をOFFにし負荷126への供給電力を断
ち、そして一定のインターバルの経過後にインバーター
回路116のスイッチ素子を再度ONにして負荷126
への供給電力を再開するという方式をとっている。
That is, when the abnormal discharge occurs, the conventional abnormal discharge suppressing mechanism quickly turns off the switch element of the inverter circuit 116 to cut off the power supply to the load 126, and switches the inverter circuit 116 after a predetermined interval. The element is turned on again and the load 126 is turned on.
The power supply to the power supply is restarted.

【0019】[0019]

【発明が解決しようとする課題】近年、成膜技術の進歩
により、直流電源を使用した反応性スパッタリングなど
の用途が増加してきているが、成膜に要求される膜の精
度、品質はますます高度なものとなってきている。
[Problems to be Solved by the Invention] In recent years, applications such as reactive sputtering using a DC power supply have been increasing due to the progress of film forming technology, but the accuracy and quality of films required for film forming are increasingly increasing. It is becoming more advanced.

【0020】このような状況の中で、上記従来のプラズ
マ異常放電抑制方式では、異常アークの消弧までの時間
が数10msのオーダーになるため、最初に発生した少
数派アークがその間に多数派アークにまで成長し、ター
ゲット及び基板にダメージを与えてしまうため、良質な
膜の成長が阻害され、膜の精度、品質及び歩留まり等が
低下するという問題点があった。
Under such circumstances, in the above-mentioned conventional abnormal plasma discharge suppression method, the time until the extinction of the abnormal arc is on the order of several tens of milliseconds. Since it grows to an arc and damages the target and the substrate, there is a problem that the growth of a high-quality film is hindered, and the accuracy, quality, yield, and the like of the film are reduced.

【0021】本発明は、上記問題点に鑑みてなされたも
ので、異常放電状態において、プラズマ自身の蓄積エネ
ルギーと、直流電源から供給されるエネルギーをμs
(マイクロ秒)のオーダーで放出させることにより異常
放電を少数派アークの状態で抑制させると共に、正常モ
ードでの運転状態においても逆極性電圧の繰り返しパル
スを連続的に発生させて異常放電を予防することのでき
る成膜装置用異常放電抑制装置を提供することを目的と
する。
The present invention has been made in view of the above-mentioned problems. In an abnormal discharge state, the stored energy of the plasma itself and the energy supplied from the DC power supply are expressed in μs.
By discharging in the order of (microseconds), abnormal discharge is suppressed in the state of minority arc, and even in the normal mode of operation, repeated pulses of reverse polarity voltage are continuously generated to prevent abnormal discharge. It is an object of the present invention to provide an abnormal discharge suppressing device for a film forming apparatus that can perform the method.

【0022】[0022]

【課題を解決するための手段】上記課題を解決するた
め、請求項1に係る成膜装置用異常放電抑制装置(1)
では、リアクトル(21、22)、コンデンサ(2
0)、及びスイッチ素子(23)からなる高周波共振回
路(40)と、この高周波共振回路(40)から負荷
(26)に供給される電力の出力値に基づいて該負荷
(26)における異常放電の発生を検出する異常放電検
出回路(異常放電電流測定器3、比較回路5、出力電流
検出器25)と、前記高周波共振回路(40)における
共振周期に基づいて前記スイッチ素子の駆動周期を設定
する駆動周期設定回路(周波数選択器4、発振回路6、
パルス発生回路7)と、この駆動周期設定回路(4、
6、7)により設定される駆動周期に基づいて前記スイ
ッチ素子(23)をON/OFF駆動する駆動回路(パ
ルス駆動回路8)と、を備え、前記異常放電検出回路
(3、5、25)により異常放電が検出された時に、前
記駆動周期設定回路(4、6、7)により設定される駆
動周期に基づいて前記駆動回路(8)により前記スイッ
チ素子(23)を1周期のみON動作させ、前記高周波
共振回路(40)が1周期のみの共振動作を行うことに
より前記負荷(26)に逆極性電圧パルスを印加して、
前記異常放電を前記1周期の短時間で抑制するようにし
た。
Means for Solving the Problems To solve the above problems, an abnormal discharge suppressing device for a film forming apparatus according to claim 1 (1).
Then, reactors (21, 22) and capacitors (2
0) and a high-frequency resonance circuit (40) including a switch element (23), and abnormal discharge in the load (26) based on an output value of power supplied from the high-frequency resonance circuit (40) to the load (26). An abnormal discharge detection circuit (abnormal discharge current measuring device 3, comparison circuit 5, output current detector 25) for detecting the occurrence of occurrence of a switching element, and a drive cycle of the switch element are set based on a resonance cycle of the high-frequency resonance circuit (40). Drive cycle setting circuit (frequency selector 4, oscillation circuit 6,
The pulse generation circuit 7) and the driving cycle setting circuit (4,
A drive circuit (pulse drive circuit 8) for turning on / off the switch element (23) based on a drive cycle set by (6, 7), and the abnormal discharge detection circuit (3, 5, 25). When the abnormal discharge is detected, the drive circuit (8) turns ON the switch element (23) for only one cycle based on the drive cycle set by the drive cycle setting circuit (4, 6, 7). The high frequency resonance circuit (40) performs a resonance operation of only one cycle, thereby applying a reverse polarity voltage pulse to the load (26);
The abnormal discharge is suppressed in a short period of the one cycle.

【0023】請求項2に係る成膜装置用異常放電抑制装
置では、請求項1記載の成膜装置用異常放電抑制装置中
に、該異常放電発生前に負荷(26)に流れていた電流
と同等の電流を、前記逆極性電圧パルスの印加後に再度
供給するための、充分大きなインダクタンスを有する直
流リアクトル(19)を用いた。
According to a second aspect of the present invention, there is provided an abnormal discharge suppressing apparatus for a film forming apparatus according to the first aspect of the present invention, wherein the current flowing through the load (26) before the occurrence of the abnormal discharge is reduced. A DC reactor (19) having a sufficiently large inductance to supply the same current again after the application of the reverse polarity voltage pulse was used.

【0024】請求項3に係る成膜装置用異常放電抑制装
置では、請求項1または請求項2記載の成膜装置用異常
放電抑制装置において、負荷(26)の正常状態におい
ても、該負荷(26)に対し前記逆極性電圧パルスの印
加を繰り返し行い、異常放電の発生を抑制するようにし
た。
According to a third aspect of the present invention, there is provided the abnormal discharge suppressing apparatus for a film forming apparatus according to the first or second aspect, wherein the load (26) is maintained even when the load (26) is in a normal state. 26), the application of the reverse polarity voltage pulse was repeated to suppress occurrence of abnormal discharge.

【0025】[0025]

【作用】請求項1記載の発明によれば、負荷における異
常放電の発生時に、負荷に対して、直ちにしかもマイク
ロ秒オーダーの非常な短時間の間に逆極性電圧を印加す
ることができ、異常放電状態のプラズマ自身の蓄積エネ
ルギーと、直流電源から供給されるエネルギーをμs
(マイクロ秒)のオーダーで放出させることができる。
従って異常放電初期に発生した少数派アークが多数派ア
ークに成長する以前に異常放電を抑制することができ、
多数派アークがターゲット及び基板にダメージを与え、
良質な膜の成長を阻害し、膜の精度、品質及び歩留まり
等を低下させるという問題点を解消することができる。
According to the first aspect of the invention, when an abnormal discharge occurs in the load, the reverse polarity voltage can be applied to the load immediately and within a very short time of the order of microseconds. The accumulated energy of the discharged plasma itself and the energy supplied from the DC power supply
(Microseconds).
Therefore, it is possible to suppress the abnormal discharge before the minority arc generated at the beginning of the abnormal discharge grows into the majority arc,
Majority arc damages target and substrate,
The problem of hindering the growth of a high-quality film and reducing the accuracy, quality, yield, and the like of the film can be solved.

【0026】請求項2記載の発明によれば、請求項1記
載の成膜装置用異常放電抑制装置において、異常放電発
生前に負荷に流れていた電流と同等の電流を、上記異常
放電抑制後に直ちに負荷に供給することができる。
According to the second aspect of the present invention, in the abnormal discharge suppressing apparatus for a film forming apparatus according to the first aspect, a current equivalent to the current flowing to the load before the occurrence of the abnormal discharge is reduced after the abnormal discharge is suppressed. Can be supplied immediately to the load.

【0027】請求項3記載の発明によれば、請求項1ま
たは請求項2記載の成膜装置用異常放電抑制装置におい
て、負荷の正常時においても該負荷に対し上記逆極性電
圧パルスの印加を繰り返し行うので、異常放電の発生を
未然に防止できる。
According to the third aspect of the present invention, in the abnormal discharge suppressing apparatus for a film forming apparatus according to the first or second aspect, the application of the reverse polarity voltage pulse to the load is performed even when the load is normal. Since the repetition is performed, occurrence of abnormal discharge can be prevented.

【0028】[0028]

【実施例】以下、図面に基づいて、本発明の実施例を詳
細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0029】図1は、本発明に係る成膜装置用異常放電
抑制装置の実施例を成膜装置に適用した電気回路であ
る。
FIG. 1 is an electric circuit in which an embodiment of the abnormal discharge suppressing apparatus for a film forming apparatus according to the present invention is applied to a film forming apparatus.

【0030】直流電源30は、前記従来例で説明した1
13〜118に相当する直流電源又は一般の直流電源で
あり、負荷26は、成膜のためのDC放電が行われる部
分である。
The DC power supply 30 is the same as the DC power supply 30 described in the prior art.
The load 26 is a DC power supply corresponding to 13 to 118 or a general DC power supply, and the load 26 is a part where DC discharge for film formation is performed.

【0031】本実施例の成膜装置用異常放電抑制装置1
は、スイッチング素子駆動部2、高周波共振回路40、
平滑用の直流リアクトル(Ldc)19、及び出力電流
検出器25で構成されている。
An abnormal discharge suppressing device 1 for a film forming apparatus according to the present embodiment.
Are the switching element drive unit 2, the high-frequency resonance circuit 40,
It comprises a DC reactor (Ldc) 19 for smoothing and an output current detector 25.

【0032】負荷26に逆極性電圧パルス印加を行う高
周波共振回路40は、コンデンサ(C)20、リアクト
ル(L1)21、リアクトル(L2)22、及びスイッ
チング素子23から成っており、高周波共振回路40中
のスイッチング素子23のON・OFFのための信号を
出すスイッチング素子駆動部2は、異常放電電流設定器
3、比較回路5、周波数選択器4、発振回路6、パルス
発生回路7、及びパルス駆動回路8から成っている。
The high-frequency resonance circuit 40 for applying a reverse polarity voltage pulse to the load 26 includes a capacitor (C) 20, a reactor (L1) 21, a reactor (L2) 22, and a switching element 23. The switching element driving unit 2 that outputs a signal for turning ON / OFF the switching element 23 inside includes an abnormal discharge current setting unit 3, a comparison circuit 5, a frequency selector 4, an oscillation circuit 6, a pulse generation circuit 7, and a pulse drive. It consists of a circuit 8.

【0033】直流電源30から供給される直流電流は、
充分大きなインダクタンスを有する直流リアクトル(L
dc)19によってほぼ一定に保たれ、負荷26の電流
は出力電流検出器25で検出される。
The DC current supplied from the DC power supply 30 is
DC reactor (L
dc) 19, the current of the load 26 is detected by the output current detector 25.

【0034】前記従来例と同様に、出力電流検出器25
の信号と異常放電電流設定器3との信号が比較回路5に
送られて比較がなされ、異常放電電流設定器3の設定信
号レベルより出力電流検出器25の出力信号レベルが低
い場合は正常モード、高い場合は異常モードとなる。
As in the conventional example, the output current detector 25
And the signal from the abnormal discharge current setting device 3 are sent to the comparison circuit 5 for comparison. When the output signal level of the output current detector 25 is lower than the signal level of the abnormal discharge current setting device 3, the normal mode is set. If it is high, the mode is abnormal.

【0035】本実施例では、正常モード、異常モード双
方において、スイッチング素子23のON・OFFによ
る負荷26への逆極性電圧印加を行っている。
In this embodiment, in both the normal mode and the abnormal mode, a reverse polarity voltage is applied to the load 26 by turning on / off the switching element 23.

【0036】以下、このスイッチング素子23のON・
OFFによる負荷26への逆極性電圧パルス印加につい
て説明する。
Hereinafter, ON / OFF of the switching element 23 will be described.
The application of the reverse polarity voltage pulse to the load 26 due to the OFF state will be described.

【0037】スイッチング素子23がONすると、コン
デンサ(C)20とリアクトル(L1)21及びリアク
トル(L2)22により、(1)式のFで表される共振
周波数の自由振動が起こる。
When the switching element 23 is turned on, free oscillation of the resonance frequency represented by F in the equation (1) occurs due to the capacitor (C) 20, the reactor (L1) 21 and the reactor (L2) 22.

【0038】[0038]

【数1】 (Equation 1)

【0039】スイッチング素子23をONした後、上記
高周波共振回路40において上記共振周波数Fの1周期
のみの共振動作が行われる。その直後にスイッチング素
子23をOFFにする。
After the switching element 23 is turned on, the high-frequency resonance circuit 40 performs a resonance operation of only one cycle of the resonance frequency F. Immediately thereafter, the switching element 23 is turned off.

【0040】その結果、概略を図3に示すように、負荷
26には、コンデンサ(C)20がスイッチング素子2
3のON寸前に保持していた電圧Vcに比例した逆極性
の電圧が印加される。
As a result, a capacitor (C) 20 is connected to the load 26 as shown in FIG.
The voltage of the opposite polarity proportional to the voltage Vc held just before the ON of No. 3 is applied.

【0041】なお、負荷26に印加される逆極性の電圧
のピーク値は(2)式のVrとなる。
The peak value of the voltage of the opposite polarity applied to the load 26 is Vr in the equation (2).

【0042】[0042]

【数2】 (Equation 2)

【0043】また、スイッチング素子23のONによっ
て負荷26に逆極性の電圧が印加される概略時間Trは
(3)式で表される。
The approximate time Tr during which a voltage of opposite polarity is applied to the load 26 when the switching element 23 is turned on is expressed by the following equation (3).

【0044】[0044]

【数3】 (Equation 3)

【0045】1周期のみの共振動作の終了時(スイッチ
ング素子23のOFF時)には、コンデンサ(C)20
の電圧は、スイッチング素子23がONする以前の電圧
に戻る。
At the end of the resonance operation of only one cycle (when the switching element 23 is OFF), the capacitor (C) 20
Returns to the voltage before the switching element 23 was turned on.

【0046】高周波共振回路40中のコンデンサ(C)
20、リアクトル(L1)21、リアクトル(L2)2
2の、C、L1、L2の各値は、Trの値が5〜10μ
s程度のマイクロ秒オーダーになるように選択されてい
る。
The capacitor (C) in the high-frequency resonance circuit 40
20, reactor (L1) 21, reactor (L2) 2
2, the values of C, L1, and L2 are such that the value of Tr is 5 to 10 μm.
It is selected to be on the order of s microseconds.

【0047】以下、本実施例の、正常モードにおける逆
極性電圧パルスの繰り返し発生の様子を説明する。
Hereinafter, a description will be given of how the opposite polarity voltage pulse is repeatedly generated in the normal mode according to the present embodiment.

【0048】周波数選択器4で設定された周波数で発振
回路6が原振の発振を行い、該原振に従って(原振の周
期の整数倍の時間おきに)パルス発生回路7がパルス信
号を発生し、該パルス信号がパルス駆動回路8によりス
イッチング素子23へ送られる。スイッチング素子23
は、該パルス信号の入力によりONし、上記Trの2倍
の時間後(上記自由振動の周期後)OFFする。パルス
発生回路7より発生するパルス長(パルス持続時間)は
上記の時間間隔(Tr×2)だけスイッチング素子23
がONになるように設定されている。
The oscillation circuit 6 oscillates the original oscillation at the frequency set by the frequency selector 4, and the pulse generation circuit 7 generates a pulse signal according to the original oscillation (at intervals of an integral multiple of the period of the original oscillation). Then, the pulse signal is sent to the switching element 23 by the pulse drive circuit 8. Switching element 23
Is turned on by the input of the pulse signal, and turned off after twice the time of the Tr (after the period of the free vibration). The pulse length (pulse duration) generated by the pulse generation circuit 7 is the switching element 23 for the above time interval (Tr × 2).
Is set to be ON.

【0049】正常モードにおいては、パルス発生回路7
は比較回路5からの信号の影響を受けずに上記のスイッ
チング素子駆動のためのパルス発生動作を繰り返してお
り、したがって、正常モードにおいては、周波数選択器
4に設定された周波数の整数倍おきに、大きさVrの逆
極性電圧パルスが負荷26に繰り返し印加され続ける。
In the normal mode, the pulse generation circuit 7
Repeats the above-described pulse generating operation for driving the switching element without being affected by the signal from the comparison circuit 5. Therefore, in the normal mode, the pulse generation operation is performed every integer multiple of the frequency set in the frequency selector 4. , The reverse polarity voltage pulse of magnitude Vr is repeatedly applied to the load 26.

【0050】以下、本実施例の、異常モード発生時の負
荷26への逆極性電圧パルスの印加の様子を説明する。
The manner of application of a reverse polarity voltage pulse to the load 26 when an abnormal mode occurs in this embodiment will be described below.

【0051】正常モードでスイッチング素子23のON
・OFF継続中に、異常放電が起こり、負荷26に過電
流が流れると、前記出力電流検出器25の出力信号レベ
ルが前記異常放電電流設定器3の信号レベルより高い異
常モードとなり、比較回路5がパルス発生回路7に異常
モード信号を出力する。
The switching element 23 is turned on in the normal mode.
If an abnormal discharge occurs during the OFF period and an overcurrent flows through the load 26, the output signal level of the output current detector 25 becomes an abnormal mode higher than the signal level of the abnormal discharge current setting unit 3, and the comparison circuit 5 Outputs an abnormal mode signal to the pulse generation circuit 7.

【0052】該異常モード信号を受けたパルス発生回路
7は即座にパルスを発生し、スイッチング素子23をO
Nさせ、前記正常モード時の説明と同様の時間間隔(T
r×2)経過後にOFFさせる。
Upon receiving the abnormal mode signal, the pulse generation circuit 7 immediately generates a pulse and sets the switching element 23 to O
N, and the same time interval (T
r × 2) Turn off after the lapse of time.

【0053】このことにより、異常放電発生等により過
電流が流れた際に、即座にしかも非常に短時間(上記T
r程度のマイクロ秒オーダー)の間に負荷26に対して
Vrの大きさの逆極性電圧をかけることができ、プラズ
マ自身の蓄積エネルギーと直流電源からの供給エネルギ
ーを放出させることができる。
Thus, when an overcurrent flows due to the occurrence of abnormal discharge or the like, immediately and for a very short time (T
A reverse polarity voltage of the magnitude of Vr can be applied to the load 26 during the order of microseconds (r order), and the energy stored in the plasma itself and the energy supplied from the DC power supply can be released.

【0054】逆電圧Vr印加の終了後には、再度負荷2
6への直流電源印加が始まるが、この時に、正常モード
時に負荷26に流れていたのと等しい電流を再度供給で
きるようにするために、直流リアクトル(Ldc)19
には充分大きなインダクタンスを有する直流リアクトル
が用いられている。
After the application of the reverse voltage Vr, the load 2
6 begins to apply DC power to the DC reactor (Ldc) 19 at this time in order to supply again the same current as that flowing to the load 26 in the normal mode.
Uses a DC reactor having a sufficiently large inductance.

【0055】上記実施例の方法により、異常放電発生時
に、負荷26に対して非常な短時間(上記Tr程度マイ
クロ秒オーダー)の間に、逆極性電圧を印加することが
でき、初期に発生した少数派アークが多数派アークに成
長することを阻止することができる。また、正常モード
の運転状態においても負荷26に対して逆極性パルス電
圧を繰り返し印加しており、異常放電を未然に予防する
ことができる。
According to the method of the above embodiment, when an abnormal discharge occurs, a reverse polarity voltage can be applied to the load 26 for a very short time (on the order of microseconds of the above Tr). A minority arc can be prevented from growing into a majority arc. In addition, even in the normal mode of operation, the reverse polarity pulse voltage is repeatedly applied to the load 26, so that abnormal discharge can be prevented.

【0056】[0056]

【発明の効果】請求項1記載の発明によれば、負荷にお
ける異常放電の発生時に、負荷に対して、直ちにしかも
マイクロ秒オーダーの非常な短時間の間に逆極性電圧を
印加することができ、異常放電状態のプラズマ自身の蓄
積エネルギーと、直流電源から供給されるエネルギーを
μs(マイクロ秒)のオーダーで放出させることができ
る。従って異常放電初期に発生した少数派アークが多数
派アークに成長する以前に異常放電を抑制することがで
きる。多数派アークがターゲット及び基板にダメージを
与え、良質な膜の成長を阻害し、膜の精度、品質及び歩
留まり等を低下させるという問題点を解消することがで
きる。
According to the first aspect of the present invention, when an abnormal discharge occurs in a load, a reverse polarity voltage can be applied to the load immediately and within a very short time on the order of microseconds. In addition, the stored energy of the plasma itself in the abnormal discharge state and the energy supplied from the DC power supply can be released in the order of μs (microsecond). Therefore, the abnormal discharge can be suppressed before the minority arc generated at the beginning of the abnormal discharge grows into the majority arc. The problem that the majority arc damages the target and the substrate, hinders the growth of a high-quality film, and reduces the accuracy, quality, yield, and the like of the film can be solved.

【0057】なお、本発明では共振回路を利用している
ため、スイッチング素子のスイッチング損失はほとんど
なく、スイッチング周波数を高く設定することができ
る。
Since the resonance circuit is used in the present invention, there is almost no switching loss of the switching element, and the switching frequency can be set high.

【0058】請求項2記載の発明によれば、請求項1記
載の成膜装置用異常放電抑制装置において、異常放電発
生前に負荷に流れていた電流と同等の電流を、上記異常
放電抑制後に直ちに負荷に供給することができる。
According to the second aspect of the present invention, in the abnormal discharge suppressing apparatus for a film forming apparatus according to the first aspect, a current equivalent to the current flowing to the load before the occurrence of the abnormal discharge is reduced after the abnormal discharge is suppressed. Can be supplied immediately to the load.

【0059】請求項3記載の発明によれば、請求項1ま
たは請求項2記載の成膜装置用異常放電抑制装置におい
て、負荷の正常時においても該負荷に対し上記逆極性電
圧パルスの印加を繰り返し行うので、異常放電の発生を
未然に防止できる。
According to the third aspect of the present invention, in the abnormal discharge suppressing apparatus for a film forming apparatus according to the first or second aspect, the reverse polarity voltage pulse is applied to the load even when the load is normal. Since the repetition is performed, occurrence of abnormal discharge can be prevented.

【0060】上記のように、良好なマイクロ秒オーダー
の逆極性電圧パルスの発生が実現できるので、高速なア
ーク遮断機能が不可欠となる、光学膜、耐磨耗膜、及び
透明伝導膜等に使用されるプラズマ直流スパッタ処理等
に幅広く適用することができる。
As described above, since it is possible to generate a good reverse polarity voltage pulse on the order of microseconds, it is used for an optical film, an abrasion resistant film, a transparent conductive film, etc., for which a high-speed arc cutoff function is indispensable. It can be widely applied to the plasma DC sputtering process and the like to be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る成膜装置用異常放電抑制装置の実
施例を成膜装置に適用した電気回路である。
FIG. 1 is an electric circuit in which an embodiment of an abnormal discharge suppressing apparatus for a film forming apparatus according to the present invention is applied to a film forming apparatus.

【図2】従来の成膜用電源回路及び異常放電抑制機構の
回路図である。
FIG. 2 is a circuit diagram of a conventional power supply circuit for film formation and an abnormal discharge suppressing mechanism.

【図3】実施例における、異常モード発生後のコンデン
サ(C)20及び負荷26の電圧変化の概略のタイムチ
ャートである。
FIG. 3 is a schematic time chart of voltage changes of a capacitor (C) 20 and a load 26 after occurrence of an abnormal mode in the embodiment.

【符号の説明】[Explanation of symbols]

1 成膜装置用異常放電抑制装置 19 直流リアクトル(Ldc) 20 コンデンサ(C) 21 リアクトル(L1) 22 リアクトル(L2) 23 スイッチング素子 26 負荷 40 高周波共振回路 DESCRIPTION OF SYMBOLS 1 Abnormal discharge suppression apparatus for film forming apparatus 19 DC reactor (Ldc) 20 Capacitor (C) 21 Reactor (L1) 22 Reactor (L2) 23 Switching element 26 Load 40 High frequency resonance circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 リアクトル、コンデンサ、及びスイッチ
素子からなる高周波共振回路と、この高周波共振回路か
ら負荷に供給される電力の出力値に基づいて該負荷にお
ける異常放電の発生を検出する異常放電検出回路と、前
記高周波共振回路における共振周期に基づいて前記スイ
ッチ素子の駆動周期を設定する駆動周期設定回路と、こ
の駆動周期設定回路により設定される駆動周期に基づい
て前記スイッチ素子をON/OFF駆動するする駆動回
路と、を備え、 前記異常放電検出回路により異常放電が検出された時
に、前記駆動周期設定回路により設定される駆動周期に
基づいて前記駆動回路により前記スイッチ素子を1周期
のみON動作させ、前記高周波共振回路が1周期のみの
共振動作を行うことにより前記負荷に逆極性電圧パルス
を印加して、前記異常放電を前記1周期の短時間で抑制
することを特徴とする成膜装置用異常放電抑制装置。
A high-frequency resonance circuit including a reactor, a capacitor, and a switch element, and an abnormal discharge detection circuit that detects occurrence of abnormal discharge in the load based on an output value of power supplied from the high-frequency resonance circuit to the load. A drive cycle setting circuit for setting a drive cycle of the switch element based on a resonance cycle in the high frequency resonance circuit; and driving the switch element on / off based on a drive cycle set by the drive cycle setting circuit. A drive circuit that performs ON operation of the switch element by the drive circuit for one cycle based on a drive cycle set by the drive cycle setting circuit when an abnormal discharge is detected by the abnormal discharge detection circuit. The high frequency resonance circuit performs a resonance operation of only one cycle, thereby impressing a reverse polarity voltage pulse on the load. To, the abnormal discharge anomaly film forming apparatus which comprises suppressing a short time of the one cycle discharge suppression device.
JP7028299A 1995-02-16 1995-02-16 Abnormal discharge suppression device for film forming equipment Expired - Lifetime JP2733454B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7028299A JP2733454B2 (en) 1995-02-16 1995-02-16 Abnormal discharge suppression device for film forming equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7028299A JP2733454B2 (en) 1995-02-16 1995-02-16 Abnormal discharge suppression device for film forming equipment

Publications (2)

Publication Number Publication Date
JPH08222398A JPH08222398A (en) 1996-08-30
JP2733454B2 true JP2733454B2 (en) 1998-03-30

Family

ID=12244744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7028299A Expired - Lifetime JP2733454B2 (en) 1995-02-16 1995-02-16 Abnormal discharge suppression device for film forming equipment

Country Status (1)

Country Link
JP (1) JP2733454B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169162B2 (en) 2008-03-26 2012-05-01 Kyosan Electric Mfg. Co., Ltd. Abnormal discharge suppressing device for vacuum apparatus
US9147555B2 (en) 2010-07-20 2015-09-29 Trumpf Huettinger Gmbh + Co. Kg Arc extinction arrangement and method for extinguishing arcs

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029602A (en) * 1997-04-22 2000-02-29 Applied Materials, Inc. Apparatus and method for efficient and compact remote microwave plasma generation
JP4120974B2 (en) 1997-06-17 2008-07-16 キヤノンアネルバ株式会社 Thin film manufacturing method and thin film manufacturing apparatus
DE19949394A1 (en) * 1999-10-13 2001-04-19 Balzers Process Systems Gmbh Electrical supply unit and method for reducing sparking during sputtering
US6967305B2 (en) * 2003-08-18 2005-11-22 Mks Instruments, Inc. Control of plasma transitions in sputter processing systems
DE102004015090A1 (en) 2004-03-25 2005-11-03 Hüttinger Elektronik Gmbh + Co. Kg Arc discharge detection device
US6943317B1 (en) * 2004-07-02 2005-09-13 Advanced Energy Industries, Inc. Apparatus and method for fast arc extinction with early shunting of arc current in plasma
EP1801946B1 (en) 2005-12-22 2009-01-21 HÜTTINGER Elektronik GmbH + Co. KG Method and device of arc detection in a plasma process
JP4621177B2 (en) * 2006-08-10 2011-01-26 日本リライアンス株式会社 Arc discharge suppression apparatus and method
DE502006005363D1 (en) 2006-11-23 2009-12-24 Huettinger Elektronik Gmbh A method of detecting an arc discharge in a plasma process and arc discharge detection device
US7795817B2 (en) 2006-11-24 2010-09-14 Huettinger Elektronik Gmbh + Co. Kg Controlled plasma power supply
EP1928009B1 (en) 2006-11-28 2013-04-10 HÜTTINGER Elektronik GmbH + Co. KG Arc detection system, plasma power supply and arc detection method
DE502006009308D1 (en) 2006-12-14 2011-05-26 Huettinger Elektronik Gmbh Arc discharge detector, plasma power supply and method of detecting arc discharges
ATE493749T1 (en) 2007-03-08 2011-01-15 Huettinger Elektronik Gmbh METHOD AND DEVICE FOR SUPPRESSING ARC DISCHARGES DURING OPERATING A PLASMA PROCESS
EP1995818A1 (en) 2007-05-12 2008-11-26 Huettinger Electronic Sp. z o. o Circuit and method for reducing electrical energy stored in a lead inductance for fast extinction of plasma arcs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169162B2 (en) 2008-03-26 2012-05-01 Kyosan Electric Mfg. Co., Ltd. Abnormal discharge suppressing device for vacuum apparatus
US9147555B2 (en) 2010-07-20 2015-09-29 Trumpf Huettinger Gmbh + Co. Kg Arc extinction arrangement and method for extinguishing arcs

Also Published As

Publication number Publication date
JPH08222398A (en) 1996-08-30

Similar Documents

Publication Publication Date Title
JP2733454B2 (en) Abnormal discharge suppression device for film forming equipment
US6967305B2 (en) Control of plasma transitions in sputter processing systems
JP2695362B2 (en) Method and apparatus for coating a substrate
KR100938361B1 (en) System and apparatus for control of sputter deposition process
JP2007143338A (en) Ac power supply device and arc suppression method therein
US7695599B2 (en) Discharging power source, sputtering power source, and sputtering device
US20080149606A1 (en) Arc start control method in consumable electrode arc welding
KR100341376B1 (en) Power supply circuit and plasma processing method for driving cathode in plasma processing chamber
JPH09170079A (en) Sputtering method and device
JP2972227B2 (en) Plasma processing method and apparatus
JP3191135B2 (en) Arc interruption method and apparatus in DC glow discharge treatment apparatus
JP4101554B2 (en) Sputtering apparatus and method
JPH1046324A (en) Arc ion plating apparatus
JPH08311647A (en) Abnormal discharge quenching device for vacuum equipment
JP3063761B2 (en) Plasma processing method and apparatus
JP2836072B2 (en) Sputtering equipment
EP3685949B1 (en) Arc welding control method
JP2008183588A (en) Pulsed arc welding control method
US6740843B2 (en) Method and apparatus for automatically re-igniting vacuum arc plasma source
JPH08277468A (en) Dc power source of vacuum device
KR100584168B1 (en) Power supplying device and method for plasma processing
JPH11229138A (en) Sputtering device
JP3044361B2 (en) Glow discharge treatment method and apparatus
JPH08302466A (en) Abnormal discharge suppressing and annihilating device of vacuum apparatus
JP2006175453A (en) Control method for arc length of pulse arc welding

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 16

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term