JP2725664B2 - Wiring board pin mounting method - Google Patents
Wiring board pin mounting methodInfo
- Publication number
- JP2725664B2 JP2725664B2 JP8002068A JP206896A JP2725664B2 JP 2725664 B2 JP2725664 B2 JP 2725664B2 JP 8002068 A JP8002068 A JP 8002068A JP 206896 A JP206896 A JP 206896A JP 2725664 B2 JP2725664 B2 JP 2725664B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- organic resin
- wiring board
- resin sheet
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】本発明は、電子部品の組立方
法に関し、特に、配線基板の一面に設けられたパッドに
ピンを取り付けるための方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for assembling electronic components, and more particularly to a method for attaching pins to pads provided on one surface of a wiring board.
【0001】[0001]
【従来の技術】セラミック基板は、集積回路などの電子
部品搭載用基板として広く用いられている。そして、セ
ラミック基板の内部配線と外部回路とを接続する構造の
1つとして、セラミック基板に立設されたピンが知られ
ている。セラミック基板上に搭載される部品の高集積化
に伴い、ピン間隔の微細化が求められている。2. Description of the Related Art Ceramic substrates are widely used as substrates for mounting electronic components such as integrated circuits. As one of the structures for connecting the internal wiring of the ceramic substrate and the external circuit, a pin standing on the ceramic substrate is known. With the high integration of components mounted on a ceramic substrate, finer pin intervals are required.
【0002】図8を参照すると、従来のピン取付方法で
は、セラミック基板21の下面に設けられたピン接続用
パッド22に、ハンダ20によりピン27がロウ付けさ
れる。ロウ付時には、治具により、ピン27が対応する
ピン接続用パッド22上に位置づけられる。Referring to FIG. 8, in a conventional pin mounting method, a pin 27 is soldered to a pin connecting pad 22 provided on a lower surface of a ceramic substrate 21 by solder 20. At the time of brazing, the jig positions the pin 27 on the corresponding pin connection pad 22.
【0003】[0003]
【発明が解決しようとする課題】このような従来の方法
では、セラミック基板21の破壊を生じやすいという問
題点があった。ピン27接続部分のセラミックに、残留
熱応力が発生するのが、この破壊の原因である。残留熱
応力は、ピン27、ハンダ20、および、セラミック基
板21の間で、熱膨張率の大きさに差があるために発生
する。In such a conventional method, there is a problem that the ceramic substrate 21 is easily broken. The occurrence of residual thermal stress in the ceramic at the connection portion of the pin 27 is the cause of this destruction. Residual thermal stress is generated due to a difference in thermal expansion coefficient between the pin 27, the solder 20, and the ceramic substrate 21.
【0004】このような従来技術の問題点に鑑み、本発
明の目的は、セラミック基板の信頼性を損なわないセラ
ミック基板にピンを接続するための方法を提供すること
にある。より具体的には、セラミック基板に残留熱応力
を発生させないピン接続方法を提供する。[0004] In view of such problems of the prior art, an object of the present invention is to provide a method for connecting pins to a ceramic substrate which does not impair the reliability of the ceramic substrate. More specifically, a pin connection method that does not generate residual thermal stress on a ceramic substrate is provided.
【0005】[0005]
【課題を解決するための手段】本発明の配線基板のピン
取付方法は、前記配線基板の第1の面にパッドを形成す
る第1のステップと、本体とこの本体よりも大きな頭部
とを有するピンを用意する第2のステップと、有機樹脂
シートを用意し、この有機樹脂シートに前記ピンの前記
本体は通るが前記頭部は通らない大きさの貫通穴を穿孔
する第3のステップと、前記有機樹脂シートの前記貫通
穴に前記ピンを挿入する第3のステップと、前記ピンの
頭部が前記配線基板の前記パッドと向かい合うように、
前記配線基板と前記有機樹脂シートとを位置づけ、前記
有機樹脂シートを前記配線基板に熱圧着する第4のステ
ップとを含む。According to the present invention, there is provided a method of attaching pins to a wiring board, comprising the steps of: forming a pad on a first surface of the wiring board; and forming a main body and a head larger than the main body. A second step of preparing a pin having, and a third step of preparing an organic resin sheet, and perforating a through hole having a size through which the main body of the pin passes but does not pass through the head in the organic resin sheet. A third step of inserting the pins into the through-holes of the organic resin sheet, such that the heads of the pins face the pads of the wiring board,
A fourth step of positioning the wiring board and the organic resin sheet and thermocompression bonding the organic resin sheet to the wiring board.
【0006】前記第1のステップにおいて、前記配線基
板の前記第1の面に前記パッドを被覆しない有機樹脂層
が設けられ、前記第4のステップにおいて前記有機樹脂
シートが前記配線基板の前記有機樹脂層に熱圧着されて
も良い。In the first step, an organic resin layer that does not cover the pads is provided on the first surface of the wiring board, and in the fourth step, the organic resin sheet is formed of the organic resin layer of the wiring board. It may be thermocompression bonded to the layer.
【0007】前記有機樹脂シートの前記貫通孔が前記ピ
ンの頭部を収容する形状に形成されても良い。さらに、
前記有機樹脂シートの前記貫通孔に前記ピンが収容され
たとき、前記ピンの前記頭部の上面が前記有機樹脂シー
トの上面と略一致するように、前記貫通孔を成形しても
良い。[0007] The through hole of the organic resin sheet may be formed in a shape to accommodate a head of the pin. further,
The through-hole may be formed such that when the pin is accommodated in the through-hole of the organic resin sheet, the upper surface of the head of the pin substantially coincides with the upper surface of the organic resin sheet.
【0008】前記第4のステップにおいて、前記ピンの
本体を収容するための凹部を有する治具が用意され、こ
の凹部に前記ピン本体が収容されるように前記有機樹脂
シートが前記治具上に載置されても良い。In the fourth step, a jig having a concave portion for accommodating the main body of the pin is prepared, and the organic resin sheet is placed on the jig so that the pin main body is accommodated in the concave portion. It may be placed.
【0009】前記配線基板がセラミック配線基板であっ
ても良い。前記有機樹脂シートがポリイミドを含んでも
良い。さらに、前記有機樹脂層がポリイミドを含んでも
良い。[0009] The wiring substrate may be a ceramic wiring substrate. The organic resin sheet may include polyimide. Further, the organic resin layer may include polyimide.
【0010】ハンダを用いないので、ハンダとピンの間
の熱膨張率差やハンダと配線基板間の熱膨張率差による
残留熱応力が低減される。[0010] Since no solder is used, residual thermal stress due to the difference between the coefficients of thermal expansion between the solder and the pins and between the solder and the wiring board is reduced.
【0011】ピンがピン接続用パッドに固着されないの
で、ピンとパッドの間に熱膨張率差があっても、ピンと
パッドの間にストレスが発生しない。Since the pins are not fixed to the pin connection pads, stress does not occur between the pins and the pads even if there is a difference in the coefficient of thermal expansion between the pins and the pads.
【0012】[0012]
【発明の実施の形態】次に、本発明の実施例につき、図
面を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings.
【0013】図1を参照すると、第1のステップにおい
て、セラミック基板1が用意される。Referring to FIG. 1, in a first step, a ceramic substrate 1 is prepared.
【0014】セラミック基板1は一辺約100mmの正
方形である。セラミック基板1の厚さは、約2mmであ
る。セラミック基板1の主材料は、アルミナである。セ
ラミック基板1は約30枚のグリーンシートを積層し、
これらグリーンシートを焼成することにより製造され
る。セラミック基板1内部には、導電材料により複数の
配線層が形成されている。セラミック基板1内のスルー
ホールはタングステンで形成され、直径約0.35mm
である。The ceramic substrate 1 is a square having a side of about 100 mm. The thickness of the ceramic substrate 1 is about 2 mm. The main material of the ceramic substrate 1 is alumina. The ceramic substrate 1 is formed by laminating about 30 green sheets,
It is manufactured by firing these green sheets. A plurality of wiring layers are formed of a conductive material inside the ceramic substrate 1. The through hole in the ceramic substrate 1 is formed of tungsten and has a diameter of about 0.35 mm.
It is.
【0015】セラミック基板1の下面には、約2000
個のピン接続用パッド2が形成されている。ピン接続用
パッド2は、ピッチ約1.8mmの格子状に配置されて
いる。パッド2の直径は、約1.2mmである。パッド
2は、タングステンで形成され、表面には金メッキが施
されている。On the lower surface of the ceramic substrate 1, about 2000
The plurality of pin connection pads 2 are formed. The pin connection pads 2 are arranged in a lattice with a pitch of about 1.8 mm. The diameter of the pad 2 is about 1.2 mm. The pad 2 is formed of tungsten, and its surface is plated with gold.
【0016】セラミック基板1上面には、電子部品搭載
用パッド3が設けられている。電子部品搭載用パッド3
は、電子部品の外部端子に対応した位置に配置されてい
る。An electronic component mounting pad 3 is provided on the upper surface of the ceramic substrate 1. Electronic component mounting pad 3
Are arranged at positions corresponding to the external terminals of the electronic component.
【0017】図2を参照すると、第2のステップにおい
て、セラミック基板1の下面にポリイミド層4が形成さ
れる。ポリイミド層4の厚さは、約0.01mmであ
る。ピン接続用パッド2上からは、ポリイミド層4は除
去されている。このため、ピン接続用パッド2はポリイ
ミド層4に被覆されることなく、露出している。Referring to FIG. 2, in a second step, a polyimide layer 4 is formed on the lower surface of the ceramic substrate 1. The thickness of the polyimide layer 4 is about 0.01 mm. The polyimide layer 4 has been removed from above the pad 2 for pin connection. Therefore, the pin connection pads 2 are exposed without being covered by the polyimide layer 4.
【0018】ポリイミド層4は3つの工程により形成さ
れる。第1の工程において、ポリイミド前駆体ワニスが
セラミック基板1下面に塗布・乾燥される。第2の工程
において、ポリイミド前駆体ワニスを露光および現像す
ることにより、ピン接続用パッド2上のからポリイミド
前駆体ワニスが除去される。第3の工程において、キュ
アが行われ、ポリイミド前駆体ワニスが熱硬化される。
これにより、ポリイミド層4が形成される。The polyimide layer 4 is formed by three steps. In the first step, a polyimide precursor varnish is applied to the lower surface of the ceramic substrate 1 and dried. In the second step, the polyimide precursor varnish is removed from above the pin connection pad 2 by exposing and developing the polyimide precursor varnish. In the third step, curing is performed and the polyimide precursor varnish is thermally cured.
Thereby, the polyimide layer 4 is formed.
【0019】図3を参照すると、第3のステップにおい
て、ポリイミドシート5が用意される。ポリイミドシー
ト5の大きさは、セラミック基板1よりもやや小さいこ
とが好ましい。本実施例では、ポリイミドシート5は一
辺約90mmの正方形である。ポリイミドシート5は、
約0.1mmの一様な厚さを有する。Referring to FIG. 3, in a third step, a polyimide sheet 5 is prepared. The size of the polyimide sheet 5 is preferably slightly smaller than that of the ceramic substrate 1. In this embodiment, the polyimide sheet 5 is a square having a side of about 90 mm. The polyimide sheet 5
It has a uniform thickness of about 0.1 mm.
【0020】図4を参照すると、ポリイミドシート5に
穴6が穿孔される。穴6の直径は、上面において約1.
2mm、下面において約0.35mmである。穴6は、
ピン接続用パッド2に対応する位置に設けられる。後に
説明するピン7の頭部に合わせて、穴6の断面形状は傾
斜を有するように加工される。穴6は、レーザー加工に
より穿孔される。穴6のテーパは、テーパ形成用の集光
レンズを使用することにより、形成できる。Referring to FIG. 4, holes 6 are drilled in the polyimide sheet 5. The diameter of the hole 6 is about 1.
2 mm and about 0.35 mm on the lower surface. Hole 6
It is provided at a position corresponding to the pad 2 for pin connection. The sectional shape of the hole 6 is machined so as to have an inclination in accordance with the head of the pin 7 described later. The hole 6 is drilled by laser processing. The taper of the hole 6 can be formed by using a condensing lens for forming the taper.
【0021】図5を参照すると、第5のステップにおい
て、穴6にピン7が挿入される。ピン7の頭部はテーパ
を有している。テーパを有する頭部を用いると、セラミ
ック基板1のストレスを効果的に低減できる。ピン7の
頭部の直径は約1mmである。ピン7の本体の直径は約
0.35mmである。このピン7頭部が穴6に収容され
ることにより、ピン7はポリイミドシート5に保持され
る。ピン7の頭部が穴6に収容されたとき、ピン7の頭
部上面はポリイミドシート5の上面とほぼ一致する。ピ
ン7は、セラミック基板1とほぼ同じ熱膨張率を有する
金属から形成される。具体的には、金メッキされたコバ
ールが好ましい。Referring to FIG. 5, a pin 7 is inserted into the hole 6 in a fifth step. The head of the pin 7 has a taper. When a head having a taper is used, the stress of the ceramic substrate 1 can be effectively reduced. The diameter of the head of the pin 7 is about 1 mm. The diameter of the body of the pin 7 is about 0.35 mm. The pins 7 are held in the polyimide sheet 5 by the heads of the pins 7 being housed in the holes 6. When the head of the pin 7 is received in the hole 6, the upper surface of the head of the pin 7 substantially coincides with the upper surface of the polyimide sheet 5. The pins 7 are formed of a metal having substantially the same coefficient of thermal expansion as the ceramic substrate 1. Specifically, gold-plated Kovar is preferable.
【0022】図6を参照すると、第6のステップにおい
て、下金型9が用意される。下金型9の各ピン7に対応
する位置には、ピン7の下部を収容するための凹部10
が設けられている。Referring to FIG. 6, in a sixth step, lower mold 9 is prepared. At a position corresponding to each pin 7 of the lower mold 9, a recess 10
Is provided.
【0023】第7のステップにおいて、下金型9の上に
ポリイミドシート5が載置される。このときピン7の下
部は、下金型9の凹部10に収容される。In a seventh step, the polyimide sheet 5 is placed on the lower mold 9. At this time, the lower part of the pin 7 is housed in the recess 10 of the lower mold 9.
【0024】第8のステップにおいて、各ピン7が対応
するピン接続用パッド2の直下に位置するように、下金
型9が位置づけられる。In the eighth step, the lower mold 9 is positioned so that each pin 7 is located immediately below the corresponding pin connection pad 2.
【0025】第9のステップにおいて、セラミック基板
1とポリイミドシート5とが、上金型8と下金型9の間
に挟み込まれ、熱圧着される。このとき、加熱温度を、
ポリイミド樹脂のガラス転移点以上に設定すると、非常
に強固な接着ができる。具体的には、温度約350度、
圧力15kg/平方cmの条件で、熱圧着が行われる。In the ninth step, the ceramic substrate 1 and the polyimide sheet 5 are sandwiched between the upper die 8 and the lower die 9 and are thermocompression-bonded. At this time, the heating temperature is
When the temperature is set to be equal to or higher than the glass transition point of the polyimide resin, very strong adhesion can be obtained. Specifically, the temperature is about 350 degrees,
Thermocompression bonding is performed under the condition of a pressure of 15 kg / cm 2.
【0026】熱圧着時、ポリイミド層4とポリイミドシ
ート5間の気泡の混入をさけなければならない。気泡が
混入すると、ポリイミド層4とポリイミドシート5の接
着信頼性、および、ピン接続用パッド2とピン7の接触
信頼性が損なわれるためである。このため、熱圧着は1
0-2torr程度の真空状態で実行される。具体的に
は、オートクレブ型真空プレス装置が用いられる。加圧
気体として、窒素が用いられる。At the time of thermocompression bonding, air bubbles between the polyimide layer 4 and the polyimide sheet 5 must be avoided. This is because if air bubbles are mixed, the adhesion reliability between the polyimide layer 4 and the polyimide sheet 5 and the contact reliability between the pin connection pad 2 and the pin 7 are impaired. Therefore, thermocompression bonding is 1
It is performed in a vacuum state of about 0-2 torr. Specifically, an autoclave type vacuum press is used. Nitrogen is used as the pressurized gas.
【0027】図7を参照すると、第10のステップにお
いて、上金型8および下金型9が除去される。熱圧着に
より、ポリイミド層4とポリイミドシート5とが一体と
なり、ポリイミド層11が形成される。これにより、ピ
ン7がピン接続用パッド2に接触接続される。ピン7が
ピン接続用パッド2に固着されない。このため、ピン7
とピン接続用パッド2の熱膨張率が異なっても、ピン接
続用パッド2とピン7の間にストレスが発生することは
ない。Referring to FIG. 7, in a tenth step, upper mold 8 and lower mold 9 are removed. By thermocompression bonding, the polyimide layer 4 and the polyimide sheet 5 are integrated, and the polyimide layer 11 is formed. Thus, the pin 7 is connected to the pin connection pad 2 by contact. The pin 7 is not fixed to the pad 2 for pin connection. Therefore, the pin 7
Even if the coefficient of thermal expansion of the pin connection pad 2 differs from that of the pin connection pad 2, stress does not occur between the pin connection pad 2 and the pin 7.
【0028】なお、接着に使用する樹脂材料と基板材料
の熱膨張率は、できる限り等しいことが望ましい。これ
らの材料の間で大きな熱膨張率差があると、熱圧着時に
発生する応力が増加し、接着信頼性が損なわれる。It is desirable that the resin material used for bonding and the substrate material have the same coefficient of thermal expansion as much as possible. If there is a large difference in the coefficient of thermal expansion between these materials, the stress generated at the time of thermocompression bonding increases, and the bonding reliability is impaired.
【0029】次に、本発明の他の実施態様について説明
する。Next, another embodiment of the present invention will be described.
【0030】本実施例では、接着面の有機樹脂にポリイ
ミドを用いたが、本発明の適用範囲はこれに限定される
ものではない。例えば、溶融熱硬化型のマレイド樹脂や
溶融型フッ素系フィルムなども使用可能である。溶融型
フッ素系フィルムの一例は、フッ化エチレンとパーフル
オロアルキルオロビニルエーテルの共重合体である。In this embodiment, polyimide is used as the organic resin on the bonding surface, but the scope of the present invention is not limited to this. For example, a melt-thermosetting maleide resin or a melt-type fluorine-based film can be used. One example of the melt-type fluorine-based film is a copolymer of ethylene fluoride and perfluoroalkylolovinyl ether.
【0031】また、本実施例では配線基板として、アル
ミナセラミック基板を用いたが、本発明の適用範囲はこ
れに限定されるものではない。例えば、ポリイミド基板
などの有機樹脂成形基板やガラスセラミック基板などに
も適用できる。In this embodiment, an alumina ceramic substrate is used as the wiring substrate, but the scope of the present invention is not limited to this. For example, the present invention can be applied to an organic resin molded substrate such as a polyimide substrate or a glass ceramic substrate.
【0032】[0032]
【発明の効果】ハンダを用いないので、ハンダとピンの
間の熱膨張率差やハンダと配線基板間の熱膨張率差によ
る残留熱応力が低減される。Since no solder is used, the residual thermal stress due to the difference in the coefficient of thermal expansion between the solder and the pin and the difference in the coefficient of thermal expansion between the solder and the wiring board is reduced.
【0033】ピンがピン接続用パッドに固着されないの
で、ピンとパッドの間に熱膨張率差があっても、ピンと
パッドの間にストレスが発生しない。Since the pins are not fixed to the pin connection pads, no stress is generated between the pins and the pads even if there is a difference in the coefficient of thermal expansion between the pins and the pads.
【図1】 本発明の一実施例の第1のステップを示す
図。FIG. 1 is a diagram showing a first step of an embodiment of the present invention.
【図2】 本発明の一実施例の第2のステップを示す
図。FIG. 2 is a diagram showing a second step of the embodiment of the present invention.
【図3】 本発明の一実施例の第3のステップを示す
図。FIG. 3 is a diagram showing a third step of the embodiment of the present invention.
【図4】 本発明の一実施例の第4のステップを示す
図。FIG. 4 is a view showing a fourth step of the embodiment of the present invention.
【図5】 本発明の一実施例の第5のステップを示す
図。FIG. 5 is a diagram showing a fifth step of the embodiment of the present invention.
【図6】 本発明の一実施例の第6〜第9のステップを
示す図。FIG. 6 is a view showing sixth to ninth steps of one embodiment of the present invention.
【図7】 本発明の一実施例の第10のステップを示す
図。FIG. 7 is a view showing a tenth step of the embodiment of the present invention.
【図8】 従来の接続方法による、セラミック基板21
とピン27の間の接続構造を示す図。FIG. 8 shows a ceramic substrate 21 according to a conventional connection method.
FIG. 4 is a diagram showing a connection structure between a pin and a pin 27;
1 セラミック基板 2 ピン接続用パッド 3 電子部品搭載用パッド 4 ポリイミド層 5 ポリイミドシート 6 穴 7 ピン 8 上金型 9 下金型 10 凹部1 11 ポリイミド層 20 ハンダ 21 セラミック基板 22 ピン接続用パッド 23 電子部品搭載用パッド 27 ピン DESCRIPTION OF SYMBOLS 1 Ceramic board 2 Pin connection pad 3 Electronic component mounting pad 4 Polyimide layer 5 Polyimide sheet 6 Hole 7 Pin 8 Upper die 9 Lower die 10 Depression 1 11 Polyimide layer 20 Solder 21 Ceramic substrate 22 Pin connection pad 23 Electronics Component mounting pad 27 pins
Claims (8)
ップと、 本体とこの本体よりも大きな頭部とを有するピンを用意
する第2のステップと、 有機樹脂シートを用意し、この有機樹脂シートに前記ピ
ンの前記本体は通るが前記頭部は通らない大きさの貫通
穴を穿孔する第3のステップと、 前記有機樹脂シートの前記貫通穴に前記ピンを挿入する
第3のステップと、 前記ピンの頭部が前記配線基板の前記パッドと向かい合
うように、前記配線基板と前記有機樹脂シートとを位置
づけ、前記有機樹脂シートを前記配線基板に熱圧着する
第4のステップとを含むことを特徴とする配線基板のピ
ン取付方法。1. A method for attaching pins to a wiring board, comprising: a first step of forming pads on a first surface of the wiring board; and a second step of preparing a pin having a main body and a head larger than the main body. And a third step of preparing an organic resin sheet, and perforating a through hole having a size that allows the main body of the pin to pass through the organic resin sheet but does not allow the head to pass therethrough; A third step of inserting the pin into the through-hole; positioning the wiring board and the organic resin sheet so that the head of the pin faces the pad of the wiring board; And a fourth step of thermocompression bonding to the board.
基板の前記第1の面に前記パッドを被覆しない有機樹脂
層が設けられ、 前記第4のステップにおいて前記有機樹脂シートが前記
配線基板の前記有機樹脂層に熱圧着されることを特徴と
する請求項1記載の配線基板のピン取付方法。2. In the first step, an organic resin layer that does not cover the pad is provided on the first surface of the wiring board, and in the fourth step, the organic resin sheet is provided on the first surface of the wiring board. 2. The method according to claim 1, wherein the pin is thermocompression-bonded to the organic resin layer.
ピンの頭部を収容する形状に形成されていることを特徴
とした請求項1記載の配線基板のピン取付方法。3. The method according to claim 1, wherein the through hole of the organic resin sheet is formed in a shape to accommodate a head of the pin.
ピンが収容されたとき、前記ピンの前記頭部の上面が前
記有機樹脂シートの上面と略一致することを特徴とする
請求項3記載の配線基板のピン取付方法。4. The organic resin sheet according to claim 3, wherein when the pin is accommodated in the through hole of the organic resin sheet, an upper surface of the head of the pin substantially coincides with an upper surface of the organic resin sheet. Pin mounting method of wiring board.
の本体を収容するための凹部を有する治具が用意され、
この凹部に前記ピン本体が収容されるように前記有機樹
脂シートが前記治具上に載置されることを特徴とする請
求項1記載の配線基板のピン取付方法。5. A jig having a concave portion for accommodating the main body of the pin is provided in the fourth step,
2. The method according to claim 1, wherein the organic resin sheet is placed on the jig such that the pin body is accommodated in the recess.
ることを特徴とする請求項1記載の配線基板のピン取付
方法。6. The method according to claim 1, wherein the wiring board is a ceramic wiring board.
ことを特徴とする請求項1記載の配線基板のピン取付方
法。7. The method according to claim 1, wherein the organic resin sheet contains polyimide.
を特徴とする請求項2記載の配線基板のピン取付方法。8. The method according to claim 2, wherein the organic resin layer contains polyimide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8002068A JP2725664B2 (en) | 1996-01-10 | 1996-01-10 | Wiring board pin mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8002068A JP2725664B2 (en) | 1996-01-10 | 1996-01-10 | Wiring board pin mounting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09191172A JPH09191172A (en) | 1997-07-22 |
JP2725664B2 true JP2725664B2 (en) | 1998-03-11 |
Family
ID=11519037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8002068A Expired - Fee Related JP2725664B2 (en) | 1996-01-10 | 1996-01-10 | Wiring board pin mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2725664B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130076286A (en) * | 2011-12-28 | 2013-07-08 | 삼성전기주식회사 | Printed circuit board and method for manufacturing the same |
CN110572955B (en) * | 2019-09-16 | 2021-08-03 | 中国科学院长春光学精密机械与物理研究所 | Auxiliary installation template and alignment installation method |
-
1996
- 1996-01-10 JP JP8002068A patent/JP2725664B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09191172A (en) | 1997-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
US7777328B2 (en) | Substrate and multilayer circuit board | |
US5336928A (en) | Hermetically sealed packaged electronic system | |
KR100294012B1 (en) | Semiconductor integrated circuit device | |
US4740414A (en) | Ceramic/organic multilayer interconnection board | |
US7192801B2 (en) | Printed circuit board and fabrication method thereof | |
US5943212A (en) | Ceramic circuit board and semiconductor device using same | |
US5412539A (en) | Multichip module with a mandrel-produced interconnecting decal | |
JPH05243481A (en) | Packaged electronic system and airtight packaged electronic system | |
KR19980063339A (en) | Manufacturing Method of Semiconductor Device and Semiconductor Device | |
US4908933A (en) | Method of manufacturing a substrate for mounting electronic components | |
US6800815B1 (en) | Materials and structure for a high reliability bga connection between LTCC and PB boards | |
JP3340350B2 (en) | Thin film multilayer substrate and electronic device | |
US6524889B2 (en) | Method of transcribing a wiring pattern from an original substrate to a substrate with closely matched thermal expansion coefficients between both substrates for dimensional control of the transcribed pattern | |
JP2725664B2 (en) | Wiring board pin mounting method | |
JP2715934B2 (en) | Multilayer printed wiring board device and method of manufacturing the same | |
JP3320932B2 (en) | Chip package mount, circuit board on which chip package is mounted, and method of forming circuit board | |
US7915541B2 (en) | Multilayer interconnection substrate and manufacturing method therefor | |
JPH09298252A (en) | Semiconductor package and semiconductor device using the semiconductor package | |
US6008535A (en) | Method of making a semiconductor diode from laminated ceramic tape | |
JP2570468B2 (en) | Manufacturing method of LSI module | |
EP1035577A1 (en) | Wiring substrate, method of manufacture thereof, and semiconductor device | |
JP2847949B2 (en) | Semiconductor device | |
JPH05259223A (en) | Film carrier tape | |
JPH08236938A (en) | Multilayered copper-glass-ceramic wiring board with input-output pin, manufacture of the board, and structure body for mounting the board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971104 |
|
LAPS | Cancellation because of no payment of annual fees |