JP2723028B2 - Signal output circuit - Google Patents

Signal output circuit

Info

Publication number
JP2723028B2
JP2723028B2 JP5352432A JP35243293A JP2723028B2 JP 2723028 B2 JP2723028 B2 JP 2723028B2 JP 5352432 A JP5352432 A JP 5352432A JP 35243293 A JP35243293 A JP 35243293A JP 2723028 B2 JP2723028 B2 JP 2723028B2
Authority
JP
Japan
Prior art keywords
resistance value
resistance
transmission line
signal
bus transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5352432A
Other languages
Japanese (ja)
Other versions
JPH07202620A (en
Inventor
浩 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5352432A priority Critical patent/JP2723028B2/en
Priority to US08/323,776 priority patent/US5589789A/en
Publication of JPH07202620A publication Critical patent/JPH07202620A/en
Priority to US08/713,840 priority patent/US6040724A/en
Application granted granted Critical
Publication of JP2723028B2 publication Critical patent/JP2723028B2/en
Priority to US09/503,733 priority patent/US6356133B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は信号出力回路に関し、特
にバス伝送路に信号を出力する信号出力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal output circuit, and more particularly to a signal output circuit for outputting a signal to a bus transmission line.

【0002】[0002]

【従来の技術】従来技術の説明の前にバス伝送路の一般
的な構造について、図面を参照して説明する。図3を参
照すると、複数のバス伝送路33がマザーボード30の
上に設けられている。また、マザーボード30上には、
複数のコネクタ31が取り付けられている。コネクタ3
1には基板32が接続される。コネクタ31に接続され
ることにより、基板32内部の回路がバス伝送路33に
接続される。各々の基板32は、バス伝送路33を介し
て信号の授受を行う。
2. Description of the Related Art Prior to the description of the prior art, the general structure of a bus transmission line will be described with reference to the drawings. Referring to FIG. 3, a plurality of bus transmission lines 33 are provided on the motherboard 30. Also, on the motherboard 30,
A plurality of connectors 31 are attached. Connector 3
A substrate 32 is connected to 1. The circuit inside the board 32 is connected to the bus transmission line 33 by being connected to the connector 31. Each board 32 transmits and receives signals via a bus transmission line 33.

【0003】バス伝送路33の特性インピーダンスは、
様々な要因によって変化する。コネクタ31に実装され
る基板32の枚数の変化や製造上の誤差が主な要因であ
る。このうち、基板32の実装枚数による特性インピー
ダンスの変化について、図面を参照して説明する。
The characteristic impedance of the bus transmission line 33 is
It depends on various factors. The main factors are a change in the number of boards 32 mounted on the connector 31 and a manufacturing error. Among them, the change in the characteristic impedance depending on the number of mounted substrates 32 will be described with reference to the drawings.

【0004】図3の構造では、バス伝送路33に接続さ
れる基板32の数は一定していない。例えば、図4
(a)では、両端のコネクタ31のみに基板32が接続
されている。基板32の実装枚数は2枚である。一方、
図4(b)では、全てのコネクタ31に基板32が接続
されている。基板32の実装枚数は7枚である。
In the structure shown in FIG. 3, the number of boards 32 connected to the bus transmission line 33 is not fixed. For example, FIG.
In (a), the board 32 is connected only to the connectors 31 at both ends. The number of mounted substrates 32 is two. on the other hand,
In FIG. 4B, the boards 32 are connected to all the connectors 31. The number of boards 32 to be mounted is seven.

【0005】基板の実装枚数が変化することによって、
バス伝送路33の特性インピーダンスが変化する。この
ことを示すために、図4(a)および(b)の各構造の
特性インピーダンスを近似的に計算する。
When the number of mounted boards changes,
The characteristic impedance of the bus transmission line 33 changes. To show this, the characteristic impedance of each structure in FIGS. 4A and 4B is approximately calculated.

【0006】図3の構造において、コネクタ31の間隔
を1インチ(2.54cm)、基板32が実装されない
場合のバス伝送路33の特性インピーダンスをZ0=7
5Ω、伝搬遅延時間をt=7ns/mとする。このと
き、インダクタンス成分L0およびキャパシタンス成分
C0は、それぞれ、13.5nH/インチおよび2.3
6pF/インチと、それぞれ近似的に計算できる。
In the structure shown in FIG. 3, the distance between the connectors 31 is 1 inch (2.54 cm), and the characteristic impedance of the bus transmission line 33 when the board 32 is not mounted is Z0 = 7.
5Ω, and the propagation delay time is t = 7 ns / m. At this time, the inductance component L0 and the capacitance component C0 are 13.5 nH / inch and 2.3, respectively.
It can be approximately calculated as 6 pF / inch.

【0007】ここで、1枚の基板32について25pF
の容量成分が増加するとする。すると、図4(a)の構
造におけるバス伝送路33の特性インピーダンスZ1は
35.2Ωと計算できる。また、図4(b)の構造にお
けるバス伝送路33の特性インピーダンスZ2は、2
0.5Ωと計算できる。つまり、図4(a)の構造にさ
らに5枚の基板32を実装して図4(b)の構造とした
場合、特性インピーダンスが14.7Ω減少する。
Here, 25 pF for one substrate 32
Is increased. Then, the characteristic impedance Z1 of the bus transmission line 33 in the structure of FIG. 4A can be calculated as 35.2Ω. In addition, the characteristic impedance Z2 of the bus transmission line 33 in the structure of FIG.
It can be calculated as 0.5Ω. That is, when five substrates 32 are further mounted on the structure of FIG. 4A to obtain the structure of FIG. 4B, the characteristic impedance is reduced by 14.7Ω.

【0008】以上では、説明を容易にするため、特性イ
ンピーダンスの変化を近似を用いつつ理論的に計算し
た。しかしながら、現実的には、特性インピーダンスの
変化を事前に予測することは困難である。例えば、基板
32の枚数だけでなく、基板32が実装される場所によ
っても、特性インピーダンスは変化してしまう。
In the above, for easy explanation, the change in the characteristic impedance was theoretically calculated using approximation. However, in reality, it is difficult to predict a change in characteristic impedance in advance. For example, the characteristic impedance changes depending not only on the number of the boards 32 but also on the place where the boards 32 are mounted.

【0009】以上のように、バス伝送路33の特性イン
ピーダンスは様々な要因によって変化する。そして、特
性インピーダンスの変化に伴って、バス伝送路33上を
伝播する信号波形も変化する。
As described above, the characteristic impedance of the bus transmission line 33 changes due to various factors. Then, with the change in the characteristic impedance, the signal waveform propagating on the bus transmission line 33 also changes.

【0010】例えば、パルス波の場合、バス伝送路33
の特性インピーダンスが大きすぎると、パルスの立ち上
がり時間が長くなってしまう。また、特性インピーダン
スが小さすぎると、リンギングが生じる。リンギングと
は、パルスの急激な立ち上がりによって生じる波形の過
渡的な振動である。リンギングは、誤動作の原因とな
る。
For example, in the case of a pulse wave, the bus transmission path 33
Is too large, the rise time of the pulse becomes long. If the characteristic impedance is too small, ringing occurs. Ringing is a transient vibration of a waveform caused by a sudden rise of a pulse. Ringing causes a malfunction.

【0011】ところで、信号を高速に伝播させるために
は、信号を一定の波形に保たなくてはならない。このた
めには、バス伝送路33の特性インピーダンスを一定値
に補正する必要がある。
By the way, in order to propagate a signal at a high speed, the signal must be kept in a constant waveform. For this purpose, it is necessary to correct the characteristic impedance of the bus transmission line 33 to a constant value.

【0012】このような課題を解決するために従来用い
られていた信号出力回路の一例が、図5に示されてい
る。図5を参照すると、信号を出力する出力部11とバ
ス伝送路33の間に、抵抗器51が接続されている。こ
の構造では、抵抗器51の抵抗値を変えることによっ
て、特性インピーダンスを調節し、信号波形を望ましい
ものに整形することができる。抵抗器51は、バス伝送
路33の特性インピーダンスに応じて定められる。
FIG. 5 shows an example of a signal output circuit conventionally used to solve such a problem. Referring to FIG. 5, a resistor 51 is connected between the output unit 11 that outputs a signal and the bus transmission line 33. In this structure, by changing the resistance value of the resistor 51, the characteristic impedance can be adjusted, and the signal waveform can be shaped to a desirable one. The resistor 51 is determined according to the characteristic impedance of the bus transmission line 33.

【0013】[0013]

【発明が解決しようとする課題】「バス伝送路33の特
性インピーダンスの変化」の欄で説明したように、特性
インピーダンスは基板32の実装状況などによって変化
する。したがって、抵抗器51の抵抗値は、バス伝送路
33の状況に応じて、その都度、定められなくてはなら
ない。
As described in the section "Change in characteristic impedance of bus transmission line 33", the characteristic impedance changes depending on the mounting state of the board 32 and the like. Therefore, the resistance value of the resistor 51 must be determined each time according to the status of the bus transmission line 33.

【0014】また、特性インピーダンスを理論的に予測
することは難しい。このため、抵抗器51の抵抗値も、
実験的に求めなくてはならない。
It is difficult to predict the characteristic impedance theoretically. Therefore, the resistance value of the resistor 51 also becomes
Must be determined experimentally.

【0015】以上のように、上述の従来技術には、操作
性が悪いという問題点があった。
As described above, the above-described prior art has a problem that operability is poor.

【0016】[0016]

【課題を解決するための手段】このような問題を解決す
るため、本発明の信号出力回路は、信号をバス伝送路に
出力する出力部と、この出力部と前記バス伝送路の間に
設けられ選択信号を入力し該選択信号が特定パターンの
ときに一定の抵抗値を発生し他のパターンのとき導通状
態となる複数の抵抗ブロックとを含み、前記複数の抵抗
ブロックが直列に接続され該複数の抵抗ブロックの抵抗
値のうち最低のものを最低抵抗値とするとき、前記複数
のブロックのそれぞれの抵抗値が最低抵抗値の2のべき
乗倍の抵抗値であることを特徴とする。
In order to solve such a problem, a signal output circuit according to the present invention is provided with an output unit for outputting a signal to a bus transmission line, and provided between the output unit and the bus transmission line. Input a selection signal, and the selection signal has a specific pattern.
Sometimes a constant resistance value is generated, while other patterns are conductive
And a plurality of resistor blocks,
Blocks are connected in series and the resistances of the plurality of resistance blocks
When the lowest one of the values is the lowest resistance value,
Each block has a minimum resistance of 2
It is characterized by a multiplied resistance value .

【0017】[0017]

【実施例】次に、図面を参照して、本発明の第1の実施
例について説明する。
Next, a first embodiment of the present invention will be described with reference to the drawings.

【0018】図1を参照すると、本発明の第1の実施例
は、信号を出力する出力部11を含む。出力部11の出
力信号は、可変抵抗部12の入力信号となる。可変抵抗
部12は、このほかに選択信号123を入力する。可変
抵抗部12は、出力部11とバス伝送路33の間の伝送
路に、選択信号123に応じた抵抗値の抵抗を発生させ
る。可変抵抗部12を通過した信号は、バス伝送路33
上に送出される。
Referring to FIG. 1, the first embodiment of the present invention includes an output unit 11 for outputting a signal. The output signal of the output unit 11 becomes the input signal of the variable resistance unit 12. The variable resistance section 12 also inputs a selection signal 123. The variable resistance section 12 generates a resistance having a resistance value according to the selection signal 123 on a transmission path between the output section 11 and the bus transmission path 33. The signal that has passed through the variable resistance unit 12 is
Sent up.

【0019】可変抵抗部12は、抵抗器121、抵抗器
124および選択器122で構成されている。抵抗器1
21および抵抗器124には、出力部11が接続されて
いる。抵抗器121および抵抗器124を通過した信号
が、選択器122の入力信号となる。選択器122は、
このほかに選択信号123を入力する。選択器122
は、抵抗器124に応じて、抵抗器121の出力および
選択器122の出力のいずれか1つを選択して出力す
る。選択器122が出力する信号が、可変抵抗部12の
出力信号となる。
The variable resistor section 12 includes a resistor 121, a resistor 124, and a selector 122. Resistor 1
The output unit 11 is connected to the resistor 21 and the resistor 124. The signal that has passed through the resistors 121 and 124 becomes the input signal of the selector 122. The selector 122 is
In addition, a selection signal 123 is input. Selector 122
Selects and outputs one of the output of the resistor 121 and the output of the selector 122 in accordance with the resistor 124. The signal output from the selector 122 is the output signal of the variable resistance unit 12.

【0020】抵抗器121および抵抗器124は、それ
ぞれ異なった抵抗値を持つものが選ばれる。具体的に
は、抵抗器121には、バス伝送路33の特性インピー
ダンスが大きすぎる場合にこれを補正するものが選ばれ
る。また、抵抗器124には、バス伝送路33の特性イ
ンピーダンスが小さすぎる場合にこれを補正するものが
選ばれる。抵抗器121および抵抗器124の抵抗値
は、予測される特性インピーダンスの変化幅から定めら
れる。
The resistors 121 and 124 having different resistance values are selected. Specifically, a resistor that corrects the characteristic impedance of the bus transmission line 33 when it is too large is selected as the resistor 121. The resistor 124 is selected to correct the characteristic impedance of the bus transmission line 33 when the characteristic impedance is too small. The resistance values of the resistor 121 and the resistor 124 are determined from the expected change width of the characteristic impedance.

【0021】この信号出力回路を使用するときは、バス
伝送路33の特性インピーダンスの状況に合わせて、抵
抗器121および抵抗器124のいずれか一方を選択す
る。抵抗器の選択は、選択信号123によって行う。
When this signal output circuit is used, one of the resistors 121 and 124 is selected according to the characteristic impedance of the bus transmission line 33. The selection of the resistor is performed by the selection signal 123.

【0022】選択信号123の生成は、人手で行っても
良い。つまり、スイッチによって切替るようにしてもよ
い。また、選択信号123を自動的に生成するようにし
ても良い。つまり、バス伝送路33に接続される基板3
2の実装状況を監視し、これに応じて選択信号123を
生成する回路を設けることもできる。ここで基板32の
実装状況とは、基板32の実装枚数、基板32の実装位
置などである。
The generation of the selection signal 123 may be performed manually. That is, it may be switched by a switch. Further, the selection signal 123 may be automatically generated. That is, the board 3 connected to the bus transmission path 33
2 may be provided with a circuit for monitoring the mounting status and generating the selection signal 123 accordingly. Here, the mounting status of the board 32 refers to the number of mounted boards 32, the mounting position of the board 32, and the like.

【0023】図1では、選択信号123に接続される抵
抗器を2種とした。しかし、本発明の適用範囲はこれに
限定されるものではない。抵抗器の数はいくらでも構わ
ない。ただし、それぞれの抵抗器が異なった抵抗値を持
たなくてはならない。
In FIG. 1, two types of resistors are connected to the selection signal 123. However, the scope of the present invention is not limited to this. Any number of resistors can be used. However, each resistor must have a different resistance value.

【0024】第1の実施例では、出力部11とバス伝送
路33の間の抵抗値を、選択信号123によって変える
ようにしたので、操作性がよいという効果を達成するこ
とができる。
In the first embodiment, the resistance value between the output unit 11 and the bus transmission line 33 is changed by the selection signal 123, so that the effect of good operability can be achieved.

【0025】次に、図面を参照して、本発明の第2の実
施例について説明する。
Next, a second embodiment of the present invention will be described with reference to the drawings.

【0026】第2の実施例の特徴は、可変抵抗部12の
内部構造にあり、その他の構造に関しては、第1の実施
例のものと同じである。
The feature of the second embodiment resides in the internal structure of the variable resistance section 12, and the other structures are the same as those of the first embodiment.

【0027】図2を参照すると、本発明の第2の実施例
の可変抵抗部12は、抵抗ブロック21〜23から構成
されている。抵抗ブロック21〜23は、直列に接続さ
れている。出力部11の出力信号は、抵抗ブロック21
〜23を順に通過して、バス伝送路33に送出される。
Referring to FIG. 2, the variable resistance section 12 according to the second embodiment of the present invention comprises resistance blocks 21 to 23. The resistance blocks 21 to 23 are connected in series. The output signal of the output unit 11 is
, And is sent out to the bus transmission line 33 in order.

【0028】抵抗ブロック21〜23の構造は、内部の
抵抗器211、221および231の抵抗値を除いては
同じである。例えば、抵抗ブロック21の内部構造は以
下のようなものである。
The structures of the resistance blocks 21 to 23 are the same except for the resistance values of the internal resistors 211, 221 and 231. For example, the internal structure of the resistance block 21 is as follows.

【0029】抵抗ブロック21は、抵抗器211および
選択器212から構成される。抵抗ブロック21は、出
力部11の出力信号を受信する。受信した出力信号は、
抵抗器211および選択器212に送られる。抵抗器2
11の抵抗値をR211とする。抵抗器211を通過し
た信号は選択器に入力される。このほかに、選択器21
2は選択信号213を入力する。
The resistor block 21 includes a resistor 211 and a selector 212. The resistance block 21 receives an output signal of the output unit 11. The received output signal is
The signal is sent to the resistor 211 and the selector 212. Resistor 2
The resistance value of 11 is R211. The signal that has passed through the resistor 211 is input to the selector. In addition, the selector 21
2 inputs the selection signal 213.

【0030】選択器212は、選択信号213に応じ
て、抵抗器211の出力信号および出力部11の出力信
号のいずれか一方を選択する。選択された信号は、抵抗
ブロック22に送出される。
The selector 212 selects one of the output signal of the resistor 211 and the output signal of the output unit 11 according to the selection signal 213. The selected signal is sent to the resistance block 22.

【0031】このように、抵抗ブロック21は、選択信
号213に応じて、出力部11とバス伝送路33の間の
伝送路に、抵抗値R211を発生、消滅することができ
る。
As described above, the resistance block 21 can generate and eliminate the resistance value R211 on the transmission line between the output unit 11 and the bus transmission line 33 according to the selection signal 213.

【0032】抵抗ブロック22および抵抗ブロック23
も、抵抗ブロック21と同様に構成されている。ただ
し、抵抗ブロック22における抵抗器221の抵抗値R
221は、R211の2倍である。また、抵抗ブロック
23における抵抗器231の抵抗値R231は、R21
1の4倍である。
The resistance block 22 and the resistance block 23
Are configured similarly to the resistance block 21. However, the resistance value R of the resistor 221 in the resistance block 22
221 is twice as large as R211. The resistance value R231 of the resistor 231 in the resistance block 23 is R21
4 times 1.

【0033】以上のように構成された可変抵抗部12
は、選択信号213、223および233に応じて、出
力部11とバス伝送路33の間の伝送路に、多段階の抵
抗値を発生させることができる。具体的には、0〜(7
×R211)までの抵抗値を、8段階に発生することが
できる。
The variable resistance section 12 configured as described above
Can generate a multi-stage resistance value on the transmission path between the output unit 11 and the bus transmission path 33 in accordance with the selection signals 213, 223, and 233. Specifically, 0 to (7
× R211) can be generated in eight stages.

【0034】第2の実施例では、第1の実施例の効果に
加え、少ない抵抗器でより多段階の抵抗を生じさせ、よ
り柔軟な調節を可能とするという効果をも達成すること
ができる。
In the second embodiment, in addition to the effects of the first embodiment, it is possible to achieve an effect that more stages of resistance can be generated with a small number of resistors and more flexible adjustment is possible. .

【0035】[0035]

【発明の効果】以上のように、本発明は、出力部とバス
伝送路の間に挿入される抵抗器の抵抗値を選択信号によ
って変化させるように構成したので、従来技術よりも操
作性が良いという効果を達成することができる。
As described above, according to the present invention, the resistance value of the resistor inserted between the output section and the bus transmission line is changed by the selection signal, so that the operability is higher than that of the prior art. A good effect can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す図。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示す図。FIG. 2 is a diagram showing a second embodiment of the present invention.

【図3】バス伝送路33の構造を示す図。FIG. 3 is a diagram showing a structure of a bus transmission line 33.

【図4】基板32の実装状況によってインピーダンスが
変化することを示す図。
FIG. 4 is a diagram showing that the impedance changes depending on the mounting state of the substrate 32;

【図5】従来技術を示す図。FIG. 5 is a diagram showing a conventional technique.

【符号の説明】[Explanation of symbols]

11 出力部 12 可変抵抗部 11 output section 12 variable resistance section

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 信号をバス伝送路に出力する出力部と、 この出力部と前記バス伝送路の間に設けられ選択信号を
入力し該選択信号が特定パターンのときに一定の抵抗値
を発生し他のパターンのとき導通状態となる複数の抵抗
ブロックとを含み、 前記複数の抵抗ブロックが直列に接続され該複数の抵抗
ブロックの抵抗値のうち最低のものを最低抵抗値とする
とき、前記複数のブロックのそれぞれの抵抗値が最低抵
抗値の2のべき乗倍の抵抗値である ことを特徴とする信
号出力回路。
An output unit for outputting a signal to a bus transmission line; and a selection signal provided between the output unit and the bus transmission line.
Constant resistance value when input and the selection signal is a specific pattern
Multiple resistors that generate a current and become conductive when other patterns
A plurality of resistor blocks connected in series, and
Make the lowest resistance value of the block the lowest resistance value
When the resistance value of each of the plurality of blocks is
A signal output circuit having a resistance value that is a power of 2 times the resistance value .
【請求項2】 前記複数の抵抗ブロックが、 前記最低抵抗値を持つ第1の抵抗ブロックと、 前記最低抵抗値の2倍の抵抗値を持つ第2の抵抗ブロッ
クとを含むことを特徴とする請求項1記載の信号出力回
路。
2. The resistance block according to claim 1, wherein the plurality of resistance blocks include a first resistance block having the minimum resistance value and a second resistance block having a resistance value twice as large as the minimum resistance value. The signal output circuit according to claim 1.
【請求項3】 前記複数の抵抗ブロックが、 前記最低抵抗値を持つ第1の抵抗ブロックと、 前記最低抵抗値の2倍の抵抗値を持つ第2の抵抗ブロッ
クと、 前記最低抵抗値の4倍の抵抗値を持つ第3の抵抗ブロッ
クとを含むことを特徴とする請求項1記載の信号出力回
路。
3. The plurality of resistance blocks, a first resistance block having the minimum resistance value, a second resistance block having a resistance value twice as large as the minimum resistance value, and a resistance value equal to 4 of the minimum resistance value. 2. The signal output circuit according to claim 1, further comprising a third resistance block having a double resistance value.
【請求項4】 基板に接続され、 この基板が前記バス伝送路に接続された複数のコネクタ
のいずれか1つに接続され、 前記選択信号が前記基板が前記複数のコネクタの何れに
接続されたかに応じて定められることを特徴とする請求
項1乃至のいずれか1項記載の信号出力回路。
4. The board is connected to any one of a plurality of connectors connected to the bus transmission line, and the selection signal indicates to which of the plurality of connectors the board is connected. The signal output circuit according to any one of claims 1 to 3 , wherein the signal output circuit is determined according to:
【請求項5】 基板に接続され、 この基板が前記バス伝送路に接続された複数のコネクタ
のいずれか1つに接続され、 前記選択信号が前記複数のコネクタに接続されている基
板の数に応じて定められることを特徴とする請求項1乃
のいずれか1項記載の信号出力回路。
5. The board is connected to one of a plurality of connectors connected to the bus transmission line, and the selection signal is reduced to the number of boards connected to the plurality of connectors. The signal output circuit according to any one of claims 1 to 3 , wherein the signal output circuit is determined according to the condition.
JP5352432A 1993-10-16 1993-12-29 Signal output circuit Expired - Fee Related JP2723028B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5352432A JP2723028B2 (en) 1993-12-29 1993-12-29 Signal output circuit
US08/323,776 US5589789A (en) 1993-10-16 1994-10-17 Bus driver circuit for high-speed data transmission
US08/713,840 US6040724A (en) 1993-10-16 1996-09-13 Bus driver circuit having adjustable rise and fall times
US09/503,733 US6356133B2 (en) 1993-10-16 2000-02-15 Bus driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5352432A JP2723028B2 (en) 1993-12-29 1993-12-29 Signal output circuit

Publications (2)

Publication Number Publication Date
JPH07202620A JPH07202620A (en) 1995-08-04
JP2723028B2 true JP2723028B2 (en) 1998-03-09

Family

ID=18424041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5352432A Expired - Fee Related JP2723028B2 (en) 1993-10-16 1993-12-29 Signal output circuit

Country Status (1)

Country Link
JP (1) JP2723028B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109248U (en) * 1985-12-25 1987-07-11

Also Published As

Publication number Publication date
JPH07202620A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
US7038555B2 (en) Printed wiring board for controlling signal transmission using paired inductance and capacitance
JP2001177580A (en) Impedance adapting system
US5548734A (en) Equal length symmetric computer bus topology
US5589789A (en) Bus driver circuit for high-speed data transmission
US6515501B2 (en) Signal buffers for printed circuit boards
KR100923825B1 (en) Memory module and memory system suitable for high speed operation
JPH1027049A (en) Interconnected bus
US5264746A (en) Logic circuit board with a clock observation circuit
JP2723028B2 (en) Signal output circuit
US7843281B2 (en) Circuit topology for multiple loads
US20100323535A1 (en) System and Apparatus for Reducing Crosstalk
KR101249833B1 (en) Pcb with low emi noise
US6366972B1 (en) Multi-user communication bus with a resistive star configuration termination
US20060132577A1 (en) Circuit topology for high-speed printed circuit board
JP2002297274A (en) Computer system and extended board and connector to be used for the same system
JPH1126907A (en) Printed wiring board and electronic equipment
JP6479292B1 (en) Interface circuit, board, electronic equipment and programmable controller
JPH11135920A (en) Printed wiring board and clock skew control method
US20070170971A1 (en) Signal transmitting circuit
JP2001255970A (en) Electronic equipment
US6320475B1 (en) Printed circuit board suppressing ringing in signal waveforms
US6870742B2 (en) System board
JP2000151721A (en) Bus line terminating circuit for electronic equipment
JPH11177190A (en) Printed board
US5958034A (en) Inductive impedance modulation of transmission lines with stub loads

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees