JP2716778B2 - Thyristor device control circuit - Google Patents

Thyristor device control circuit

Info

Publication number
JP2716778B2
JP2716778B2 JP1034910A JP3491089A JP2716778B2 JP 2716778 B2 JP2716778 B2 JP 2716778B2 JP 1034910 A JP1034910 A JP 1034910A JP 3491089 A JP3491089 A JP 3491089A JP 2716778 B2 JP2716778 B2 JP 2716778B2
Authority
JP
Japan
Prior art keywords
pulse
phase
control device
thyristor
phase control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1034910A
Other languages
Japanese (ja)
Other versions
JPH02219466A (en
Inventor
均 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1034910A priority Critical patent/JP2716778B2/en
Publication of JPH02219466A publication Critical patent/JPH02219466A/en
Application granted granted Critical
Publication of JP2716778B2 publication Critical patent/JP2716778B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はサイリスタ装置の制御装置に関するもので、
特にその信頼性を考慮した位相制御装置に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a control device for a thyristor device,
In particular, the present invention relates to a phase control device considering its reliability.

(従来の技術) サイリスタ整流器は交流電源を制御整流して直流負荷
への供給電力を制御する目的で広い産業分野で応用され
ている。
(Prior Art) A thyristor rectifier is applied in a wide range of industrial fields for the purpose of controlling and rectifying an AC power supply to control power supplied to a DC load.

サイリスタ整流器の出力電力を制御するためには、交
流電源電圧の位相角と同期したサイリスタ点弧パルスを
発生する位相制御装置が用いられるが、高い信頼性が求
められる場合は位相制御装置の2重化が行なわれてい
る。これは、2個の位相制御装置のうち一方を常用系、
他方を待機系とし、通常時は常用系を使用し、常用系が
故障した場合は待機系に切り替えるものである。
In order to control the output power of the thyristor rectifier, a phase control device that generates a thyristor firing pulse synchronized with the phase angle of the AC power supply voltage is used. However, if high reliability is required, a dual phase control device is required. Is being done. This means that one of the two phase controllers is a regular system,
The other is a standby system, and the normal system is used during normal operation, and if the normal system fails, the system is switched to the standby system.

第6図に従来用いられていた2重化した位相制御装置
の構成図を示す。サイリスタ整流器1は三相交流電源2
を制御整流して負荷3へ直流電力を供給するものであ
り、6個のサイリスタ素子1u,1v,1w,1x,1y,1zにより三
相均一ブリッジ結線されている。制御装置4は負荷3へ
供給する直流電力を制御する目的で設けられ、位相制御
装置5a,5bに対して位相制御指令θを与える。位相制
御装置5aは位相検出部6a、比較部7a、パルス幅限定部8a
から成る。位相検出部6aは三相交流電源2の電圧位相を
検出して、サイリスタ素子1u,1v,1w,1x,1y,1zに対応し
た、すなわち60゜づつ位相差のある位相角信号θua
vawaxayazaを出力し、比較部7aは位相角信
号θuaと位相制御指令θを比較して、位相角信号θua
が上回った時に有効なパルス出力条件Fuaを出力し、位
相角信号θvawaxayazaに対しても同様に位
相制御指令θと比較して、パルス出力条件Fva,Fwa,F
xa,Fya,Fzaを出力する。
FIG. 6 shows a configuration diagram of a conventional dual phase control device. Thyristor rectifier 1 is a three-phase AC power supply 2
To supply DC power to the load 3 by three-phase uniform bridge connection by six thyristor elements 1u, 1v, 1w, 1x, 1y, 1z. Controller 4 is provided for the purpose of controlling the DC power supplied to the load 3, provides a phase control command theta s phase control device 5a, against 5b. The phase control device 5a includes a phase detection unit 6a, a comparison unit 7a, and a pulse width limitation unit 8a.
Consists of The phase detector 6a detects the voltage phase of the three-phase AC power supply 2, and corresponds to the thyristor elements 1u, 1v, 1w, 1x, 1y, 1z, that is, the phase angle signals θ ua , θ having a phase difference of 60 °.
va , θ wa , θ xa , θ ya , θ za , and the comparing unit 7a compares the phase angle signal θ ua with the phase control command θ s, and outputs the phase angle signal θ ua
Is greater than the pulse output condition F ua , the pulse output condition F ua is output, and the phase output signals θ va , θ wa , θ xa , θ ya , and θ za are similarly compared with the phase control command θ s , Condition F va , F wa , F
Output xa , F ya , F za .

パルス幅限定部8aはパルス出力条件Fuaが無効から有
効に変化した時に、所定の幅のパルスPuaを出力し、パ
ルス出力条件Fva,Fwa,Fxa,Fya,Fzaに対しても同様にパ
ルスPva,Pwa,Pxa,Pya,Pzaを出力する。位相制御装置5b
は位相制御装置5aと同一の構成で、同一の作用を行なう
ものである。
When the pulse output condition F ua changes from invalid to valid, the pulse width limiting section 8a outputs a pulse P ua having a predetermined width, and the pulse output condition F va , F wa , F xa , F ya , F za Similarly, pulses P va , P wa , P xa , P ya , and P za are output. Phase controller 5b
Has the same configuration as the phase control device 5a and performs the same operation.

故障検出器9は位相制御装置5aの出力であるパルスP
ua,Pva,Pwa,Pxa,Pya,Pzaのうちいずれかひとつ以上が停
止したことを検出した場合、切替接点10を切替える。切
替接点10は、通常は位相制御装置5aの出力をサイリスタ
整流器1へ伝達し、故障検出器9が異常を検出した場合
は位相制御装置5bの出力をサイリスタ整流器1へ伝達す
るように構成されている。
The failure detector 9 outputs a pulse P which is an output of the phase control device 5a.
ua, P va, P wa, P xa, P ya, when it is detected that more than any one of P za stops, switches the switching contact 10. The switching contact 10 is configured to normally transmit the output of the phase control device 5a to the thyristor rectifier 1, and to transmit the output of the phase control device 5b to the thyristor rectifier 1 when the failure detector 9 detects an abnormality. I have.

第7図は位相制御装置5aの動作を説明するための波形
図であり、説明を明瞭にするためにサイリスタ素子1uに
関する信号についてのみ表わしてある。同図に示した交
流電源電圧Eu、サイリスタ素子1uが通電した際に負荷3
に印加される線間電圧波形であり、位相検出部6aから出
力される位相角信号θuaはEuの1周期の位相角0゜〜36
0゜と比例した値を示す。
FIG. 7 is a waveform diagram for explaining the operation of the phase control device 5a. Only signals related to the thyristor element 1u are shown for clarity of description. The AC power supply voltage Eu shown in FIG.
, And the phase angle signal θ ua output from the phase detector 6a is a phase angle of 0 ° to 36 ° in one cycle of Eu.
Indicates a value proportional to 0 ゜.

比較部7aは位相制御指令θと位相角信号θuaとを比
較してθ<θuaの時に有効となるパルス出力条件Fua
を出力するため、同図に示すように位相制御指令θ
変化に応じてパルス出力条件Fuaの有効期間を変化させ
る作用を行なう。
Comparing portion 7a pulse output condition F ua which becomes effective when θ s <θ ua by comparing the phase control command theta s and the phase angle signal theta ua
For outputting, it is performed an action of changing the effective period of the pulse output condition F ua in accordance with the change of the phase control command theta s as shown in FIG.

パルス幅限定部8aはパルス出力条件Fuaが有効となっ
た時、すなわち位相角信号θuaと位相制御指令θが一
致した時にサイリスタ素子1uが点弧するために必要充分
な幅のパルスPuaを出力する。
When the pulse width limited portion 8a became effective pulse output condition F ua, ie the necessary and sufficient width to thyristor element 1u ignites when the phase angle signal theta ua and the phase control command theta s matches pulse P Outputs ua .

(発明が解決しようとする課題) 以上説明した従来の位相制御装置では、常用系である
位相制御装置5aの故障によりパルスPua,Pva,Pwa,Pxa,P
ya,Pzaのうちいずれかひとつ以上が停止した場合に、故
障検出器9が動作して切替接点10の切替を完了するまで
には時間遅れが存在するため、その間サイリスタ整流器
1の制御が不能となるため、負荷3へ供給される直流電
力に動揺が生ずるという欠点がある。また、故障検出器
9は、パルスPua,Pva,Pwa,Pxa,Pya,Pzaの停止について
は検出できるが、例えば位相検出部6aの故障により位相
角信号θuavawaxayazaが異常値を示し
た場合や、比較部7aの故障によりパルス出力条件Fua,F
va,Fwa,Fxa,Fya,Fzaが異常値を示した場合に起こるパル
スPua,Pva,Pwa,Pxa,Pya,Pzaの誤位相に対しては検出す
ることは不可能であり、この際にサイリスタ整流器1の
制御異常を防ぐことができないという欠点があった。
(Problems to be Solved by the Invention) In the conventional phase control device described above, the pulses P ua , P va , P wa , P xa , and P x are generated due to the failure of the phase control device 5a which is a normal system.
When one or more of ya and Pza stop, there is a time delay before the failure detector 9 operates and the switching of the switching contact 10 is completed, so that the thyristor rectifier 1 cannot be controlled during that time. Therefore, there is a disadvantage that the DC power supplied to the load 3 fluctuates. Further, the failure detector 9 can detect the stop of the pulses P ua , P va , P wa , P xa , P ya , and P za , but for example, the phase angle signals θ ua , θ va due to the failure of the phase detection unit 6a. , θ wa , θ xa , θ ya , θ za show abnormal values, or the pulse output conditions F ua , F
Detect errors in the phases of pulses P ua , P va , P wa , P xa , P ya , and P za that occur when va , F wa , F xa , F ya , and F za indicate abnormal values. However, there is a disadvantage that control abnormality of the thyristor rectifier 1 cannot be prevented at this time.

本発明は、上記従来の欠点を除去するためになされた
ものであり、位相制御装置が故障してもサイリスタ整流
装置に対して継続して正常なパルス出力が可能な信頼性
の高い位相制御装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in order to eliminate the above-mentioned conventional drawbacks, and has a highly reliable phase control device capable of continuously outputting a normal pulse to a thyristor rectifier even if the phase control device fails. The purpose is to provide.

〔発明の構成〕[Configuration of the invention]

(課題を解決するための手段) 上記発明の目的を達成するために、本発明はN台(但
し、Nは3以上の整数)の位相制御装置を設け、各位相
制御装置の比較部とパルス幅限定部の間にN個の比較部
のパルス出力の出力条件の多数決結果に基づいて出力信
号を生じる多数決回路も多重化しN個設け、そしてN個
の多数決回路の各出力信号を契機にパルス信号を出力す
る多重化したN個のパルス幅限定部のパルス信号を結合
しサイリスタ装置の各サイリスタ素子に点弧パルスとし
て出力するようにし、各サイリスタ素子に点弧パルスを
与えるところまで多重化する。
(Means for Solving the Problems) In order to achieve the object of the present invention, the present invention provides N (where N is an integer of 3 or more) phase control devices, and a comparison unit and a pulse unit of each phase control device. Between the width limiting units, N majority circuits that generate output signals based on the majority of the output conditions of the pulse outputs of the N comparison units are also multiplexed, and N pulses are provided. Each output signal of the N majority circuits triggers a pulse. The multiplexed pulse signals of the N pulse width limiting sections that output the signals are combined and output to each thyristor element of the thyristor device as a firing pulse, and the signals are multiplexed until the firing pulse is given to each thyristor element. .

(作用) これにより、N台の位相制御装置の内、その半数以下
が故障しても、サイリスタ整流器に対して正常な位相の
パルスを継続して出力することができる。
(Operation) Thus, even if less than half of the N phase control devices fail, a pulse having a normal phase can be continuously output to the thyristor rectifier.

(実施例) 以下、本発明の実施例を添付図を用いて説明する。第
1図は本発明の一実施例を示し、同図において第6図と
同一の構成、作用の部分には、同一符号を付してその説
明を省略する。また、説明の簡便化のため、第1図にお
いては第6図で示した位相各信号θuavawaxa,
θyazaをひとつにまとめてθと表わし、パルス出
力条件Fua,Fva,Fwa,Fxa,Fya,FzaをひとつにまとめてFa
と表わし、パルスPua,Pva,Pwa,Pxa,Pya,Pzaをひとつに
まとめてPaと表わす。
(Example) Hereinafter, an example of the present invention will be described with reference to the accompanying drawings. FIG. 1 shows an embodiment of the present invention, in which the same components and operations as those in FIG. 6 are denoted by the same reference numerals, and the description thereof will be omitted. For simplicity of explanation, FIG. 1 shows the phase signals θ ua , θ va , θ wa , θ xa ,
θ ya and θ za are collectively expressed as θ a, and the pulse output conditions F ua , F va , F wa , F xa , F ya and F za are integrated into F a
It represents a represents a pulse P ua, P va, P wa , P xa, P ya, and P a are summarized in one P za.

同図において、第6図の従来例と異なる点は、位相制
御装置11a,11b,11cの比較部7a,7b,7cとパルス幅限定部8
a,8b,8cとの間に各々多数決回路12a,12b,12cを設けると
共に、位相制御装置11a,11b,11cを3重化し、故障検出
器9と切替接点10を取り除き、パルスPa,Pb,Pcをワイヤ
ードオアで結合してサイリスタ整流器1にパルスを与え
た点である。多数決回路12a,12b,12cは各々3つのパル
ス出力条件Fa,Fb,Fcの多数決結果Ga,Gb,Gcをパルス幅限
定部8a,8b,8cに対して出力する。
6 differs from the conventional example of FIG. 6 in that the comparison units 7a, 7b, 7c and the pulse width limitation unit 8 of the phase control devices 11a, 11b, 11c are different.
a, 8b, and 8c, respectively, majority circuits 12a, 12b, and 12c are provided, and the phase control devices 11a, 11b, and 11c are tripled, the fault detector 9 and the switching contact 10 are removed, and the pulses P a and P b and Pc are connected by a wired OR, and a pulse is given to the thyristor rectifier 1. Majority circuit 12a, 12b, 12c outputs each three pulses output condition Fa, Fb, Fc of the majority results G a, G b, the G c pulse width limiting unit 8a, 8b, relative to 8c.

第2図は多数決回路12a,12b,12cの詳細図であり、3
個の論理積14a,14b,14cと論理和15とから成る多数決論
理回路13u,13v,13w,13x,13y,13zにて構成されている。
FIG. 2 is a detailed diagram of the majority circuits 12a, 12b and 12c.
It is composed of majority logic circuits 13u, 13v, 13w, 13x, 13y, and 13z each including a logical product 14a, 14b, 14c and a logical sum 15.

多数決論理回路13uは比較部7a,7b,7cが出力するパル
ス出力条件Fua,Fub,Fucのうちいずれか2個以上が有効
となると、論理積14a,14b,14cのいずれか1個以上が成
立するので論理和15が成立し、多数決結果Guaが有効と
なる。
When any two or more of the pulse output conditions F ua , F ub , and F uc output by the comparators 7a, 7b, and 7c are valid, the majority logic circuit 13u selects one of the logical products 14a, 14b, and 14c. Since the above holds, the logical sum 15 holds, and the majority decision result Gua becomes valid.

第3図は位相制御装置11aの動作を説明するための波
形図であり、説明を明瞭にするために、サイリスタ素子
1uに関する信号についてのみ表わしてある。また第7図
と同一部分同一符号を付してその説明を省略する。
FIG. 3 is a waveform diagram for explaining the operation of the phase control device 11a.
Only the signal for 1u is shown. In addition, the same parts as those in FIG.

同図においてパルス出力条件Fua,Fub,Fucが正常な値
を示している期間をt1、位相検出部6aか比較部7aが故障
し、パルス出力条件Fuaが異常に有効値を示している期
間をt2、同様にパルス出力条件Fuaが異常に無効値を示
している期間をt3に示した。多数決結果Guaは異常値を
示すパルス出力条件Fuaに影響されることなく、正常値
を示すパルス出力条件Fub,Fucと同様の波形を示し、正
常な位相のパルスPuaを出力することができる。
In the figure, the period during which the pulse output conditions F ua , F ub , and F uc show a normal value is t 1 , the phase detection unit 6a or the comparison unit 7a fails, and the pulse output condition F ua shows an abnormally valid value. The indicated period is indicated by t 2 , and similarly, the period in which the pulse output condition F ua abnormally indicates an invalid value is indicated by t 3 . Majority result G ua without being influenced by the pulse output condition F ua showing the abnormal value, indicates a pulse output condition F ub, same waveform and F uc showing a normal value, and outputs a pulse P ua normal phase be able to.

以上の説明により、3個のパルス出力条件Fa,Fb,Fc
内のいずれかひとつが異常値を示した場合でも多数決結
果Ga,Gb,Gcは常に正常値を保つことが解る。また、多数
決回路12a,12b,12cは各々が同じパルス出力条件Fa,Fb,F
cを入力として動作しているため、位相制御装置11a,11
b,11cは、正常で同一位相のパルスPa,Pb,Pcをサイリス
タ整流装置1へ出力することができる。
As described above, even if any one of the three pulse output conditions F a , F b , and F c indicates an abnormal value, the majority decision results G a , G b , and G c always maintain normal values. I understand. Also, the majority circuits 12a, 12b, 12c have the same pulse output conditions F a , F b , F
Since c operates as an input, the phase control devices 11a and 11
b, 11c can output pulse P a normal identical phase, P b, the P c to the thyristor rectifier 1.

以上説明した実施例によれば、位相制御装置の3重化
を行なうと共に、3個のパルス出力条件の多数決に基づ
いてパルスを出力することにより、1台の位相制御装置
が異常なパルス出力条件を示しても、サイリスタ整流装
置に対して正常な位相パルスを継続して出力することが
できる。
According to the above-described embodiment, the phase control device is tripled and the pulses are output based on the majority decision of the three pulse output conditions. , A normal phase pulse can be continuously output to the thyristor rectifier.

第4図は本発明の他の実施例を示し、同図において、
第1図と同一の構成、作用の部分には同一符号を付して
その説明を省略する。同図において第1図と相違する点
は、位相制御装置11a,11b,11cと共に、制御装置4a,4b,4
cも3重化している点である。このように構成すること
によって制御装置4a,4b,4cのうちの1台が故障して位相
制御指令θsasbscのいずれかひとつが異常値を示
しても、位相制御装置11a,11b,11cは、パルス出力条件F
a,Fb,Fcの多数決によりパルスPa,Pb,PEcを出力するた
め、サイリスタ整流器1には正常な位相のパルスを出力
することができる。
FIG. 4 shows another embodiment of the present invention.
The same components and operations as in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted. The difference between FIG. 1 and FIG. 1 is that the control devices 4a, 4b, 4c together with the phase control devices 11a, 11b, 11c
c is also tripled. With this configuration, even if one of the control devices 4a, 4b, and 4c fails and one of the phase control commands θ sa , θ sb , and θ sc indicates an abnormal value, the phase control device 11a , 11b, 11c are the pulse output conditions F
The pulses P a , P b , and PE c are output by majority decision of a , F b , and F c , so that a pulse having a normal phase can be output to the thyristor rectifier 1.

第5図は本発明のさらに別の他の実施例を示し、第1
図と同一の構成、作用の部分には同一符号を付してその
説明を省略する。
FIG. 5 shows still another embodiment of the present invention.
Components having the same configuration and operation as those in the drawings are denoted by the same reference numerals, and description thereof will be omitted.

同図において、第1図と相違する点は、パルスPa,Pb,
Pcをワイヤードオアするのではなく、多数決回路12a,12
b,12cと同一作用の多数決回路16により、パルスPa,Pb,P
cの多数決結果Pをサイリスタ整流器1に供給するよう
にした点である。
In the figure, the difference from the first figure, pulse P a, P b,
Rather than wired OR P c , majority circuit 12a, 12
b, 12c, the pulses P a , P b , P
The point that the majority result P of c is supplied to the thyristor rectifier 1.

このように構成することによって多数決回路12a,12b,
12cとパルス幅限定部8a,8b,8cのうちのいずれかひとつ
が故障して、パルスPa,Pb,Pcのいずれかひとつが異常値
を示しても、サイリスタ整流器1に対して正常な位相の
パルスPを継続して出力することができる。
With this configuration, majority circuits 12a, 12b,
12c and the pulse width limited portion 8a, 8b, and failure any one of 8c, pulse P a, P b, even if any one of P c indicates an abnormal value, normally to thyristor rectifier 1 It is possible to continuously output a pulse P having a proper phase.

なお、本発明は以上に説明した実施例、応用例に限定
されるものではない。
It should be noted that the present invention is not limited to the embodiments and application examples described above.

例えば、多数決回路12a,12b,12cを位相制御装置11a,1
1b,11cに各々備えたが、1個の多数決回路により、その
多数決結果をパルス幅限定回路8a,8b,8cに供給するよう
にしても良い。
For example, the majority circuits 12a, 12b, 12c are connected to the phase control devices 11a, 1
Although provided in 1b and 11c, respectively, the majority result may be supplied to the pulse width limiting circuits 8a, 8b and 8c by one majority circuit.

また、パルス幅限定部8a,8b,8cの後に、サイリスタ整
流器1のゲートパルス容量に応じたパルス増幅を設けた
り、位相制御装置11a,11b,11cの内部や出力に、故障検
出手段を追加することにより本発明の主旨が変更される
ものではない。
Further, after the pulse width limiters 8a, 8b, 8c, a pulse amplifier corresponding to the gate pulse capacity of the thyristor rectifier 1 is provided, and a failure detecting means is added to the inside or output of the phase control devices 11a, 11b, 11c. This does not change the gist of the present invention.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、サイリスタ整
流器の電源電圧位相と、制御装置から与えられる位相制
御指令との比較により得られたパルス出力条件が有効と
なった時にサイリスタ整流器にパルスを出力する位相制
御装置を3台以上設け、各位相制御装置のパルス出力条
件の多数決結果に基づいてパルスを出力するようにした
ので、従来位相制御装置の単一故障により発生していた
サイリスタ整流器の負荷に対する供給電力の動揺や制御
異常を防止できる極めて信頼性の高い位相制御装置を得
ることができる。
As described above, according to the present invention, a pulse is output to the thyristor rectifier when the pulse output condition obtained by comparing the power supply voltage phase of the thyristor rectifier with the phase control command given from the control device becomes valid. Three or more phase control devices are provided, and the pulses are output based on the majority decision result of the pulse output conditions of each phase control device. Therefore, the load of the thyristor rectifier which has conventionally been caused by a single failure of the phase control device is provided. An extremely reliable phase control device capable of preventing fluctuations in power supply to the power supply and abnormal control can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例を示す構成図、第2図は多数
決回路の構成図、第3図は位相制御装置の動作を説明す
る波形図、第4図は本発明の他の実施例を示す構成図、
第5図は本発明の応用例を示す構成図、第6図は従来の
位相制御装置を示す構成図、第7図は従来の位相制御装
置の動作を説明する波形図である。 1……サイリスタ整流器 11a,11b,11c……位相制御装置 12a,12b,12c……多数決回路
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram of a majority circuit, FIG. 3 is a waveform diagram for explaining the operation of a phase control device, and FIG. 4 is another embodiment of the present invention. Configuration diagram showing an example,
FIG. 5 is a block diagram showing an application example of the present invention, FIG. 6 is a block diagram showing a conventional phase control device, and FIG. 7 is a waveform diagram for explaining the operation of the conventional phase control device. 1. Thyristor rectifiers 11a, 11b, 11c Phase control devices 12a, 12b, 12c majority circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】交流電源を直流へと制御整流するサイリス
タ装置の各サイリスタ素子に点弧パルスを出力する位相
制御装置を有するサイリスタ装置の制御装置において、 前記位相制御装置は、前記交流電源の位相を検出する多
重化したN個(但し、Nは3以上の整数)の位相検出部
と、前記各位相検出部が検出する交流電源の位相と同期
し所定の位相制御指令に応じた位相のパルスを出力する
多重化したN個の比較部と、前記N個の比較部のパルス
出力の出力条件の多数決結果に基づいて出力信号を生じ
る多重化したN個の多数決回路と、前記各多数決回路の
出力信号を契機に所定の幅を持つパルス信号を出力する
多重化したN個のパルス幅限定部と、前記N個のパルス
幅限定部のパルス信号を結合しサイリスタ装置の前記各
サイリスタ素子に点弧パルスとして出力するパルス結合
部とを具備することを特徴とするサイリスタ装置の制御
装置。
1. A control device for a thyristor device having a phase control device for outputting a firing pulse to each thyristor element of a thyristor device for controlling and rectifying an AC power supply to a direct current, wherein the phase control device comprises: (Where N is an integer of 3 or more) multiplexed phase detectors, and a pulse having a phase in accordance with a predetermined phase control command synchronized with the phase of the AC power supply detected by each of the phase detectors Multiplexed N comparators for outputting the output signals, N multiplexed majority circuits generating an output signal based on a majority result of the output conditions of the pulse outputs of the N comparators, A multiplexed N pulse width limiting unit that outputs a pulse signal having a predetermined width in response to an output signal, and the pulse signals of the N pulse width limiting units are coupled to each of the thyristor elements of the thyristor device. A control device for a thyristor device, comprising: a pulse coupling unit that outputs a firing pulse.
JP1034910A 1989-02-16 1989-02-16 Thyristor device control circuit Expired - Lifetime JP2716778B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1034910A JP2716778B2 (en) 1989-02-16 1989-02-16 Thyristor device control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1034910A JP2716778B2 (en) 1989-02-16 1989-02-16 Thyristor device control circuit

Publications (2)

Publication Number Publication Date
JPH02219466A JPH02219466A (en) 1990-09-03
JP2716778B2 true JP2716778B2 (en) 1998-02-18

Family

ID=12427359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1034910A Expired - Lifetime JP2716778B2 (en) 1989-02-16 1989-02-16 Thyristor device control circuit

Country Status (1)

Country Link
JP (1) JP2716778B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3017765B2 (en) * 1990-03-16 2000-03-13 株式会社東芝 Excitation controller for synchronous machine
JP2885322B2 (en) * 1990-03-27 1999-04-19 日本ビクター株式会社 Inter-field prediction encoding device and decoding device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979158A (en) * 1972-12-01 1974-07-31
JPS5911782A (en) * 1982-07-12 1984-01-21 Kansai Electric Power Co Inc:The Control device for ac/dc converter

Also Published As

Publication number Publication date
JPH02219466A (en) 1990-09-03

Similar Documents

Publication Publication Date Title
US4855722A (en) Alternating current power loss detector
JP2716778B2 (en) Thyristor device control circuit
US11834193B2 (en) Dual pole switch detection circuit
US5200691A (en) Control system for excitation of synchronous machine
JP7035758B2 (en) Power system
JPH06261536A (en) Parallel redundant operating system of switching regulator
JPH02254968A (en) Voltage detection system
JP2656353B2 (en) Uninterruptible power system
JPH0564548B2 (en)
JPH0343837Y2 (en)
JPH01315300A (en) Excitation controller
JP2667512B2 (en) Multiplex controller
JPS59127579A (en) Parallel redundancy type power source
JPS61109430A (en) Trouble detecting circuit for inverter device
JP3077300B2 (en) Instantaneous voltage drop compensator
JP3245728B2 (en) Power converter
JPH0530683A (en) Switching method for uninterruptible power source
JPS59139872A (en) Gate signal generator for power converter
JP2604752Y2 (en) Excitation controller for synchronous machine
JPH11178343A (en) Power supply unit and its output voltage stabilizing method
JPH02285405A (en) Synchronous control numerical controller detecting timing abnormality of synchronizing signal
JPH03244001A (en) Triplex controller
JPS58151824A (en) Monitor for ac/dc converter controller
KR20000045990A (en) Apparatus for controlling an inverter
JPH03222626A (en) Controller of power conversion device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12