JP2713938B2 - Display control device - Google Patents

Display control device

Info

Publication number
JP2713938B2
JP2713938B2 JP63009578A JP957888A JP2713938B2 JP 2713938 B2 JP2713938 B2 JP 2713938B2 JP 63009578 A JP63009578 A JP 63009578A JP 957888 A JP957888 A JP 957888A JP 2713938 B2 JP2713938 B2 JP 2713938B2
Authority
JP
Japan
Prior art keywords
image
resolution
display
resolution conversion
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63009578A
Other languages
Japanese (ja)
Other versions
JPH01185780A (en
Inventor
通幸 寺沢
哲朗 大野
政人 八巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63009578A priority Critical patent/JP2713938B2/en
Publication of JPH01185780A publication Critical patent/JPH01185780A/en
Application granted granted Critical
Publication of JP2713938B2 publication Critical patent/JP2713938B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は表示解像度の変換機能をもつ表示制御装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a display control device having a display resolution conversion function.

(従来の技術) 近年、オフィスオートメーション機器は益々軽薄短小
化される傾向にあり、ディスプレイユニットを備えたワ
ークステーションに於いても、表示体にプラズマディス
プレイパネル、液晶パネル等の所謂フラットディスプレ
イパネルを使用して小形、軽量化を計ることが考えられ
る。これらのフラットディスプレイパネルは製造技術的
に高解像度化が難しく、パーソナルコンピュータ等の比
較的低解像度の分野に於いて普及しつつある。しかしな
がら高解像度な分野に属するワークステーションに於い
ても小形、軽量化に対する要求はますます強くなる一方
であり、またソフトウェア資産の観点からソフトウェア
の互換性を要求しつつ、小形、軽量化が要求されてい
る。これは単にキャラクタディスプレイに於いてはさほ
ど問題とならない。即ち、文字を構成するドットフォン
トのドット数をしかるべき解像度に合わせることによっ
て容易に実現できるからである。問題はグラフィック表
示に於ける解像度の差分をどのように吸収するかにあ
る。この差分の吸収は、解像度を意識した変換プログラ
ムによって変換したり、ハードウェアによって解像度変
換を行なうことによって実現される。
(Prior art) In recent years, office automation equipment has become increasingly light and thin, and so-called flat display panels such as plasma display panels and liquid crystal panels are used as display bodies even in workstations equipped with display units. It is conceivable to reduce the size and weight. These flat display panels are difficult to increase in resolution due to manufacturing technology, and are becoming widespread in relatively low resolution fields such as personal computers. However, the demand for smaller and lighter workstations in the field of high-resolution fields is becoming more and more important. ing. This is simply not a problem in character displays. That is, it can be easily realized by adjusting the number of dots of the dot font constituting the character to an appropriate resolution. The problem is how to absorb the difference in resolution in the graphic display. The absorption of the difference is realized by conversion by a conversion program which is aware of the resolution, or by performing resolution conversion by hardware.

(発明が解決しようとする課題) 上記した解像度変換手段のうち、前者の変換プログラ
ムによる解像度変換手段に於いては、変換プログラムが
動作するだけの遅延が発生し、更に閉面塗潰し等の機能
については解像度変換の計算誤差により閉面でなくなる
ことがあり、塗潰しのあふれが生じてしまう欠点があ
る。又、後者のハードウェアによる解像度変換手段に於
いては解像度変換のためのタイミング制御が非常に複雑
で、その実現には非常に多くのハードウェアを必要と
し、コスト面でも、又、信頼性の面でも問題があった。
(Problems to be Solved by the Invention) Among the above-mentioned resolution conversion means, in the resolution conversion means based on the former conversion program, there is a delay for operating the conversion program, and further, functions such as closed surface painting and the like are performed. However, there is a disadvantage that the surface may not be a closed surface due to a calculation error of the resolution conversion, and overflow of the paint may occur. In the latter hardware resolution conversion means, the timing control for the resolution conversion is very complicated, and the realization thereof requires a very large amount of hardware. There was also a problem in terms of aspects.

又、Y方向の解像度変換手段として、フレームバッフ
ァから読出された1ライン分のイメージデータを貯える
ラインバッファを備え、同ラインバッファに1ライン分
のイメージデータを貯えた後、フレームバッファに同期
してラインバッファをアクセスし、ライン相互のドット
データをオアしてY方向の圧縮を行なう機構が存在した
が、この機構はY方向解像度変換のためのラインバッフ
ァを必要とするとともに、上記各バッファのアクセス機
構が非常に繁雑となる欠点を有していた。
Further, as a resolution conversion means in the Y direction, a line buffer for storing one line of image data read from the frame buffer is provided, and after storing one line of image data in the same line buffer, the line buffer is synchronized with the frame buffer. There has been a mechanism for accessing the line buffer and ORing dot data between lines to perform compression in the Y direction. However, this mechanism requires a line buffer for Y direction resolution conversion. The mechanism had the disadvantage that it was very complicated.

本発明は上記実情に鑑みなされたもので、上記したよ
うな解像度変換機構を簡単なハードウェア構成にて容易
に実現できる表示制御装置を提供することを目的とす
る。
The present invention has been made in view of the above circumstances, and has as its object to provide a display control device capable of easily realizing the above-described resolution conversion mechanism with a simple hardware configuration.

[発明の構成] (課題を解決するための手段及び作用) 本発明は、グラフィックメモリに展開されたイメージ
のX方向の解像度を変換する機構と、同機構で変換され
たイメージを貯える1フレーム分以上の記憶容量をもつ
バッファと、同バッファに貯えられたイメージのY方向
の解像度を変換する機構と、ディスプレイユニットの1
フレーム表示時間内に上記グラフィックメモリから1フ
レーム分のイメージを読出し上記X方向解像度変換機構
を介して上記バッファへ書込む第1のタイミング制御機
構と、上記ディスプレイユニットの表示タイミングに同
期して上記バッファに貯えられたイメージを読出し上記
Y方向解像度変換機構で解像度変換する第2のタイミン
グ制御手段とを有して、X方向解像度変換とY方向解像
度変換を上記バッファを挟んで独立させ、変換対象とな
る或る特定の解像度をもった情報アクセスタイミング
と、上記情報とは異なる解像度をもつディスプレイユニ
ットの表示のためのアクセスタイミングとをそれぞれ独
立させて、メモリアクセスという単純な動作に置換えた
構成としたもので、これによりハードウェアによる解像
度変換機構を簡単な回路構成で容易に実現できる。
[Configuration of the Invention] (Means and Actions for Solving the Problems) The present invention provides a mechanism for converting the resolution of an image expanded in a graphic memory in the X-direction, and a frame for storing an image converted by the mechanism. A buffer having the above storage capacity, a mechanism for converting the resolution in the Y direction of the image stored in the buffer,
A first timing control mechanism for reading an image for one frame from the graphic memory within the frame display time and writing the image to the buffer via the X-direction resolution conversion mechanism; and a buffer for synchronizing the display timing of the display unit. Second timing control means for reading out the image stored in the Y-direction resolution conversion mechanism by the Y-direction resolution conversion mechanism, making the X-direction resolution conversion and the Y-direction resolution conversion independent with respect to the buffer, and The information access timing having a certain specific resolution and the access timing for display of a display unit having a resolution different from the above information are made independent, and replaced with a simple operation of memory access. This allows a simple hardware resolution conversion mechanism. It can be easily realized in road construction.

又、本発明は、表示対象となるイメージをY方向の圧
縮率により定まるライン間隔でY方向隣接ドット相互を
論理演算し圧縮する解像度変換手段をもつ表示制御方式
に於いて、フレームメモリを上記演算の対象となるライ
ンのイメージと演算の対象とならないラインのイメージ
とをそれぞれ別個に保持する複数の組に分割する手段
と、同分割されたメモリの演算の対象となる組相互のラ
インイメージを入力し対応ドット毎に論理演算する論理
回路と、同回路より得られるラインイメージと上記演算
の対象とならないラインイメージのいずれか一方を選択
し解像度変換された表示データとして出力する選択回路
とを有してなる構成としたもので、これによりY方向解
像度変換のためのラインバッファを不要にして簡単なメ
モリ制御により解像度変換機構を実現できる。
The present invention also relates to a display control system having a resolution conversion means for logically operating and compressing adjacent dots in the Y direction at a line interval determined by a compression ratio in the Y direction to compress an image to be displayed. Means for dividing the image of the line to be processed and the image of the line not to be processed separately into a plurality of sets, and inputting the line images of the sets to be processed in the divided memory A logic circuit that performs a logical operation for each corresponding dot, and a selection circuit that selects one of a line image obtained by the circuit and a line image not to be subjected to the operation and outputs the converted image data as resolution-converted display data. This eliminates the need for a line buffer for Y-direction resolution conversion, and enables simple memory control for resolution. It can realize the conversion mechanism.

(実施例) 以下図面を参照して本発明の実施例を説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の第1実施例を示すブロック図であ
る。
FIG. 1 is a block diagram showing a first embodiment of the present invention.

図中、1は直線、円等のグラフィックコマンドをイメ
ージ展開して格納するグラフィックメモリ(GM)であ
り、ここでは、従来のあるターゲットに定めたディスプ
レイの解像度と同等の解像度をもつ。2は上記グラフィ
ックメモリ1に格納された情報の解像度に合わせて情報
を読み出すべく、同メモリ1のメモリアドレスと読み出
しタイミング信号を発生する第1のタイミングジェネレ
ータ(TIM1)である。3はグラフィックメモリ1に貯え
られたイメージ情報を対象にX方向の解像度変換を行な
うX方向解像度変換機構であり、所定の縮小・拡大機構
をもつ。4は上記X方向解像度変換機構3の変換出力デ
ータを貯えるバッファメモリ(BM)であり、X方向の情
報に関しては今回対象とするディスプレイユニットの解
像度に合致しており、Y方向の情報に関しては従来の解
像度に合致している。このバッファメモリ4は、X方向
の解像度変換後の情報を書込むタイミングと、Y方向の
解像度変換のために情報を読み出すタイミングとがそれ
ぞれ非同期できるように制御される。ここではY方向の
オアリング間引きによる解像度変換(圧縮)のために2
つ以上のアドレスが同時に読み出される機能を持つ。
In the figure, reference numeral 1 denotes a graphic memory (GM) that develops graphic commands such as straight lines and circles and stores them, and has a resolution equivalent to the resolution of a display set as a conventional target. Reference numeral 2 denotes a first timing generator (TIM1) for generating a memory address of the memory 1 and a read timing signal in order to read information in accordance with the resolution of the information stored in the graphic memory 1. Reference numeral 3 denotes an X-direction resolution conversion mechanism for performing X-direction resolution conversion on image information stored in the graphic memory 1, and has a predetermined reduction / enlargement mechanism. Reference numeral 4 denotes a buffer memory (BM) for storing the conversion output data of the X-direction resolution conversion mechanism 3. The buffer memory (BM) for the X-direction information matches the resolution of the target display unit this time. Of the resolution. The buffer memory 4 is controlled so that the timing of writing the information after the resolution conversion in the X direction and the timing of reading the information for the resolution conversion in the Y direction can be asynchronous with each other. Here, 2 is used for resolution conversion (compression) by thinning out the ORing in the Y direction.
It has the function of reading more than one address simultaneously.

5は今回対象とするディスプレイユニットの解像度に
合わせて表示情報を読み出すためのメモリアドレス、及
び表示位置を示すラスタアドレス等の情報を発生する第
2のタイミングジェネレータ(TIM2)である。6はY方
向の解像度変換を行なうY方向解像度変換機構であり、
概念的には上記X方向解像度変換機構3と同等の構成を
なす。
Reference numeral 5 denotes a second timing generator (TIM2) for generating information such as a memory address for reading display information in accordance with the resolution of the display unit to be processed this time and a raster address indicating a display position. Reference numeral 6 denotes a Y-direction resolution conversion mechanism for performing resolution conversion in the Y-direction.
Conceptually, it has the same configuration as the X-direction resolution conversion mechanism 3.

11は文字情報をコードで格納するキャラクタメモリ
(CM)である。12は上記キャラクタメモリ11より読み出
された文字コードと文字パターン内の表示位置によって
特定のパターンを発生するキャラクタジェネレータ(C
G)である。13はグラフィックメモリ1及びキャラクタ
ジェネレータ12からの各出力をオア(OR)して一元化さ
れた表示情報を得るオア回路である。14はCRTディスプ
レイ等を用いたディスプレイユニット(DSP)である。
Reference numeral 11 denotes a character memory (CM) that stores character information in codes. Reference numeral 12 denotes a character generator (C) that generates a specific pattern based on the character code read from the character memory 11 and the display position in the character pattern.
G). An OR circuit 13 obtains unified display information by ORing the outputs from the graphic memory 1 and the character generator 12. Reference numeral 14 denotes a display unit (DSP) using a CRT display or the like.

第2図(a)乃至(c)はそれぞれ上記実施例の解像
度変換処理動作を説明するための処理パターン例を示す
図であり、ここではX方向及びY方向にそれぞれオアリ
ング間引きにより2/3圧縮した場合を例示している。
FIGS. 2 (a) to 2 (c) are diagrams showing examples of processing patterns for explaining the resolution conversion processing operation of the above embodiment. Here, 2/3 compression is performed by thinning out the ORing in the X and Y directions, respectively. FIG.

ここで第1図及び第2図を参照して上記第1実施例の
動作を説明する。
The operation of the first embodiment will now be described with reference to FIGS.

グラフィックメモリ1に貯えられた第2図(a)に示
す情報は、第1のタイミングジェネレータ2で生成され
た情報に従うタイミング制御で読み出され、X方向解像
度変換機構3により第2図(b)に示す如くX方向のみ
解像度変換される。ここでは2/3オアリング縮小され
る。
The information shown in FIG. 2A stored in the graphic memory 1 is read out by the timing control according to the information generated by the first timing generator 2, and is read by the X-direction resolution conversion mechanism 3 in FIG. The resolution is converted only in the X direction as shown in FIG. Here it is reduced by 2/3 oring.

このX方向解像度変換機構3で縮小された情報は上記
第1のタイミングジェネレータ2で生成された情報に従
うタイミング制御でバッファメモリ4に格納される。こ
の際の格納単位はバッファメモリ4のデータ幅によって
決定される。
The information reduced by the X-direction resolution conversion mechanism 3 is stored in the buffer memory 4 by timing control according to the information generated by the first timing generator 2. The storage unit at this time is determined by the data width of the buffer memory 4.

上記バッファメモリ4に格納された情報は第2のタイ
ミングジェネレータ5で生成された情報に従うタイミン
グ制御で読み出され、Y方向解像度変換機構6により第
2図(c)に示す如くY方向のみ解像度変換される。こ
こでは2/3オアリング縮小さされるが、この縮小処理は
先ずライン1,2の情報が同時に読み出されて対応ドット
毎にオアリングされ、続いてライン4,5、ライン7,8の順
に上記同様に対応ドット毎にオアリングされる。即ち、
縮小に際してオアリングすべきラスタの情報を同時に読
み出すことにより、ディスプレイユニット14と異なる縮
小前の解像度をもつ情報を縮小後の解像度をもつディス
プレイユニット14の表示タイミングに合わせていとも簡
単に表示出力できる。この結果、第2図(a)の解像度
をもった情報が同図(c)の解像度をもってディスプレ
イユニット14に表示される。尚、キャラクタメモリ11、
及びキャラクタジェネレータ12の動作については既存の
装置と同様であるため、ここではその動作説明を省略す
る。
The information stored in the buffer memory 4 is read out by the timing control according to the information generated by the second timing generator 5, and the Y-direction resolution conversion mechanism 6 converts the resolution only in the Y-direction as shown in FIG. Is done. Here, the reduction is performed by 2/3 oring reduction. In this reduction processing, first, information on lines 1 and 2 is simultaneously read and ORed for each corresponding dot, and then lines 4, 5, and lines 7 and 8 are performed in the same manner as above. Are ORed for each dot corresponding to. That is,
By simultaneously reading the raster information to be ORed at the time of reduction, information having a resolution before reduction different from that of the display unit 14 can be easily displayed and output even if the display timing of the display unit 14 having the reduced resolution is adjusted. As a result, information having the resolution shown in FIG. 2A is displayed on the display unit 14 with the resolution shown in FIG. In addition, the character memory 11,
The operation of the character generator 12 is the same as that of the existing device, and the description of the operation is omitted here.

このように、X方向解像度変換、Y方向解像度変換を
バッファメモリ4を介してそれぞれ独立させることによ
り、或る従来解像度をもった情報のアクセスタイミング
と、上記情報とは異なる解像度をもつディスプレイユニ
ットの表示のためのアクセスタイミングとを完全に独立
でき、メモリアクセスという単純な動作に置換えること
によって簡単に解像度を変換できる。又、従来解像度の
グラフィックメモリを持ち、この情報をソフトウェアが
読み出すことで、ソフトウェアの互換性を保証でき、デ
ィスプレイユニット14の解像度を何等意識することなく
従来解像度に従うソフトウェアを有効活用できる。
As described above, the X-direction resolution conversion and the Y-direction resolution conversion are made independent from each other via the buffer memory 4, so that the access timing of information having a certain conventional resolution and the display unit having a resolution different from the above-mentioned information can be obtained. The access timing for display can be completely independent, and the resolution can be easily converted by replacing it with a simple operation called memory access. In addition, since a graphic memory having a conventional resolution is provided, and the information is read out by the software, the compatibility of the software can be assured, and the software according to the conventional resolution can be effectively used without being conscious of the resolution of the display unit 14.

次に、第3図を参照して本発明の第2実施例を説明す
る。
Next, a second embodiment of the present invention will be described with reference to FIG.

第3図は本発明の第2実施例を示すブロック図であ
り、ここでは解像度変換の対象となる画像情報をX方向
及びY方向にそれぞれ2/3圧縮する場合を例にとる。
FIG. 3 is a block diagram showing a second embodiment of the present invention. Here, a case where image information to be subjected to resolution conversion is compressed by 2/3 in the X and Y directions, respectively, is taken as an example.

図中、31は解像度変換の対象となる画像情報をX方向
にのみ2/3オアリング縮小するX方向オア圧縮回路であ
る。32乃至34は上記圧縮率に応じて分割(組分け)され
たフレームバッファ(F−BUS)であり、32は[3n]本
目のスキャンラインのみが貯えられるフレームバッフ
ァ、33は[3n+1]本目のスキャンラインのみが貯えら
れるフレームバッファ、34は[3n+2]本目のスキャン
ラインのみが貯えられるフレームバッファである。35,3
6は画像情報をY方向にのみ2/3オアリング縮小するY方
向オア圧縮回路37の構成要素をなすもので、35はフレー
ムバッファ32に貯えられた[3n]本目のスキャンライン
とフレームバッファ33に貯えられた[3n+1]本目のス
キャンラインをY方向対応ドット毎にオアをとるオア回
路、36はオア回路35によりオア圧縮されたスキャンライ
ンとフレームバッファ34に貯えられた[3n+2]本目の
スキャンラインを交互に出力するセレクタである。
In the figure, reference numeral 31 denotes an X-direction OR compression circuit for reducing image information to be subjected to resolution conversion by 2/3 ORing only in the X direction. 32 to 34 are frame buffers (F-BUS) divided (grouped) in accordance with the compression ratio, 32 is a frame buffer storing only the [3n] th scan line, and 33 is the [3n + 1] th scan line. A frame buffer 34 stores only scan lines, and a frame buffer 34 stores only [3n + 2] th scan lines. 35,3
Reference numeral 6 denotes a component of a Y-direction OR compression circuit 37 for reducing the image information by 2/3 ORing only in the Y-direction. 35 denotes a [3n] -th scan line stored in the frame buffer 32 and a frame buffer 33. An OR circuit for ORing the stored [3n + 1] -th scan line for each dot corresponding to the Y direction, and a scan line OR-compressed by an OR circuit 35 and a [3n + 2] -th scan line stored in the frame buffer 34 Are output alternately.

ここで上記第3図に示す第2実施例の動作を第2図を
参照しながら説明する。
Here, the operation of the second embodiment shown in FIG. 3 will be described with reference to FIG.

解像度変換の対象となる第2図(a)に示す画像情報
(原画像)はシリアルにX方向オア圧縮回路31に入力さ
れ、第2図(b)に示すようにX方向に2/3オアリング
縮小される。このX方向に2/3縮小された情報は、スキ
ャンライン単位で、n本めフレームバッファ32に、n+
1本目はフレームバッファ33に、n+2本目はフレーム
バッファ34に順次書込まれて行く。
The image information (original image) shown in FIG. 2 (a) to be subjected to resolution conversion is serially input to the X-direction OR compression circuit 31, and 2/3 ORing in the X-direction as shown in FIG. 2 (b). Scaled down. The information reduced by 2/3 in the X direction is stored in the n-th frame buffer 32 in units of scan lines in n +
The first data is sequentially written into the frame buffer 33, and the (n + 2) th data is sequentially written into the frame buffer.

又、上記フレームバッファ32,33,34に貯えられた情報
は変換すべきリフレッシュ速度で読み出されるが、この
際、先ずフレームバッファ32とフレームバッファ33より
同時に1スキャンライン分の情報を読み出し、同情報を
Y方向オア圧縮回路37のオア回路35でオア圧縮した後、
セレクタ36を介して出力する。次にフレームバッファ34
より1スキャンライン分の情報を読み出し、セレクタ36
を介してする。この動作を繰返し実行することにより、
Y方向オア圧縮回路37から、X方向、Y方向にそれぞれ
2/3圧縮された。第2図(c)に示す画像情報が出力さ
れ、ディスプレイユニットに表示される。
The information stored in the frame buffers 32, 33, and 34 is read at the refresh rate to be converted. At this time, information for one scan line is simultaneously read from the frame buffer 32 and the frame buffer 33 at the same time. Is OR-compressed by the OR circuit 35 of the Y-direction OR compression circuit 37,
Output via selector 36. Next, frame buffer 34
The information for one scan line is read from the
Through. By repeatedly performing this operation,
From the Y direction OR compression circuit 37, in the X direction and Y direction respectively
2/3 compressed. The image information shown in FIG. 2 (c) is output and displayed on the display unit.

このようなオア圧縮による解像度変換手段により、従
来必要不可欠であったY方向オア圧縮のためのラインバ
ッファが不要となり、更に同バッファのアクセス機構が
不要となることから装置全体の構成を簡素化できる。
Such resolution conversion means by OR compression eliminates the need for a line buffer for OR compression in the Y direction, which is indispensable in the past, and further eliminates the need for an access mechanism for the buffer, thereby simplifying the configuration of the entire apparatus. .

尚、上記した実施例ではX方向、Y方向共に2/3圧縮
する場合を例に説明したが、他の変換倍率に於いても実
現可能である。
In the above-described embodiment, the case where the compression is performed by 2/3 in both the X direction and the Y direction has been described as an example.

[発明の効果] 以上詳記したように本発明の表示制御装置によれば、
グラフィックメモリに展開されたイメージのX方向の解
像度を変換する機構と、同機構で変換されたイメージを
貯える1フレーム分以上の記憶容量をもつバッファと、
同バッファに貯えられたイメージのY方向の解像度を変
換する機構と、ディスプレイユニットの1フレーム表示
時間内に上記グラフィックメモリから1フレーム分のイ
メージを読出し上記X方向解像度変換機構を介して上記
バッファへ書込む第1のタイミング制御機構と、上記デ
ィスプレイユニットの表示タイミングに同期して上記バ
ッファに貯えられたイメージを読出し上記Y方向解像度
変換機構で解像度変換する第2のタイミング制御手段と
を有して、X方向解像度変換とY方向解像度変換を上記
バッファを挟んで独立させ、変換対象となる或る特定の
解像度をもった情報のアクセスタイミングと、上記情報
とは異なる解像度をもつディスプレイユニットの表示の
ためのアクセスタイミングとをそれぞれ独立させて、メ
モリアクセスという単純な動作に置換えた構成としたこ
とにより、ハードウェアによる解像度変換機構を簡単な
回路構成で容易に実現できる。
[Effects of the Invention] As described above in detail, according to the display control device of the present invention,
A mechanism for converting the resolution of the image developed in the graphic memory in the X direction, a buffer having a storage capacity of one frame or more for storing the image converted by the mechanism,
A mechanism for converting the resolution in the Y direction of the image stored in the buffer, and reading an image for one frame from the graphic memory within one frame display time of the display unit, to the buffer via the X direction resolution conversion mechanism A first timing control mechanism for writing, and a second timing control means for reading out the image stored in the buffer in synchronization with the display timing of the display unit and performing resolution conversion by the Y-direction resolution conversion mechanism. The X-direction resolution conversion and the Y-direction resolution conversion are made independent with the buffer interposed therebetween, so that the access timing of information having a certain specific resolution to be converted and the display timing of a display unit having a resolution different from the above information are displayed. And memory access timing independently of each other. By was replaced by a simple operation structure can be easily realized resolution conversion mechanism hardware with a simple circuit configuration.

又、本発明の表示制御装置によれば、表示対象となる
イメージをY方向の圧縮率により定まるライン間隔でY
方向隣接ドット相互を論理演算し圧縮する解像度変換手
段をもつ表示制御方式に於いて、フレームメモリを上記
演算の対象となるラインのイメージと演算の対象となら
ないラインのイメージとをそれぞれ別個に保持する複数
の組に分割する手段と、同分割されたメモリの演算の対
象となる組相互のラインイメージを入力し対応ドット毎
に論理演算する論理回路と、同回路より得られるライン
イメージと上記演算の対象とならないラインイメージの
いずれか一方を選択し解像度変換された表示データとし
て出力する選択回路とを有してなる構成したことによ
り、Y方向解像度変換のためのラインバッファを不要に
して簡単な構成で解像度変換機構を実現できる。
Further, according to the display control device of the present invention, the image to be displayed is displayed at the line interval determined by the compression ratio in the Y direction.
In a display control system having a resolution converting means for performing logical operation and compressing adjacent dots in a direction, a frame memory holds an image of a line to be operated on and an image of a line not to be operated separately. Means for dividing the set into a plurality of sets, a logic circuit for inputting a line image of the set to be operated on the divided memory and performing a logical operation for each corresponding dot, a line image obtained from the circuit, and A selection circuit for selecting one of the non-target line images and outputting as resolution-converted display data, thereby eliminating the need for a line buffer for Y-direction resolution conversion and simplifying the configuration. Can realize a resolution conversion mechanism.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第1実施例を示すブロック図、第2図
(a)乃至(c)はそれぞれ上記実施例に於ける解像度
変換動作を説明するためのパターン還移を示す図、第3
図は本発明の第2実施例を示すブロック図である。 1…グラフィックメモリ(GM)、2…第1のタイミング
ジェネレータ(TIM1)、3…X方向解像度変換機構、4
…バッファメモリ(BM)、5…第2のタイミングジェネ
レータ(TIM2)、6…Y方向解像度変換機構、11…キャ
ラクタメモリ(CM)、12…キャラクタジェネレータ(C
G)、13…オア回路、14…ディスプレイユニット(DS
P)、31…X方向オア圧縮回路、32,33,34…フレームバ
ッファ(F−BUF)、35…オア回路(OR)、36…セレク
タ、37…Y方向オア圧縮回路。
FIG. 1 is a block diagram showing a first embodiment of the present invention, and FIGS. 2 (a) to 2 (c) are diagrams each showing a pattern transfer for explaining a resolution conversion operation in the above embodiment. 3
FIG. 7 is a block diagram showing a second embodiment of the present invention. 1. Graphic memory (GM), 2. First timing generator (TIM1), 3. X-direction resolution conversion mechanism, 4.
... Buffer memory (BM), 5 ... second timing generator (TIM2), 6 ... Y-direction resolution conversion mechanism, 11 ... Character memory (CM), 12 ... Character generator (C
G), 13… OR circuit, 14… Display unit (DS
P), 31 ... X direction OR compression circuit, 32, 33, 34 ... frame buffer (F-BUF), 35 ... OR circuit (OR), 36 ... selector, 37 ... Y direction OR compression circuit.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所定の表示解像度をもつディスプレイユニ
ットと、表示イメージが展開されるグラフィックメモリ
と、同メモリに展開されたイメージのX方向の解像度を
変換する第1の解像度変換手段と、同手段で変換された
イメージを貯える少なくとも1フレーム分のイメージ記
憶容量をもつバッファと、同バッファに貯えられたイメ
ージのY方向の解像度を変換する第2の解像度変換手段
と、上記ディスプレイユニットの1フレーム表示時間内
に、上記グラフィックメモリから1フレーム分のイメー
ジを読出し上記第1の解像度変換手段で解像度変換した
後、上記バッファへ書込む第1のタイミング制御手段
と、上記ディスプレイユニットの表示タイミングに同期
して上記バッファに貯えられたイメージを読出し上記第
2の解像度変換手段で解像度変換する第2のタイミング
制御手段とを具備してなることを特徴とする表示制御装
置。
A display unit having a predetermined display resolution; a graphic memory in which a display image is expanded; a first resolution conversion means for converting the resolution of the image expanded in the memory in the X direction; A buffer having an image storage capacity for at least one frame for storing the image converted in step (a), second resolution conversion means for converting the resolution in the Y direction of the image stored in the buffer, and one frame display of the display unit In time, an image for one frame is read out from the graphic memory, and the resolution is converted by the first resolution conversion means, and then written into the buffer. The first timing control means is synchronized with the display timing of the display unit. Read out the image stored in the buffer by using the second resolution conversion means. Display control apparatus characterized by comprising and a second timing control means for resolution conversion.
【請求項2】表示対象となるイメージをY方向の圧縮率
により定まるライン間隔でY方向隣接ドット相互を論理
演算し圧縮する解像度変換手段をもつ表示制御方式であ
って、上記演算の対象となるラインのイメージと演算の
対象とならないラインのイメージとをそれぞれ別個に保
持する複数の組に分割されたフレームメモリと、同メモ
リの演算の対象となる組相互のラインイメージを入力し
対応ドット毎に論理演算する論理回路と、同回路より得
られるラインイメージと上記演算の対象とならないライ
ンイメージのいずれか一方を選択し出力する選択回路と
を具備してなることを特徴とする表示制御装置。
2. A display control method comprising a resolution conversion means for performing logical operation on adjacent dots in the Y direction at a line interval determined by a compression ratio in the Y direction and compressing an image to be displayed, and performing the operation. A frame memory divided into a plurality of sets that separately hold a line image and an image of a line that is not the target of operation, and a line image of the target set of the memory that is divided into a plurality of sets. A display control device comprising: a logic circuit that performs a logical operation; and a selection circuit that selects and outputs one of a line image obtained by the circuit and a line image that is not an object of the operation.
JP63009578A 1988-01-21 1988-01-21 Display control device Expired - Lifetime JP2713938B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63009578A JP2713938B2 (en) 1988-01-21 1988-01-21 Display control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63009578A JP2713938B2 (en) 1988-01-21 1988-01-21 Display control device

Publications (2)

Publication Number Publication Date
JPH01185780A JPH01185780A (en) 1989-07-25
JP2713938B2 true JP2713938B2 (en) 1998-02-16

Family

ID=11724195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63009578A Expired - Lifetime JP2713938B2 (en) 1988-01-21 1988-01-21 Display control device

Country Status (1)

Country Link
JP (1) JP2713938B2 (en)

Also Published As

Publication number Publication date
JPH01185780A (en) 1989-07-25

Similar Documents

Publication Publication Date Title
JPH06167966A (en) Display circuit
JPH09245179A (en) Computer graphic device
JPH05158464A (en) Resolution converting circuit
US5621866A (en) Image processing apparatus having improved frame buffer with Z buffer and SAM port
US5321805A (en) Raster graphics engine for producing graphics on a display
JP2713938B2 (en) Display control device
JP2613933B2 (en) Display capacity conversion device and display system
KR100308586B1 (en) Image regeneration device
JPS6362750B2 (en)
JPS6125192B2 (en)
JPS6032088A (en) Crt display terminal
JPH0863595A (en) Method and device for rotation processing of image
JP2558248B2 (en) Image processing apparatus and method
JP3004993B2 (en) Image processing device
JP2605609B2 (en) Dot display processing device
JPH0388022A (en) Image display device
JPH0415689A (en) Image display circuit
JPS6057373A (en) Memory signal pattern rotation system
JPH0695654A (en) Moving image transfer controller
JPS63124178A (en) Picture processor
JPS5830785A (en) Display unit
JPS5975285A (en) Display screen split control system
JPH034379A (en) Graphic output system
JPH04143793A (en) Display device
JPS63292378A (en) Image producing device