JP2709509B2 - Bipolar transistor amplifier circuit - Google Patents

Bipolar transistor amplifier circuit

Info

Publication number
JP2709509B2
JP2709509B2 JP12124189A JP12124189A JP2709509B2 JP 2709509 B2 JP2709509 B2 JP 2709509B2 JP 12124189 A JP12124189 A JP 12124189A JP 12124189 A JP12124189 A JP 12124189A JP 2709509 B2 JP2709509 B2 JP 2709509B2
Authority
JP
Japan
Prior art keywords
bipolar transistor
ground
line
signal line
bias power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12124189A
Other languages
Japanese (ja)
Other versions
JPH02301205A (en
Inventor
佳紀 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP12124189A priority Critical patent/JP2709509B2/en
Publication of JPH02301205A publication Critical patent/JPH02301205A/en
Application granted granted Critical
Publication of JP2709509B2 publication Critical patent/JP2709509B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION 【産業上の利用分野】[Industrial applications]

本発明は、広帯域信号を増幅するのに好適なバイポー
ラトランジスタ増幅回路に関する。
The present invention relates to a bipolar transistor amplifier circuit suitable for amplifying a wideband signal.

【従来の技術】[Prior art]

従来、第5図を伴って次に述べるトランジスタ増幅回
路が提案されている。 すなわち、一端aから、直流阻止兼結合用容量素子2
を通じて信号入力端1を導出し且つ塞流用インダクタン
ス素子4を通じて直流バイアス電源端3を導出し、他端
bを、終端抵抗5及び直流阻止兼結合用容量素子6を通
じて接地に接続している直流阻止しない入力信号線路L1
を有する。 また、一端cから、直流阻止兼結合用容量素子8を通
じて信号出力端7を導出し且つ塞流用インダクタンス素
子10を通じて直流バイアス電源端9を導出し、他端d
を、終端抵抗11及び直流阻止兼結合用容量素子12を通じ
て接地に接続している出力信号線路L2を有する。 さらに、ゲートを、入力信号線路L1に、接地に接続し
ている一端b側から信号入力端1及び直流バイアス電源
端3を導出している他端a側に向って順次とった複数n
個の接続点P1、P2………Pnにおいて、それぞれ接続し、
ドレインを、出力信号線路L2に、信号出力端7及び直流
バイアス電源端9を導出している一端C側から接地に接
続している他端d側に向って順次とった複数n個の接続
点M1、M2………Mnにおいて、それぞれ接続し、ソースを
ともに接地に接続している複数n個の電界効果トランジ
スタQ1、Q2………Qnを有する。 なお、第5図において、入力信号線路L1におけるl1
l2………l(n+1)は、入力信号線路L1の一端b及び接続点
P1間、接続点P1及びP2間、………接続点Pn及び入力信号
線路L1の一端a間の直流阻止しない等価インピーダンス
またはそれら間に介挿している直流阻止しないインピー
ダンス素子を示す。 また、出力信号線路L2におけるm1、m2………m
(n+1)は、出力信号線路L2の一端c及び接続点M1間、接
続点M1及びM2間………接続点Mn及び出力信号線路L2の一
端d間の直流阻止しない等価インピーダンスまたはそれ
ら間に介挿している直流阻止しないインピーダンス素子
を示す。 さらに、q1、q2………qnは、電界効果トランジスタ
Q1、Q2………Qnのドレインと出力信号線路L2の接続点
M1、M2………Mnとの間の接続線路の、直流阻止しない等
価インピーダンスまたはそれら接続線路に介挿している
直流阻止しないインピーダンス素子を示す。 以上が、従来提案されているトランジスタ増幅回路の
構成である。 このような構成を有するトランジスタ増幅回路によれ
ば、直流バイアス電源端3に直流バイアス電源(図示せ
ず)を接続することによって、電界効果トランジスタ
Q1、Q2………Qnのゲート及びソース間に、それぞれ入力
信号線路L1の接続点Pn〜P1、Pn〜P2、……Pnを通じて所
要のバイアス電圧を与えることができる。 また、直流バイアス電源端9に他の直流バイアス電源
(図示せず)を接続することによって、電界効果トラン
ジスタQ1、Q2………Qnのドレイン及びソース間に、出力
信号線路L2の接続点M1、M1〜M2、………M1〜Mnを通じ
て、所要のバイアス電源を与えることができる。 さらに、信号入力端1に入力信号を供給すれば、その
入力信号が、入力信号線路L1に、接続点Pn、P(n-1)……
…P1を順次通る進行波として伝播し、そして、その入力
信号線路L1の接続点Pn、P(n-1)、………P1において得ら
れる入力信号成分が、電界効果トランジスタQn
Q(n-1)、………Q1のゲートにそれぞれ与えられる。 また、電界効果トランジスタQn、Q(n-1)………Q1のド
レインが、出力信号線路L1の接続点Mn〜M1、M(n-1)
M1、………M1を通じて信号出力端7に接続されている。 このため、直流バイアス電源端3及び9に所要の直流
バイアス電源を接続した状態で、信号入力端1に増幅さ
れるべき入力信号を供給すれば、入力信号線路L1の接続
点Pn、P(n-1)………P1においてそれぞれ得られる入力信
号成分が電界効果トランジスタQn、Q(n-1)………Q1にお
いてそれぞれ増幅され、そして、その増幅された信号成
分が、出力信号線路L2に接続点Mn、M(n-1)、………M1
ら出力信号線路L2の一端d側に進行波として伝播し、信
号出力端7に到り、よって信号出力端7から、信号入力
端3に供給される入力信号の増幅された出力信号が出力
される。 そして、この場合、入力信号線路L1上の接続点P1、P2
………Pnの位置、及び出力信号線路L2上の接続点M1、M2
………Mnの位置を予め適当に選んでおけば、入力信号が
広帯域の入力信号であっても、出力信号をそれに応じた
広帯域の出力信号として出力させることができる。 上述したところから、第5図に示すトランジスタ増幅
回路によれば、広帯域の入力信号を増幅することができ
る。
Conventionally, a transistor amplifier circuit described below with reference to FIG. 5 has been proposed. That is, from one end a, the DC blocking and coupling capacitive element 2
DC input terminal 1 and the DC bias power supply terminal 3 through the blocking inductance element 4, and the other end b is connected to the ground through the terminating resistor 5 and the DC blocking and coupling capacitive element 6. Not input signal line L 1
Having. Further, a signal output terminal 7 is derived from one end c through a DC blocking / coupling capacitive element 8, a DC bias power supply terminal 9 is derived through a blocking inductance element 10, and the other end d.
Is connected to the ground through a terminating resistor 11 and a capacitive element 12 for DC blocking and coupling. Further, a plurality of gates are sequentially taken on the input signal line L1 from one end b side connected to the ground to the other end a side from which the signal input end 1 and the DC bias power supply end 3 are led out.
Connected at each of the connection points P 1 , P 2 ... Pn ,
A plurality of n connection points are sequentially taken from the one end C side where the signal output end 7 and the DC bias power supply end 9 are led to the other end d side which is connected to the ground, on the output signal line L2. in M 1, M 2 ......... M n , each connects, having a plurality of n field-effect transistors Q 1, Q 2 ......... Q n that are connected to both a source grounded. In FIG. 5, l 1 in the input signal line L1,
l 2 ... l (n + 1) is one end b of the input signal line L1 and a connection point
Shown between P 1, between the connection point P 1 and P 2, the impedance element without DC blocking is interposed in the equivalent impedance or between them no DC blocking between the one end a of ......... connection point P n and the input signal line L1 . Further, m 1 , m 2 ... M in the output signal line L2
(n + 1) is between one end c and the connection point M 1 of the output signal line L2, equivalent without DC blocking between end d of the connecting points M 1 and M 2 between ......... connection point M n and the output signal line L2 Fig. 3 shows an impedance or an impedance element interposed therebetween that does not block direct current. Further, q 1, q 2 ......... q n , the field effect transistor
Q 1 , Q 2 ……… Connection point between the drain of Q n and the output signal line L2
It shows the DC-blocking equivalent impedance of the connection line between M 1 , M 2, ..., And Mn , or the DC-blocking impedance element inserted in the connection line. The above is the configuration of the conventionally proposed transistor amplifier circuit. According to the transistor amplifier circuit having such a configuration, by connecting a DC bias power supply (not shown) to the DC bias power supply terminal 3, the field-effect transistor
Q 1, Q between 2 gate and the source of ......... Q n, the connecting point P n to P 1 of the input signal line L1, respectively, P n to P 2, can provide the required bias voltage through ...... P n it can. Further, by connecting another DC bias power source (not shown) to a DC bias power supply terminal 9, between the field effect transistor Q 1, Q 2 the drain and source of ......... Q n, connection of the output signal line L2 A required bias power can be supplied through points M 1 , M 1 to M 2 ,..., M 1 to M n . Further, if an input signal is supplied to the signal input terminal 1, the input signal is connected to the input signal line L1 at the connection points P n , P (n−1).
... propagated as a traveling wave sequentially through P 1, The connection point P n of the input signal line L1, P (n-1) , the input signal components obtained in ......... P 1 is a field effect transistor Q n ,
Q (n-1), respectively applied to the gates of ......... Q 1. Further, the field effect transistor Q n, Q (n-1 ) the drain of ......... Q 1 is a connection point M n ~M 1 output signal lines L1, M (n-1) ~
M 1 ,... Are connected to the signal output terminal 7 through M 1 . Therefore, if an input signal to be amplified is supplied to the signal input terminal 1 in a state where the required DC bias power is connected to the DC bias power supply terminals 3 and 9, the connection points P n , P ( n-1) input signal components obtained respectively in ......... P 1 are respectively amplified in a field effect transistor Q n, Q (n-1 ) ......... Q 1, and, the amplified signal component, the output Propagating as a traveling wave from the connection points M n , M (n−1) ,... M 1 to the one end d of the output signal line L 2 to the signal line L 2, reaches the signal output terminal 7, and thus the signal output terminal 7 Outputs an amplified output signal of the input signal supplied to the signal input terminal 3. In this case, the connection points P 1 and P 2 on the input signal line L1
……… Pn position and connection points M 1 and M 2 on the output signal line L2
If the position of Mn is appropriately selected in advance, even if the input signal is a wideband input signal, the output signal can be output as a corresponding wideband output signal. As described above, the transistor amplifier circuit shown in FIG. 5 can amplify a wideband input signal.

【発明が解決しようとする課題】[Problems to be solved by the invention]

しかしながら、第5図に示す従来のトランジスタ増幅
回路の場合、電界効果トランジスタQ1〜Qnを能動素子と
して動作させているが、それら能動素子としての電界効
果トランジスタQ1〜Qnが、ゲートに対する入力信号電圧
の変化に対するドレインから出力される出力信号の電流
の変化(gm)をして、比較的低いため、出力信号を、比
較的低い電力でしか出力させることができない、という
欠点を有していた。 よって、本発明は、上述した欠点のない、新規なバイ
ポーラトランジスタ増幅回路を提案せんとするものであ
る。
However, the conventional transistor amplifier circuit shown in FIG. 5, but are operated field effect transistor Q 1 to Q n as active elements, field effect transistors Q 1 to Q n thereof as an active element, for the gate Since the change of the current of the output signal output from the drain with respect to the change of the input signal voltage (g m ) is relatively low, the output signal can be output with relatively low power. Was. Accordingly, the present invention proposes a novel bipolar transistor amplifier circuit that does not have the above-mentioned disadvantages.

【課題を解決するための手段】[Means for Solving the Problems]

本発明によるバイポーラトランジスタ増幅回路は、
一端から信号入力端と第1の直流バイアス電源端とを導
出し、他端を接地に接続している入力信号線路と、一
端から信号出力端と第2の直流バイアス電源端とを導出
し、他端を接地に接続している出力信号線路と、ベー
スを、上記入力信号線路に、上記接地に接続している一
端側から上記信号入力端及び上記第1の直流バイアス電
源端を導出している他端側に向って順次とった複数n個
の接続点P1、P2………Pnにおいて、それぞれ接続し、コ
レクタを、上記出力信号線路に、上記信号出力端及び上
記第2の直流バイアス電源端を導出している一端側から
上記接地に接続している他端側に向って順次とった複数
n個の接続点M1、M2………Mnにおいて、それぞれ接続
し、エミッタを、複数n個の容量素子C1、C2、………Cn
をそれぞれ通じて接地に接続している複数n個のバイポ
ーラトランジスタT1、T2………Tnと、一端を、接続点
Fnとして、上記バイポーラトランジスタTnのエミッタに
接続し、他端を接地に接続している抵抗線路とを有し、
そして、上記バイポーラトランジスタT1、T2………T
(n-1)のエミッタが、上記抵抗線路に、上記接地に接続
されている一端側から上記バイポーラトランジスタTn
エミッタに接続している他端側に向って順次とった複数
(n−1)個の接続点F1、F2………F(n-1)において、そ
れぞれ接続されている。
The bipolar transistor amplifier circuit according to the present invention comprises:
A signal input terminal and a first DC bias power supply terminal are derived from one end, an input signal line having the other end connected to ground, and a signal output terminal and a second DC bias power supply terminal are derived from one end, An output signal line having the other end connected to ground, a base connected to the input signal line, and the signal input terminal and the first DC bias power supply terminal derived from one end connected to the ground. a plurality of n connection points P 1, P 2 ......... P n taken sequentially toward the other end side are respectively connected, the collector, to the output signal line, the signal output terminal and said second At a plurality of n connection points M 1 , M 2, ..., M n sequentially taken from one end side from which the DC bias power supply end is led out to the other end side connected to the ground, respectively, an emitter, a plurality of n capacitor elements C 1, C 2, ......... C n
Are connected to the ground through each of the plurality of n bipolar transistors T 1 , T 2, ..., T n , and one end is connected to a connection point.
F n as a resistor line connected to the emitter of the bipolar transistor T n and the other end connected to ground,
The bipolar transistors T 1 , T 2 ... T
(n-1) the emitter of, to the resistor track, a plurality (n-1 taken successively toward the other end connected to the emitter of the bipolar transistor T n from one end connected to the ground ) Connection points F 1 , F 2 ... F (n-1) .

【作用・効果】[Action / Effect]

本発明によるバイポーラトランジスタ増幅回路によれ
ば、第1の直流バイアス電源端から、入力信号線路の第
1の直流バイアス電源端側の一端から接続点Pi(i=
1、2………n)までの線路分と、バイポーラトランジ
スタTiのベース及びエミッタと、抵抗線路の接続点Fi
ら接地までの抵抗線路分とを通って接地に到るバイポー
ラトランジスタTiのベース・エミッタ直流バイアス電流
路が形成されている。 また、第2の直流バイアス電源端から、出力信号線路
の第2の直流バイアス電源端側の一端から接続点Miまで
の線路分と、バイポーラトランジスタTiのコレクタ及び
エミッタと、抵抗線路の接続点Fiから接地までの抵抗線
路分とを通って接地に到るバイポーラトランジスタTi
コレクタ・エミッタ直流バイアス電流路が形成されてい
る。 さらに、信号入力端から入力信号線路の信号入力端側
の一端から接続点Piまでの線路分と、バイポーラトラン
ジスタTiのベース及びエミッタと、バイポーラトランジ
スタTiのエミッタから接地側をみた容量素子C1〜Cn及び
抵抗線路Rからなるインピーダンス回路Zgiを通って接
地に到るバイポーラトランジスタTiの入力信号線路が形
成されている。 また、信号出力端から、出力信号線路の信号出力端側
の一端から接続点Miまでの線路分と、バイポーラトラン
ジスタTiのコレクタ及びエミッタと、バイポーラトラン
ジスタTiのエミッタから接地側をみた容量素子C1〜Cn
び抵抗線路Rからなるインピーダンス回路Zgiとを通っ
て接地に到るバイポーラトランジスタTiの出力信号線路
が形成されている。 このため、第1及び第2の直流バイアス電源端に所要
の直流バイアス電源をそれぞれ与えている状態で、信号
入力端に入力信号を供給すれば、その入力信号が入力信
号線路上を接続点Pn、P(n-1)………P1を通って接地に向
う進行波として伝播し、そして、その伝播過程で、接続
点Pn、P(n-1)、………P1にそれぞれ得られる入力信号成
分が、バイポーラトランジスタTn、T(n-1)、………T1
おいてそれぞれ増幅され、その増幅された信号成分が出
力信号線路上を接続点Mn、M(n-1)、………M1から信号出
力端に向う進行波として伝播するという機構で、信号出
力端に、入力信号の増幅された出力信号が出力される。 そして、この場合、入力信号線路上の接続点P1、P2
……Pnの位置、及び出力信号線路上の接続点M1、M2……
…Mnの位置を予め適当に選んでおけば、入力信号が広帯
域の入力信号であっても、出力信号を、それに応じた広
帯域な出力信号として出力させることができる。 また、抵抗線路上の接続点F1、F2………Fn上の位置を
予め適当に選んでおけば、バイポーラトランジスタT1
T2………Tnのベースに互にほぼ等しいレベルを有する入
力信号成分を注入させることができ、さらには、これと
同時に、バイポーラトランジスタT1、T2………Tnのベー
ス・エミッタ間に互にほぼ等しい直流バイアス電圧を与
えることができる。 このため、全てのバイポーラトランジスタT1〜Tnを、
本来有している大きなgmをともに生かした能動素子とし
て動作させることができるので、出力信号を、第5図で
上述した従来のバイポーラトランジスタ増幅回路の場合
に比し高い電力で得ることができる。
According to the bipolar transistor amplifier circuit of the present invention, the connection point P i (i = i ) from the first DC bias power supply terminal to one end of the input signal line on the first DC bias power supply terminal side.
1, 2... N), the base and the emitter of the bipolar transistor T i , and the resistance of the resistance line from the connection point F i of the resistance line to the ground, and the bipolar transistor T i reaching the ground. The base-emitter DC bias current path is formed. Also, the second DC bias power supply terminal, and the line portion of the second from one end of the DC bias power supply end to the connection point M i output signal line, and the collector and emitter of the bipolar transistor T i, the connection resistance line the collector-emitter bias current path of the bipolar transistor T i from the point F i reaches the ground through a resistance line component to ground is formed. Further, the line portion of one end of the signal input terminal side to the connection point P i input signal path from the signal input terminal and a base and emitter of the bipolar transistor T i, a bipolar transistor T i capacitor viewed ground side from the emitter of the C 1 -C n and the input signal line of the bipolar transistor T i reaching through the impedance circuit Z gi comprising resistors line R to the ground is formed. Also, from the signal output terminal, viewed and the line portion of the one end of the signal output end side of the output signal line to a connection point M i, and the collector and emitter of the bipolar transistor T i, the ground side from the emitter of the bipolar transistor T i capacity element C 1 -C n and the resistor line output signal line of the bipolar transistor T i reaching through the impedance circuit Z gi consisting of R to the ground is formed. For this reason, if an input signal is supplied to the signal input terminal in a state where the required DC bias power is supplied to the first and second DC bias power supply terminals, the input signal passes through the connection point P on the input signal line. n , P (n-1) ……… propagates as a traveling wave toward ground through P 1 , and in the process of propagation, to connection points P n , P (n-1) , ……… P 1 The input signal components obtained are respectively amplified in the bipolar transistors T n , T (n−1) ,..., T 1 , and the amplified signal components are connected on the output signal line to the connection points M n , M (n -1), with mechanisms that propagate as a traveling wave toward the signal output from ......... M 1, the signal output terminal, the amplified output signal of the input signal is output. Then, in this case, the connection points P 1 , P 2 ,.
…… Pn position and connection points M 1 and M 2 on the output signal line
If the position of... Mn is appropriately selected in advance, even if the input signal is a wideband input signal, the output signal can be output as a corresponding wideband output signal. If the positions on the connection points F 1 , F 2, ..., F n on the resistance lines are appropriately selected in advance, the bipolar transistors T 1 , F 2
T 2 ......... T n input signal components each other have approximately equal levels based can be injected, further, at the same time, the base and emitter of the bipolar transistor T 1, T 2 ......... T n DC bias voltages substantially equal to each other can be applied therebetween. Therefore, all the bipolar transistors T 1 to T n are
Since it can be operated as an active element utilizing both the large g m inherently provided, an output signal can be obtained with higher power than in the case of the conventional bipolar transistor amplifier circuit described above with reference to FIG. .

【実施例】【Example】

次に、第1図を伴って本発明によるバイポーラトラン
ジスタ増幅回路の実施例を述べよう。 第1図において、第5図との対応部分には同一符号を
付して詳細説明を省略する。 第1図に示す本発明によるバイポーラトランジスタ増
幅回路は、第5図で上述した従来のトランジスタ増幅回
路の場合と同様の、一端aから、直流阻止兼結合用容量
素子2を通じて信号入力端1を導出し且つ塞流用インダ
クタンス素子4を通じて直流バイアス電源端3を導出
し、他端bを、終端抵抗5及び直流阻止兼結合用容量素
子6を通じて接地に接続している入力信号線路L1を有す
る。 また、第5図で上述した従来のトランジスタ増幅回路
の場合と同様の、一端cから、直流阻止兼結合用容量素
子8を通じて信号出力端7を導出し且つ塞流用インダク
タンス素子10を通じて直流バイアス電源端9を導出し、
他端dを、終端抵抗11及び直流阻止兼結合用容量素子12
を通じて接地に接続している出力信号線路L2を有する。 さらに、ベースを、入力信号線路L1に、接地に接続し
ている一端b側から信号入力端1及び直流バイアス電源
端3を導出している他端a側に向って順次とった複数n
個の接続点P1、P2………Pnにおいて、それぞれ接続し、
コレクタを、出力信号線路L2に、信号出力端7及び直流
バイアス電源端9を導出している一端c側から接地に接
続している他端d側に向って順次とった複数n個の接続
点M1、M2………Mnにおいて、それぞれ接続し、エミッタ
を複数n個の容量素子C1、C2………Cnを通じて接地に接
続している複数n個の電界効果トランジスタT1、T2……
…Tnを有する。 また、一端eを、接続点Fnとして、バイポーラトラン
ジスタTnのエミッタに接続し、他端fを接地に接続して
いる抵抗線路Rを有する。 そして、上述したバイポーラトランジスタT1、T2……
…T(n-1)のエミッタが、抵抗線路Rに、接地に接続され
ている一端f側からバイポーラトランジスタTnのエミッ
タに接続している他端e側に向って順次とった複数(n
−1)個の接続点F1、F2………F(n-1)において、それぞ
れ接続されている。 なお、第5図において、入力信号線路L1におけるl1
l2………l(n+1)は、第5図で上述した従来のトランジス
タ増幅回路の場合と同様の、入力信号線路L1の一端b及
び接続点P1間、接続点P1及びP2間、………接続点Pn及び
入力信号線路L1の一端a間の直流阻止しない等価インピ
ーダンスまたはそれら間に介挿している直流阻止しない
インピーダンス素子を示す。 また、出力信号線路L2におけるm1、m2………m
(n+1)も、第5図で上述した従来のトランジスタ増幅回
路の場合と同様の、出力信号線路L2の一端c及び接続点
M1間、接続点M1及びM2間………接続点Mn及び出力信号線
路L2の一端d間の直流阻止しないインピーダンスまたは
それら間に介挿している直流阻止しないインピーダンス
素子を示す。 さらに、q1、q2………qnは、バイポーラトランジスタ
T1、T2………Tnのコレクタと出力信号線路L2の接続点
M1、M2………Mnとの間の接続線路の直流阻止しない等価
インピーダンスまたはそれら接続線路に介挿している直
流阻止しないインピーダンス素子を示す。 また、抵抗線路Rにおいて、r1、r2………rnは、接続
点f1及び一端f間、接続点F2及びF1間、………Fn及びF
(n-1)間の抵抗素子を示す。 以上が、本発明によるバイポーラトランジスタ増幅回
路の実施例の構成である。 このような構成を有する本発明によるバイポーラトラ
ンジスタ増幅回路によれば、直流バイアス電源端3か
ら、入力信号線路L1の直流バイアス電源端3側の一端a
から接続点Pi(i=1、2………n)までの線路分と、
バイポーラトランジスタTiのベース及びエミッタと、抵
抗線路Rの接続点Fiから接地までの抵抗線路分とを通っ
て接地に到るバイポーラトランジスタTiのベース・エミ
ッタ直流バイアス電流路が形成されている。 また、直流バイアス電源端9から、出力信号線路L2の
直流バイアス電源端9側の一端cから接続点Miまでの線
路分と、バイポーラトランジスタTiのコレクタ及びエミ
ッタと、抵抗線路Rの接続点Fiから接地までの抵抗線路
分とを通って接地に到るバイポーラトランジスタTiのコ
レクタ・エミッタ直流バイアス電流路が形成されてい
る。 さらに、信号入力端1から、入力信号線路L1の信号入
力端1側の一端aから接続点Piまでの線路分と、バイポ
ーラトランジスタTiのベース及びエミッタと、バイポー
ラトランジスタTiのエミッタから接地側をみた容量素子
C1〜Cn及び抵抗線路Rからなるインピーダンス回路Zgi
とを通って接地に到るバイポーラトランジスタTiの入力
信号線路が形成されている。 また、信号出力端7から、出力信号線路L2の接続点Mi
までの線路分と、バイポーラトランジスタTiのコレクタ
及びエミッタと、バイポーラトランジスタTiのエミッタ
から接地側をみた容量素子C1〜Cn及び抵抗線路Rからな
るインピーダンス回路Zgiとを通って接地に到るバイポ
ーラトランジスタTiの出力信号線路が形成されている。 このため、直流バイアス電源端3及び9に所要の直流
バイアス電源(図示せず)をそれぞれ与えている状態
で、信号入力端1に入力信号を供給すれば、その入力信
号が入力信号線路L1上を接続点Pn、P(n-1)………P1を通
って接地に向う進行波として伝播し、そして、その伝播
過程で、接続点Pn、P(n-1)、………P1にそれぞれ得られ
る入力信号成分が、バイポーラトランジスタTn
T(n-1)、………T1においてそれぞれ増幅され、その増幅
された信号成分が出力信号線路L2上を接続点Mn
M(n-1)、………M1から信号出力端7に向う進行波として
伝播するという機構で、信号出力端7に入力信号の増幅
された出力信号が出力される。 そして、この場合、入力信号線路L1上の接続点P1、P2
………Pnの位置、及び出力信号線路L2上の接続点M1、M2
………Mnの位置を予め適当に選んでおけば、入力信号が
広帯域の入力信号であっても、出力信号をそれに応じた
広帯域の出力信号として出力させることができる。 また、抵抗線路R上の接続点F1、F2………Fn上の位置
(本例においては、抵抗線路Rの抵抗素子r1、r2、……
…rnの値)を、予め適当に選んでおけば、バイポーラト
ランジスタT1、T2………Tnが、比較的小さなベースから
みた入力抵抗を有することによって、信号入力端3か
ら、バイポーラトランジスタT1、T2………Tnのベースま
での入力信号線路L1の線路部において、バイポーラトラ
ンジスタT1、T2………Tnのベースに注入される入力信号
成分に互に異なる伝播損失を伴っても、それを補償し、
全てのバイポーラトランジスタT1〜Tnのベースに、レベ
ルの互にほぼ等しい入力信号成分を注入させることがで
き、さらには、これと同時に、バイポーラトランジスタ
T1〜Tnのベース・エミッタ間に互にほぼ等しい直流バイ
アス電圧を与えることができる。 いま、これにつき述べれば、次のとおりである。 すなわち、バイポーラトランジスタTi(i=1、2…
……n)は、第2図に示されている等価回路で示され
る。なお、第2図において、Bはベース端子、Eはエミ
ッタ端子、Cはコレクタ端子Rbはベース抵抗、Rcはコレ
クタ抵抗、Reはエミッタ抵抗、Reeはエミッタ微分抵
抗、Cbeは入力容量、Ccbは出力容量、Icは電流源をそれ
ぞれ示す。 いま、第3図に示すように、バイポーラトランジスタ
Tiのエミッタから接地側をみたインピーダンスをZgn
し、さらに、バイポーラトランジスタT1〜Tnのベース・
エミッタ間の入力インピーダンスが互に等しいとして、
そのインピーダンスをZiとし、バイポーラトランジスタ
Tiの入力インピーダンスは、これをZinとするとき、次
式で与えられる。 Zin=Zi+Zgn Zgn={jωCg・(Rgn+Zgn-1)}/(jωCg+Rgn+Z
gn-1) Zi=Rb+Re+{(jωCbe・Ree)/(jωCbe+Ree)} ここで、入力信号線路L1の相隣る接続点間の信号伝搬
係数が互に等しいとして、それをαとし、また、入力信
号の電圧をV0とするとき、バイポーラトランジスタTi
入力電圧Vinは、 Vin=(Zi/Zin)・αn-n+1・V0で与えられる。この場
合、ωは、109〜1011の値を有し、またCg、Cbe、C
bcは、10-12(F)以下の値を有し、さらに、通常、Re
<<Rbであるので、Reを省略すれば、Vinは次式に近似
できる。 Vin=Ree/(Ree+Rb+n・Rg)・αn-n+1・V0 ここで、信号入力線路L1での伝搬損失を補正し、バイ
ポーラトランジスタTnの入力電圧と、バイポーラトラン
ジスタT1の入力電圧とが、同一となる条件は、 {Ree/(Ree+Rb+N・Rg)}・αn-n+1={Ree/(R
ee+Rb+Rg)}・αn-1+1 であるため、抵抗線路Rにおける抵抗素子r1〜rnの値を
互に等しいRgとするとき、そのRgは次式を満足すればよ
い。 Rg={(1−αn-1)(Ree+Rb)}/(nαn-1−1) いま、入力信号線路L1が無損失線路である場合、α=
1であるため、Rg=0である。しかし、nαn-1−1<
0のとき、例えば、α=0.9、n=4とすれば、Rg=0.1
4・(Ree+Rb)となる。以上のことから、前述した線路
損失を、補正可能であることが判るとともに、バイポー
ラトランジスタT1〜Tnの直流バイアス電圧を等しくでき
ることが判る。 以上のことから、第1図に示す本発明によるバイポー
ラトランジスタ増幅回路によれば、バイポーラトランジ
スタT1、T2………Tnが、比較的小さなベースからみた入
力抵抗を有することによって、信号入力端3から、バイ
ポーラトランジスタT1、T2………Tnのベースまでの入力
信号線路L1の線路において、バイポーラトランジスタ
T1、T2………Tnのベースに注入される入力信号成分に互
に異なる伝播損失を伴っても、それを補償し、全てのバ
イポーラトランジスタT1〜Tnのベースにレベルの互にほ
ぼ等しい入力信号成分を注入させることができ、さらに
は、これと同時に、バイポーラトランジスタT1〜Tnのベ
ース・エミッタ間に互にほぼ等しい直流バイアス電圧を
与えることができる。 よって、第1図に示す本発明によるバイポーラトラン
ジスタ増幅回路によれば、全てのバイポーラトランジス
タT1〜Tnを、本来有している大きなgmをともに生かした
能動素子として動作させることができるので、第4図に
示すような、広い周波数に亘って±1.5db以内の利得範
囲をとる出力信号を、第5図で上述した従来のバイポー
ラトランジスタ増幅回路の場合に比し高い電力で得るこ
とができる。 なお、上述においては本発明の僅かな実施例を示した
に留まり、本発明の精神を脱することなしに、種々の変
型、変更をなし得るであろう。
Next, an embodiment of a bipolar transistor amplifier circuit according to the present invention will be described with reference to FIG. In FIG. 1, parts corresponding to those in FIG. 5 are denoted by the same reference numerals, and detailed description is omitted. The bipolar transistor amplifier circuit according to the present invention shown in FIG. 1 derives a signal input terminal 1 from one end a through a DC blocking / coupling capacitive element 2 as in the case of the conventional transistor amplifier circuit described above with reference to FIG. In addition, an input signal line L1 is provided which derives the DC bias power supply end 3 through the blocking inductance element 4 and connects the other end b to the ground through the terminating resistor 5 and the DC blocking / coupling capacitive element 6. 5, a signal output terminal 7 is derived from one end c through a DC blocking / coupling capacitive element 8 and a DC bias power supply terminal is connected through a blocking current inductance element 10 as in the case of the conventional transistor amplifier circuit described above with reference to FIG. 9 is derived,
The other end d is connected to a terminating resistor 11 and a DC blocking / coupling capacitive element 12.
And has an output signal line L2 connected to ground through. Further, a plurality of bases are sequentially taken on the input signal line L1 from the one end b side connected to the ground to the other end a side leading out the signal input end 1 and the DC bias power supply end 3.
Connected at each of the connection points P 1 , P 2 ... Pn ,
A plurality of collectors are connected to the output signal line L2 in order from the one end c from which the signal output terminal 7 and the DC bias power supply terminal 9 are led to the other end d which is connected to the ground. M 1, M 2 ......... in M n, respectively connected, the capacity of the plurality of n emitter elements C 1, C 2 ......... C plurality are connected to ground through n n number of field-effect transistors T 1 , T 2 ……
... with a T n. Further, one end e, as a connection point F n, connected to the emitter of the bipolar transistor T n, has a resistance line R connecting the other end f to ground. Then, the above-described bipolar transistors T 1 , T 2 ......
... T (n-1) the emitter of, the resistance line R, a plurality taken sequentially toward the other end e side connecting from one f side connected to ground to the emitter of the bipolar transistor T n (n
-1) Connection points F 1 , F 2 ... F (n−1) . In FIG. 5, l 1 in the input signal line L1,
l 2 ......... l (n + 1 ) is the same as the case of the conventional transistor amplifier circuit described above in FIG. 5, between the one end b and the connection point P 1 of the input signal line L1, the connection points P 1 and P 2 denotes an equivalent impedance that does not block direct current between the connection point Pn and one end a of the input signal line L1 or an impedance element that does not block direct current inserted therebetween. Further, m 1 , m 2 ... M in the output signal line L2
(n + 1) is also one end c of the output signal line L2 and the connection point as in the case of the conventional transistor amplifier circuit described above with reference to FIG.
Between M 1, showing an impedance element without DC blocking is interposed between the non-impedance or their DC blocking between end d of the connecting points M 1 and M 2 between ......... connection point M n and the output signal line L2. Further, q 1, q 2 ......... q n is a bipolar transistor
T 1 , T 2 ……… Connection point between the collector of T n and the output signal line L2
It shows the DC non-blocking equivalent impedance of the connection line between M 1 , M 2, ..., M n, and the DC non-blocking impedance element inserted in the connection line. Further, in the resistance line R, r 1, r 2 ......... r n is between connection points f 1 and one end f, between the connection point F 2 and F 1, ......... F n and F
The resistance element between (n-1) is shown. The above is the configuration of the embodiment of the bipolar transistor amplifier circuit according to the present invention. According to the bipolar transistor amplifier circuit of the present invention having such a configuration, one end a of the input signal line L1 on the side of the DC bias power supply terminal 3 is connected from the DC bias power supply terminal 3.
From the line to the connection point P i (i = 1, 2,..., N)
The base and emitter of the bipolar transistor T i, the base-emitter bias current path through the resistor line component to ground from the junction F i of the resistance line R leading to the ground bipolar transistor T i is formed . Further, the direct current from the bias power supply terminal 9, and the line component to the connection point M i from the DC bias power supply terminal 9 side of the one end c of the output signal line L2, and the collector and emitter of the bipolar transistor T i, a connection point of the resistor lines R A collector / emitter DC bias current path is formed for the bipolar transistor T i to ground through the resistance line from F i to ground. Furthermore, from the signal input terminal 1, and the line portion of the one end a of the signal input terminal 1 side of the input signal line L1 to the connection point P i, the base and emitter of the bipolar transistor T i, the ground from the emitter of the bipolar transistor T i Capacitive element seen from the side
An impedance circuit Z gi composed of C 1 to C n and a resistance line R
And an input signal line of the bipolar transistor T i reaching the ground through the gate. Also, from the signal output terminal 7, the connection point M i of the output signal line L2
And the line component to the collector and emitter of the bipolar transistor T i, to ground through an impedance circuit Z gi consisting bipolar transistor T capacitive element C 1 is viewed ground side from the emitter of the i -C n and the resistor line R throughout the bipolar transistor T i of the output signal lines are formed. For this reason, if an input signal is supplied to the signal input terminal 1 in a state where a required DC bias power supply (not shown) is applied to the DC bias power supply terminals 3 and 9, respectively, the input signal is supplied to the input signal line L1. the connection point P n, P (n-1 ) through ......... P 1 propagates as a traveling wave toward the ground and, in its propagation process, the connection point P n, P (n-1 ), ...... ... input signal components respectively obtained P 1 is, bipolar transistors T n,
T (n-1) ,..., T 1 , respectively, and the amplified signal components are connected on the output signal line L2 to the connection points M n ,
M (n−1) ,... A mechanism in which the signal propagates from M 1 to the signal output terminal 7 as a traveling wave, and an amplified output signal of the input signal is output to the signal output terminal 7. In this case, the connection points P 1 and P 2 on the input signal line L1
……… Pn position and connection points M 1 and M 2 on the output signal line L2
If the position of Mn is appropriately selected in advance, even if the input signal is a wideband input signal, the output signal can be output as a corresponding wideband output signal. Also, the positions on the connection points F 1 , F 2, ..., F n on the resistance line R (in this example, the resistance elements r 1 , r 2 ,.
The ... value of r n), if choose advance properly, bipolar transistors T 1, T 2 ......... T n is by having an input resistance viewed from a relatively small base, from the signal input terminal 3, bipolar in line portion of the transistors T 1, T 2 ......... T n input signal lines L1 to based, mutually different propagation to the input signal component to be injected to the base of the bipolar transistor T 1, T 2 ......... T n Compensate for any loss,
The base of all the bipolar transistor T 1 through T n, it is possible to inject the mutually substantially equal the input signal component level, and further, at the same time, bipolar transistor
T mutually can give approximately equal DC bias voltage between the base and emitter of the 1 through T n. Now, this will be described as follows. That is, the bipolar transistors T i (i = 1, 2,...)
... N) are represented by the equivalent circuit shown in FIG. Note that in FIG. 2, B is the base terminal, E is an emitter terminal, C is the collector terminal R b is the base resistance, R c is the collector resistance, R e is the emitter resistance, R ee emitter differential resistance, C BE is input The capacitance, C cb indicates an output capacitance, and I c indicates a current source. Now, as shown in FIG.
The impedance when the ground side is viewed from the emitter of T i is Z gn, and furthermore, the bases of the bipolar transistors T 1 to T n
Assuming that the input impedance between the emitters is equal to each other,
Its impedance is Z i and the bipolar transistor
The input impedance of T i is given by the following equation, where it is Z in . Z in = Z i + Z gn Z gn = {jωC g · (R gn + Z gn-1 )} / (jωC g + R gn + Z
gn-1 ) Z i = R b + R e + {(jωC be · R ee ) / (jωC be + R ee )} where the signal propagation coefficients between adjacent connection points of the input signal line L1 are equal to each other. as it was with the alpha, also when the voltage of the input signal and V 0, the input voltage V in of the bipolar transistor T i is, V in = (Z i / Z in) · α n-n + 1 · V Given as 0 . In this case, ω has a value of 10 9 to 10 11 , and C g , C be , C
bc has a value of 10 −12 (F) or less, and usually, R e
Since << is R b, if omitted R e, V in it can be approximated to the following equation. Where V in = R ee / (R ee + R b + n · R g) · α n-n + 1 · V 0, and corrects the propagation loss on the signal input line L1, the input voltage of the bipolar transistor T n, the input voltage of the bipolar transistor T 1 is the same as the following condition is, {R ee / (R ee + R b + n · R g)} · α n-n + 1 = {R ee / (R
Because it is ee + R b + R g) } · α n-1 + 1, when the value of the resistance element r 1 ~r n in the resistor line R and mutually equal R g, the R g is satisfies the following equation I just need. R g = {(1−α n−1 ) (R ee + R b )} / (nα n−1 −1) When the input signal line L1 is a lossless line, α =
Since it is 1, R g = 0. However, nα n-1 -1 <
When 0, for example, if α = 0.9 and n = 4, R g = 0.1
4 · (R ee + R b ). From the above, the line loss as described above, together with it can be seen that can be corrected, it can be understood that equally a DC bias voltage of the bipolar transistor T 1 through T n. From the above, according to the bipolar transistor amplifier circuit according to the present invention shown in FIG. 1, the bipolar transistor T 1, T 2 ......... T n is by having an input resistance viewed from a relatively small base, the signal input from the edge 3, in line of the bipolar transistor T 1, T 2 ......... T n input signal lines L1 to the base of a bipolar transistor
T 1, T 2 even with a mutually different propagation loss to the input signal components are injected into the base of ......... T n, and compensate for, each other of the base to the level of all the bipolar transistor T 1 through T n can be injected substantially equal input signal components, and further, at the same time, it can provide mutually substantially equal DC bias voltage between the base and emitter of the bipolar transistor T 1 through T n. Therefore, according to the bipolar transistor amplifier circuit according to the present invention shown in FIG. 1, all the bipolar transistor T 1 through T n, it is possible to operate as an active element which utilizes both a large gm which has originally An output signal having a gain range within ± 1.5 db over a wide frequency as shown in FIG. 4 can be obtained with higher power than the conventional bipolar transistor amplifier circuit described above with reference to FIG. . In the above, only a few embodiments of the present invention have been shown, and various modifications and changes could be made without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明によるバイポーラトランジスタ増幅回
路の実施例を示す接続図である。 第2図は、それに用いているバイポーラトランジスタの
等価回路を示す図である。 第3図は、第1図に示すバイポーラトランジスタ増幅回
路の説明に供するバイポーラトランジスタの入力側を等
価回路で示す接続図である。 第4図は、第1図に示す本発明によるバイポーラトラン
ジスタ増幅回路の周波数利得特性を示す図である。 第5図は、従来のトランジスタ増幅回路を示す接続図で
ある。 1……信号入力端 2……直流阻止兼結合用容量素子 3……直流バイアス電源端 4……塞流用インダクタンス素子 5……終端抵抗 6……直流阻止兼結合用容量素子 7……信号出力端 8……直流阻止兼結合用容量素子 9……直流バイアス電源端 10……塞流用インダクタンス素子 11……終端抵抗 12……直流阻止兼結合用容量素子 Q1〜Q3(=n)……バイポーラトランジスタ T1〜T3(=n)……電界効果トランジスタ C1〜C3(=n)……容量素子 R……抵抗線路 F1〜F3(=n)……接続点 P1〜P3(=n)……接続点 M1〜M3(=n)……接続点
FIG. 1 is a connection diagram showing an embodiment of a bipolar transistor amplifier circuit according to the present invention. FIG. 2 is a diagram showing an equivalent circuit of a bipolar transistor used in the circuit. FIG. 3 is a connection diagram showing the input side of the bipolar transistor as an equivalent circuit for explanation of the bipolar transistor amplifier circuit shown in FIG. FIG. 4 is a diagram showing frequency gain characteristics of the bipolar transistor amplifier circuit according to the present invention shown in FIG. FIG. 5 is a connection diagram showing a conventional transistor amplifier circuit. DESCRIPTION OF SYMBOLS 1 ... Signal input terminal 2 ... Capacitance element for DC blocking / coupling 3 ... DC bias power supply terminal 4 ... Inductance element for blocking current 5 ... Terminal resistance 6 ... Capacitance element for DC blocking / coupling 7 ... Signal output Terminal 8 DC blocking / coupling capacitive element 9 DC bias power supply end 10 Blockage inductance element 11 Terminating resistor 12 DC blocking / coupling capacitive element Q 1 to Q 3 (= n) … Bipolar transistors T 1 to T 3 (= n) … Field effect transistors C 1 to C 3 (= n) … Capacitance element R… Resistance lines F 1 to F 3 (= n) … Connection point P 1 ~ P 3 (= n) …… Connection point M 1 to M 3 (= n) …… Connection point

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】一端から信号入力端と第1の直流バイアス
電源端とを導出し、他端を接地に接続している入力信号
線路と、 一端から信号出力端と第2の直流バイアス電源端とを導
出し、他端を接地に接続している出力信号線路と、 ベースを、上記入力信号線路に、上記接地に接続してい
る一端側から上記信号入力端及び上記第1の直流バイア
ス電源端を導出している他端側に向って順次とった複数
n個の接続点P1、P2………Pnにおいて、それぞれ接続
し、コレクタを、上記出力信号線路に、上記信号出力端
及び上記第2の直流バイアス電源端を導出している一端
側から上記接地に接続している他端側に向って順次とっ
た複数n個の接続点M1、M2………Mnにおいて、それぞれ
接続し、エミッタを、複数n個の容量素子C1、C2、……
…Cnをそれぞれ通じて接地に接続している複数n個のバ
イポーラトランジスタT1、T2………Tnと、 一端を、接続点Fnとして、上記バイポーラトランジスタ
Tnのエミッタに接続し、他端を接地に接続している抵抗
線路とを有し、 上記バイポーラトランジスタT1、T2………T(n-1)のエミ
ッタが、上記抵抗線路に、上記接地に接続されている一
端側から上記バイポーラトランジスタTnのエミッタに接
続している他端側に向って順次とった複数(n−1)個
の接続点F1、F2………F(n-1)において、それぞれ接続さ
れていることを特徴とするバイポーラトランジスタ増幅
回路。
1. An input signal line which derives a signal input terminal and a first DC bias power supply terminal from one end and connects the other end to ground, a signal output terminal and a second DC bias power supply terminal from one end. And an output signal line having the other end connected to the ground, a base connected to the input signal line, the signal input end and the first DC bias power supply connected from the one end connected to the ground. At the plurality of n connection points P 1 , P 2, ..., P n sequentially taken toward the other end side from which the ends are derived, the collectors are connected to the output signal line and the signal output terminals, respectively. and a plurality of n connection points M 1, M 2 ......... M n from one end side taken sequentially towards the other end connected to the ground which is derived the second DC bias power source terminal , Respectively, and connect the emitters to a plurality of n capacitive elements C 1 , C 2 ,.
... and a plurality of n bipolar transistors T 1, T 2 ......... T n that through the C n respectively connected to ground, one end, as the connection point F n, the bipolar transistor
A resistance line connected to the emitter of T n and the other end connected to ground, and the emitters of the bipolar transistors T 1 , T 2 ... T (n-1) are connected to the resistance line, said plurality from one end connected to the ground taken sequentially towards the other end connected to the emitter of the bipolar transistor T n (n-1) pieces of connecting points F 1, F 2 ......... F (n-1) The bipolar transistor amplifier circuit, which is connected to each other.
JP12124189A 1989-05-15 1989-05-15 Bipolar transistor amplifier circuit Expired - Lifetime JP2709509B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12124189A JP2709509B2 (en) 1989-05-15 1989-05-15 Bipolar transistor amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12124189A JP2709509B2 (en) 1989-05-15 1989-05-15 Bipolar transistor amplifier circuit

Publications (2)

Publication Number Publication Date
JPH02301205A JPH02301205A (en) 1990-12-13
JP2709509B2 true JP2709509B2 (en) 1998-02-04

Family

ID=14806398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12124189A Expired - Lifetime JP2709509B2 (en) 1989-05-15 1989-05-15 Bipolar transistor amplifier circuit

Country Status (1)

Country Link
JP (1) JP2709509B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108103A1 (en) 2006-03-20 2007-09-27 Fujitsu Limited Analog circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5835020B2 (en) 2012-03-05 2015-12-24 住友電気工業株式会社 Driving circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108103A1 (en) 2006-03-20 2007-09-27 Fujitsu Limited Analog circuit
EP2296268A1 (en) 2006-03-20 2011-03-16 Fujitsu Limited Analog circuit

Also Published As

Publication number Publication date
JPH02301205A (en) 1990-12-13

Similar Documents

Publication Publication Date Title
JPH11195939A (en) Hemt-hbt cascode distributed amplifier
US4797629A (en) Wide range operational amplifier input stage
JPS648923B2 (en)
US5053718A (en) Feedback control reducing signal distortion produced by differential amplifier stage
JP2622321B2 (en) High frequency cross junction folded cascode circuit
US5420524A (en) Differential gain stage for use in a standard bipolar ECL process
JPH0224042B2 (en)
JP2709509B2 (en) Bipolar transistor amplifier circuit
US4583052A (en) Amplifier having complete isolation of power sources
JPH0320924B2 (en)
KR0177928B1 (en) Wideband amplifier
JP4075438B2 (en) Signal amplifier and integrated circuit
US4365206A (en) Differential amplifier
US4092552A (en) Bipolar monolithic integrated push-pull power stage for digital signals
EP0863609A3 (en) Amplifier circuits
JP2774120B2 (en) Amplifier circuit layout
JPH1188079A (en) Distributed amplifier
JPS6132842B2 (en)
US4426626A (en) Signal switching circuit
JP2001177352A (en) Semiconductor integrated circuit
JP2747335B2 (en) Amplifier device for amplifying digital signals
JP2762850B2 (en) Semiconductor integrated circuit
JP2600648B2 (en) Differential amplifier circuit
JPH0212743Y2 (en)
US4303890A (en) Circuit arrangement for transferring a signal

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20071024

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20091024

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 12