JP2698093B2 - マイクロ波信号経路マトリックス - Google Patents

Description

【発明の詳細な説明】 発明の背景 本発明は、Ｎ個の入力およびＭ個の出力を有し、クロ
スポイントスイッチまたはクロスバースイッチとして知
られているマイクロ波信号経路マトリックスに関する。

クロスポイントスイッチまたはクロスバースイッチ
は、複数の入力の内の任意の１つを複数の出力の内の任
意の１つに接続するために電話交換の分野において長年
使用されている。このようなクロスポイントスイッチ
は、電話の周波数においては容易に実施される。これ
は、広さが波長よりもずっと小さい領域内でスイッチン
グが行なわれ、かつスイッチング素子に関連するリアク
タンスの影響が電話周波数において小さいためである。
マイクロ波周波数においても、例えば、故障した素子を
迂回して信号を通して、マイクロ波回路を再構成した
り、または適当は放射特性を選択するようにアンテナ配
列の素子を再構成するために、クロスポイントスイッチ
ングを行なうことが望ましい。

マイクロ波信号は通常伝送線路の形態に構成された導
体によって伝送される。伝送線路の顕著な特徴は導体の
長手方向に沿って導体間にほぼ一定の分布インダクタン
スおよびキャパシタンスを維持することにある。これは
通常導体の長手方向に沿って一定の断面形状を維持する
ことによって達成される。第1a図は同軸型の伝送線路を
示している。この周知の伝送線路は長手方向の軸線に中
心を有する中空の円筒形外側導体12およびこの軸線に沿
って延在する比較的細い中心導体14を有する。第1a図に
示すように、中心導体14は右側端部において短絡導体16
によって外側導体12に接続され、左側端部においては開
放されている。本技術分野で周知のように、伝送線路に
沿った波長の長さは、伝送線路に沿った相対伝播速度を
表わす値（これは実効誘電率の平方根にほぼ比例する）
で問題の周波数の自由空間波を割ったものに等しい。図
示の同軸構造の長さは４分の１波長の奇数倍であり、数
式的には次式のように表わされる。

Ｌ＝（2N＋１）λ/4 （１） 本技術分野に専門知識を有する者に周知であるよう
に、伝送線路10の左側から見た見掛けのインピーダンス
は上式の条件を満足する周波数において開放状態（無限
大）になる。周波数が上記条件を正確に満足する周波数
から外れるにつれて、伝送線路10の左端におけるインピ
ーダンスは低減する。このような回路を使用する場合に
は、式１を満足する周波数の近傍の周波数の範囲を含む
ように回路の動作が通常規定される。

第1b図はマイクロストリップとして知られている他の
伝送線路を示している。第1b図のマイクロストリップ伝
送線路20は平坦な誘電体板22を有する。この平坦な誘電
体板22の底部には導電性のアース面24が固定または披着
されている。ストリップ導体26が誘電体板22の上面に沿
って延在する。第1a図の構成におけるように、ストリッ
プ導体26の一端は導電性貫通路28を介してアース面24に
接続されている。導電性貫通路28から距離（2N＋１）λ
/4の所にあるマイクロストリップ伝送線路20のストリッ
プ導体26に沿った点において、インピーダンスが最大に
なる。第1c図は特に同軸伝送線路および一般に伝送線路
を表わす記号を示す。

1974年９月３日に発行された米国特許第3,833,866号
には、各クロスポイントの接続を伝送線路間に結合され
たダイオードで行なうようにしたクロスポイント型のマ
イクロ波スイッチングマトリックスが記載されている。
ダイオードのバイアスは、４分の１波長の伝送線路で構
成されたインダクタを介して達成されている。この米国
特許に記載の構成では、クロスポイントにおける反射に
起因する定在波の影響を減らすために、各入力ポートお
よび各出力ポートにアイレータを設けている。その１実
施例においては、アイソレータとして電力分割器を使用
している。このようなアイソレータまたは電力分割器を
用いることは価格を高くしまた損失が増大する。

第2a図はマイクロ波信号用の単極双投スイッチ200と
して機能する周知の構成を示す。第2a図の構成におい
て、発振器210として示したマイクロ波信号源が入力ポ
ート212および共通入力伝送線路214を介して接続点216
に接続される。接続点216は、直流阻止コンデンサ220に
よって分離されているセグメント218aおよび218bを有す
るスイッチ可能な出力伝送線路を介して接続点222に接
続される。接続点222は別の阻止コンデンサ224を介して
出力ポート226に接続される。入力ポートおよび出力ポ
ートという用語は好ましい信号の流れの方向を示してい
るが、本技術分野に専門知識を有する者には、信号の流
れの方向は重要でなく、信号の流れの方向およびポート
の名称は逆であってもよいことが理解されよう。

インダクタ228として示した直流通過高周波阻止フィ
ルタの一端が接続点222に接続される。スイッチングダ
イオード230が接続点222とアースとの間に接続される。
この場合、アースは適当な伝送線路のアース面または外
側導体を表わす。接続点216はまた、阻止コンデンサ240
によって分離されているセグメント238aおよび238bを有
する伝送線路を介して接続点242に接続される。接続点2
42は阻止コンデンサ244を介して出力ポート226に接続さ
れる。インダクタ248として示したローパス高周波阻止
フィルタが接続点242に接続される。ダイオード250が接
続点242とアースのとの間に接続される。インダクタ228
および248はブロック250として示すスイッチング制御回
路に接続される。このスイッチング制御回路はスイッチ
ングの制御のためにダイオード230および250に対する適
当なバイアス信号を発生する。接続点222および242は接
続点216から各々４分の１波長のところにある。入出力
ポートは、関心のある周波数範囲にわたって伝送線路の
特性インピーダンスに実質的に整合するインピーダンス
を有するマイクロ波信号源および負荷にそれぞれ接続さ
れることが要求される。

動作においては、スイッチング制御回路250はインダ
クタ228または248のいずれかを介して電流を供給し、ダ
イオード230または250の一方を順方向にバイアスする。
順方向にバイアスされたダイオードは低インピーダンス
状態になり、関連する伝送線路の導体間を実質的に短絡
する。第2a図では、ダイオード230のようなダイオード
の物理的長さがセグメント218aおよび218bで表わされた
伝送線路の長さに対してかなりの割合の長さになるよう
に示されている。しかしながら、実際には、ダイオード
の物理的長さは４分の１波長に比較して非常に小さい。
ダイオード230または250の一方が順方向にバイアスされ
た動作状態において、順方向バイアスされたダイオード
による実質的な短絡は、共通接続点216において開放す
なわち高インピーダンス状態として現われる。順方向に
バイアスされないダイオードは開路状態に留まってい
る。ここで、ダイオード250のようなダイオードが開路
状態にある場合には、伝送線路は開路状態にならないこ
とに注意されたい。

開路状態のダイオードが接続されている伝送線路は、
出力ポートに接続された終端部により設定されたインピ
ーダンスを有する。発振器210からの信号は開路状態の
ダイオードに関連した出力ポートに流れる。すなわち、
ダイオード230が順方向にバイアスされて短絡され、ダ
イオード250が開路状態にある場合には、信号は入力ポ
ート212から出力ポート（２）に流れる。同様に、ダイ
オード250が順方向にバイアスされて短絡され、ダイオ
ード230がバイアスされないで開路状態にある場合に
は、信号は共通のポート212から出力ポート（１）に流
れる。スイッチ200の構成は簡単で通過損失が少ないと
いう利点がある。

マイクロ波回路の説明において、ダイオード230およ
び250のようなスイッチング素子は第2b図に示すような
機械スイッチとして表示できることに注意されたい。第
2b図において、第2a図のスイッチングダイオード250が
対応する機械スイッチの記号で示されている。記号で表
示される場合には、バイアス回路および阻止コンデンサ
は通常図示されない。

第2a図の構成は単一の入力と２つの出力を有する。第
2a図のような簡単で損失の低い構成を使用して、任意の
多数の入力ポートを任意の多数の出力ポートに接続する
ことができることが非常に望ましい。第2c図は本発明の
構成との比較を容易にするために第2a図の構成を書き直
したものである。

発明の概要 複数の入力ポートと複数の出力ポートとの間の信号通
路を選択的に形成する信号経路マトリックスは複数の相
互接続手段を有している。各相互接続手段は、第１およ
び第２の端を有し、かつ入力ポートに接続された入力伝
送線路に沿ってλ/2ずつ（またはその整数倍ずつ）相互
に離隔した１組の節点の１つと出力ポートに接続される
出力伝送線路に沿ってλ/2ずつ（またはその整数倍ず
つ）相互に離隔した１組の節点の１つとの間に接続され
ている。各相互接続手段はその第１および第２の端から
λ/4（またはその奇数倍）離れた位置に設けられた制御
可能な短絡装置を有する。制御装置が全ての制御可能な
短絡装置に接続され、これらの状態を個別に制御する。
選択された入力ポートと選択された出力ポートとの間の
各信号通路を対応する入力および出力伝送線路を介して
設定するため、制御装置は、一端のみが選択された入力
および出力伝送線路に接続されている相互接続手段に設
けられた全ての短絡装置を短絡させ、第１の端が選択さ
れた入力伝送線路に接続され且つ第２の端が選択された
出力伝送線路に接続されている１つの相互接続手段の短
絡装置を短絡させず、これにより入力および出力伝送線
路間に信号通路を形成すると共に、この入力および出力
伝送線路を他の通路から隔離する。

発明の具体的な説明 第2c図は本発明との比較を容易にするために第2a図の
構成を幾何学的に書き直した図である。第2c図におい
て、第2a図と対応する構成要素は同じ符号で示されてい
る。

第３図は、第2a図および第2c図の構成と同じ機能を有
する本発明の一実施例を示す図である。第３図におい
て、単極双投スイッチ300は入力ポート312および全体的
に314で示す入力伝送線路を有する。入力伝送線路はそ
の長手方向に沿って間隔をあけて設けられた第１の節点
316および第２の節点318を有する。入力ポート312は入
力伝送線路314の部分314″を介して節点318に接続され
ている。節点316および318は、動作周波数の中心におけ
る半波長の電気的長さを有する伝送線路314の部分314′
によって分離されている。第１の出力伝送線路328が一
端に第１の節点320を有し、他端に第１の出力ポート326
を有する。第２の出力伝送線路338が一端に第１の節点3
40を有し、他端に第２の出力ポート344を有する。全体
的に360で示す第１の相互接続手段が、入力伝送線路314
上の節点316に接続された第１の端、および出力伝送線
路328上の節点320に接続された第２の端を有する伝送線
路を含む。相互接続手段360はまた両節点316および320
から４分の１波長の位置361において伝送線路362をアー
スに選択的に短絡するために伝送線路362に接続された
スイッチ330を有する。同様に、第２の相互接続手段370
が、節点318に接続された第１の端、および出力伝送線
路338の節点340に接続された第２の端を有する伝送線路
372を含む。スイッチ350が伝送線路372を選択的に短絡
するために各節点318および340から４分の１波長の点37
3において伝送線路372に接続されている。

第３図の単極双投スイッチ300の構成は第２図のスイ
ッチ200と全く同じ機能を備えている。入力ポート312か
らの信号を出力ポート326に接続するためには、スイッ
チ350が閉じられ、すなわち短絡され、これにより伝送
線路372の中央の点に低インピーダンスを形成して、節
点318または340からみた伝送線路372のインピーダンス
を高インピーダンスすなわち開路状態にする。この結
果、入力ポート312から入力伝送線路の部分314″を通る
信号は節点318を通過して実質的な損失なく伝送線路の
部分314′に達し、更に節点316に伝達する。スイッチ33
0は開路状態に維持されているので、信号は節点316から
伝送線路362に沿って節点320に通過し、更に節点320か
ら出力伝送線路328に沿って第１の出力ポート326に流れ
る。このようにスイッチ350が短絡され、スイッチ330が
開いている場合には、信号は入力ポート312から第１の
出力ポート326に至る経路を辿り、第２の出力ポート344
には達しない。同様にして、入力ポート312から第２の
出力ポート344に至る信号経路を設定するためには、ス
イッチ330を閉じて伝送線路362上の点361を短絡し、ス
イッチ350を開く。この場合、伝送線路362の中央の点を
短絡したことにより節点316において開路状態になる。
節点316は節点318から半波長の電気的距離のところにあ
るので、節点316における開路状態すなわち高インピー
ダンスは節点318において反復する。従って、スイッチ3
30が閉成すなわち短絡されると、入力ポート312に供給
されて伝送線路の部分314″に沿って進む信号は相互接
続手段370の伝送線路372に流れて、入力伝送線路314の
部分314′には流れない。伝送線路372を流れる信号は節
点340および出力伝送線路338を介して第２の出力ポート
344に達する。

第３図の構成と第2c図の構成との重要な相違は、節点
からλ/4の所にある相互接続線路の中央の点に短絡用ス
イッチが接続され、節点間の距離がλ/2であることであ
る。この相違は、第４図で説明するように、上記の構成
を拡張することを可能にする。

第4a図は２×２マトリックス400の構成を示す。この
構成は信号を任意の１つの入力ポートから任意の１つの
出力ポートに伝送することができる。第4a図の構成は第
３図の構成と同じ部分を含み、第３図の構成要素に対応
する第４図の構成要素は同じ符号によって示されてい
る。第4a図の構成の第３図と異なる点は、全体的に414
で示した第２の入力伝送線路とそれに接続されている第
２の入力ポート412を有していることである。第２の入
力伝送線路414は節点418によって分離された第１の部分
414′および第２の部分414″を有する。第２の入力伝送
線路414は節点416で終端する。節点418および416は半波
長だけ離れている。第１の出力伝送線路328上には、節
点320から半波長離れた位置に節点420が設けられ、第１
の出力伝送線路328を部分328′と328″とに分けてい
る。

同様に、別の節点440が第２の出力伝送線路336上に設
けられ、この伝送線路338を部分338′と338″とに分割
している。節点340および440は半波長だけ離されてい
る。また、第4a図の構成は、別の２つの相互接続手段46
0および470を有する点で第３図の構成と異なっている。
相互接続手段460は伝送線路462を有し、この伝送線路46
2は第１の端が第２の入力伝送線路414上の節点416に接
続され、第２の端が第１の出力伝送線路328上の節点420
に接続されている。短絡スイッチ430が伝送線路462に沿
った途中の点463に設けられ、この点463は伝送線路462
の両端からλ/4のところにある。相互接続手段470は伝
送線路472を有し、この伝送線路472は第１の端が第２の
入力伝送線路414上の節点418に接続され、第２の端が第
２の出力伝送線路338上の節点440に接続されている。短
絡スイッチ450が伝送線路472に沿った途中の点473に接
続され、この点473は節点418および440の各々からλ/4
のところにある。

第4a図の構成は、種々のスイッチ330、350、430、450
に接続されて、これらの状態を制御する制御装置401を
有する。これらの短絡用スイッチをダイオードで構成す
る場合、その接続は電気導体（完全には示されていな
い）によって行なわれる。制御装置メモリは（図示せ
ず）を有する。このメモリは第4b図の表に示す情報を記
憶し、スイッチ制御用のバイアス信号を発生する。メモ
リはＮビットおよびＭビットのアドレスワードの組合せ
によってアクセスすることができる。

第4b図は、第4a図のマトリックス400の種々の入出力
ポート間の信号通路を設定するのに必要な種々のスイッ
チの状態を記載した表である。一般的にいえば、選択さ
れる入力ポートに関連した入力伝送線路または選択され
た出力ポートに関連した出力伝送線路の一方にのみ接続
された全ての相互接続手段のそれぞれのスイッチが短絡
（閉成）され、選択された入力および出力伝送線路の両
方を相互接続する特定の相互接続手段に設けられたスイ
ッチのみが開かれる。例えば、Ｎビットアドレスワード
が「01」であり、Ｍビットアドレスワードが「01」であ
る場合、入力ポート（１）から出力ポート（１）への通
路が選択されることを示す。この例の場合について、第
4a図の制御装置401のメモリに関して第4b図を参照して
説明する。第4b図において、この場合のスイッチ位置が
「入力ポート（１）」の行と「出力ポート（１）」の列
との交点の場所に示されている。図示のように、スイッ
チ350および430が関連する相互接続手段を短絡するため
に閉じられ、スイッチ330が開かれる。これは、入力ポ
ート（１）と出力ポート（１）との間の通路が相互接続
手段360の伝送線路362を含んでいなければならず、従っ
てスイッチ330が信号を通すために開いていなければな
らないことを考えれば理解されよう。

一方、入力伝送線路314から相互接続手段360を通って
出力伝送線路328に流れる信号が他の導体に分流されな
いようにするためには、スイッチ350を短絡して節点318
において開路を形成し、且つスイッチ430を短絡して節
点420において開路を形成しなければならない。スイッ
チ450の状態は第4b図において星印（＊）によって示さ
れているように問題にならない。これは、出力伝送線路
328上に現われる信号がスイッチ450の状態によって影響
を受けないからである。また、これは「問題にならな
い」また「無関係」状態と称する。

別の例としては、信号通路を入力ポート（２）と出力
ポート（２）との間に形成するために、スイッチ450を
開いて、相互接続手段470の伝送線路472に信号を流すよ
うにする場合である。この場合、節点340において（従
って半波長離れた節点440において）開路を形成するた
めにスイッチ350を短絡しなければならない。これは、
信号が節点440から伝送線路338の部分338″に流れるこ
とを防止する。また、スイッチ430を閉じて、節点416に
おいて（従って節点418において）開路を形成し、信号
が伝送線路部分414′に流れることを防止する。このよ
うにして、第２の入力ポート412から第２の出力ポート4
26への低損失通路が伝送線路部分414″、伝送線路472お
よび伝送線路部分338′によって形成される。

スイッチ330の状態は入力ポート（２）と出力ポート
（２）との間の信号通路には影響を及ぼさない。スイッ
チ350および430は、入力ポート（１）と出力ポート
（１）との間の信号通路を形成するため、および入力ポ
ート（２）と出力ポート（２）との間の信号通路を形成
するために短絡されることに注意されたい。最初の通路
に対してはスイッチ330が開き、スイッチ450の状態は関
係がない。２番目の通路に対してはスイッチ450が開
き、スイッチ330の状態は関係がない。この結果、スイ
ッチ350および430を短絡し、スイッチ330および450を開
放状態に設定することによって、入力ポート（１）と出
力ポート（１）との間および入力ポート（２）と出力ポ
ート（２）との間に同時に２つの別々の独立した通路を
設定することが可能である。

第4b図には、入力ポート（１）と出力ポート（２）と
の間および入力ポート（２）と出力ポート（１）との間
の通路を設定するスイッチ状態も示されている。これら
のスイッチ状態は互いに排他的なものでないので、入力
ポート（１）と出力ポート（２）との間および入力ポー
ト（２）と出力ポート（１）との間に別々の独立した通
路を同時に設定することが可能である。

第5a図のマトリックス500はマトリックス400の構成を
２入力３出力（２×３）マトリックスに拡大したもので
ある。第4a図の構成要素に対応する第5a図の構成要素は
同じ符号で示されている。マトリックス500は第１の入
力伝送線路314の別の部分314を有し、これは節点51
8′により部分314″から分離されている。部分314は
入力ポート312に接続されている。伝送線路部分314″は
λ/2の電気的長さを有する。同様に、第２の入力ポート
412が伝送線路部分414を介して節点518″に接続され
ており、これは伝送線路部分414″に接続されている。
伝送線路部分414″の電気的長さはλ/2である。また、
マトリックス500は全体的に538で示す第３の出力伝送線
路に接続されている第３の出力ポート526を有する。第
３の出力伝送線路538はポート526と節点542との間の第
１の部分538′および節点542を別の節点540に接続する
第２の部分538″を有する。節点540および542の間の距
離はλ/2である。相互接続手段570が、一端において第
１の入力伝送線路314上の節点518′に接続され、且つ他
端において第３の出力伝送線路538上の節点540に接続さ
れている伝送線路572を有する。他の相互接続手段の場
合と同様に、相互接続手段570はスイッチ550を有し、こ
のスイッチ550は節点518′および540からλ/4のところ
にある点573に接続されている。伝送線路528およびスイ
ッチ590を有する別の相互接続手段580が第２の入力伝送
線路414上の節点518″から第３の出力伝送線路538上の
節点542まで伸びている。ブロック501で示す制御装置が
第5b図に詳細に示されている記憶された情報を使用して
スイッチを制御する。

第5b図は第5a図のマトリックス500の任意の１つの入
力ポートと任意の１つの出力ポートとの間の通路を設定
するスイッチ状態を示す。第5b図の意味を説明するた
め、一例として、第２の入力ポート412と第２の出力ポ
ート426との間の通路を形成するのに必要なスイッチの
状態を考える。第２の入力伝送線路414と第２の出力伝
送線路338との間の唯一の相互接続手段は相互接続手段4
70である。このため、信号は伝送線路472を通らなけれ
ばならないので、スイッチ450は第5b図の入力ポート
（２）の行と出力ポート（２）の列との交点の所を示す
ように開いていないければならない。信号は少なくとも
第２の入力伝送線路414の一部分を通るので、伝送線路4
14に終端している相互接続部470以外の全ての相互接続
構成手段は損失を防止するために開路状態になっていな
ければならない。これは、入力ポート（２）と出力ポー
ト（２）との間に通路を形成する場合、第5b図で示すよ
うにスイッチ430および590を短絡状態に設定することに
よって達成される。スイッチ590を短絡すると、相互接
続手段580に対する入力インピーダンスが非常に高くな
るので、入力ポート412からの信号は大きな損失なく伝
送線路414から部分414″へ継続して流れる。スイッチ
430を短絡すると、スイッチ430から３λ/4離れた節点41
8において開路が形成される。また、信号は第２の出力
伝送線路338上を流れるので、第２の出力ポート426に向
かうように経路を形成しなければならない。これは、ス
イッチ350を短絡状態（第5b図参照）に設定して、伝送
線路部分338″が節点440からみた場合に高インピーダン
スとして現われるようにすることによって達成される。
このため、信号は大きな損失もなく節点440を通って伝
送線路部分338′に沿って流れ、第２の出力ポート426に
接続されている整合した終端部（図示せず）に流れる。
第１の入力伝送線路314ならびに第１および第３の出力
伝送線路328および538上には大きな信号は現われないの
で、伝送線路314、328または538の１つに両端が終端し
ている相互接続手段に関連するスイッチの状態は問題に
ならない。

入力ポート（２）から出力ポート（２）への通路を形
成する場合、両スイッチ330および350が星印を付けられ
ているということに注意されたい。これは他の信号通路
を同時にマトリックス500中に設定できることを意味し
ている。他の通路とは、第5b図において、スイッチ330
または550が開放として示され、スイッチ450（入力ポー
ト（２）から出力ポート（２）への通路形成のために既
に使用されている）が星印を付けて示されている通路で
ある。この条件は入力ポート（１）から出力ポート
（１）への通路および入力ポート（１）から出力ポート
（３）への通路で達成される。

第5c図は第5a図に類似しているが、マトリックス３×
３の構成に拡大したものである。第5a図の構成要素に対
応する第5c図の構成要素は同じ符号で示されている。第
5c図の３×３マトリックスは、第３の入力ポート591お
よび第３の入力伝送線路598を有している点で第5a図の
２×３マトリックスと異なっている。他の相互接続手段
に類似する相互接続手段592、594および596が、第３の
入力伝送線路598に沿ってλ/2の間隔で設けられている
節点と第１、第２および第３の出力伝送線路328、338お
よび538にそれぞれλ/2の間隔をあけて設けられている
節点との間を接続されている。

第6a図は２×３の別の経路マトリックス600を示す。
このマトリックスは、１つのスイッチが不良になった場
合に高い信頼性を維持できるように、入出力ポート間に
冗長な通路を有するものである。第6a図の構成は第5c図
の構成に類似しており、第5c図の構成要素に対応する第
6c図の構成要素は同じ符号で示されている。マトリック
ス600の第5c図のものと相違する点は、第３の入力ポー
ト591が削除され、第１の入力ポート312が節点518′お
よび518″において第１および第２の入力伝送線路314お
よび414の両方に接続され、第２の入力ポート412が節点
518″および518において第２および第３の入力伝送線
路414および598の両方に接続されていることである。実
際には、第１および第２の入力ポートの各々は１つの入
力伝送線路を排他的に使用し（すなわち入力ポート312
は線路314を使用し、入力ポート412は線路598を使用
し）、両入力ポートは入力伝送線路414にアクセスでき
るようになっている。

更に詳しく説明すると、第１の入力ポート312は相互
接続手段610を介して第１の入力伝送線路314上の節点51
8′に接続されている。相互接続手段610は伝送線路612
およびスイッチ614を有する。スイッチ614は節点518′
からλ/4および節点Ｘからλ/4のところで伝送線路612
を短絡制御するように配置されている。

第6a図において、節点Ｘは図を簡明にするため入力ポ
ート312から分離されているが、実際には両者は通常一
致する。以下、入力ポート312と節点Ｘとの間の区別、
および同様な節点Ｙと入力ポート412との間の区別はし
ない。また、第１の入力ポート312は相互接続手段616を
介して第２の入力伝送線路414に接続されている。相互
接続手段616は、節点518″および第１の入力ポート312
のそれぞれからλ/4隔たった所に配設されているスイッ
チ620と伝送線路618を有する。第２の入力ポート412は
相互接続手段622を介して節点518″に接続されている。
相互接続手段622は節点518″および入力ポート512の両
者からλ/4のところの点において伝送線路624を短絡す
るように設けられているスイッチ626を有する。第２の
入力ポート412は、伝送線路630およびλ/4離れたところ
に設けられているスイッチ632を有する相互接続手段628
を介して節点518において第３の入力伝送線路598に接
続されている。制御装置601は種々のスイッチを制御し
て信号経路を設定するとともに、第6b図に示すような情
報を記憶するメモリを有している。

第6b図は種々の冗長入出力通路を設定するためのスイ
ッチの状態を示している。第6b図は前に説明した第4b図
および第5b図を参照すれば明らかであり、特に説明を必
要としないであろう。

第7a図は第３図、第4a図、第5a図、第5c図または第6a
図の構成に使用される相互接続手段の代わりの実施例を
示す図である。明確にするために、第7a図は相互接続手
段360を示しており、前述した各図の構成要素に対応す
る第7a図の構成要素は同じ符号で示されている。第7a図
において、相互接続手段360は伝送線路362を有し、この
伝送線路362は４つの部分362′、362″362および36
2″″に分けられている。伝送線路の部分362′は節点31
6で終端し、部分362″″は節点320で終端する。第7a図
に示す相互接続手段360は、中央の節点361に接続されて
いる短絡用スイッチ330を有しているだけでなく、別の
短絡用スイッチ730および730′を有している点で前述し
たものと異なっている。第7a図に示すように、伝送線路
362はλ/4よりも大きい電気的長さを有する。スイッチ7
30は伝送線路の部分362′および362″の間に設けられ、
スイッチ730′は部分362および362″″の間に設けら
れている。伝送線路の部分362′および362″″は各々λ
/4の電気的長さを有する。また、部分362″および362
の各々がλ/4の長さを有している場合には、実質的に改
良された隔離を達成することができる。第7b図は、第7a
図の構成の実施例を示しており、この実施例においては
スイッチの代わりにダイオードを使用し、またバッテリ
710として示すバイアス電源が制御スイッチ712およびイ
ンダクタ714を介して伝送線路362上の一点に接続されて
いる。バイアス電源は直列の阻止コンデンサ716および7
18によって節点316、320から分離されている。

本発明の他の実施例は本技術分野に専門知識を有する
者にとって明らかなことであろう。特に、ストリップ線
路のような他の形式の伝送線路を使用することができ
る。また、ピンダイオードのような種々の形式のダイオ
ードを短絡のために使用することができる。ダイオード
の代わりに、例えば、FETスイッチのような他の能働素
子をスイッチとして使用してもよい。

【図面の簡単な説明】

第1a図、第1b図および第1c図は、それぞれ従来周知の同
軸伝送線路、マイクロストリップ伝送線路および伝送線
路の記号を示す図である。 第2a図は、隔離を行なうために短絡される４分の１波長
の伝送線路を使用し、かつスイッチング機能を達成する
ためにダイオードを使用した、等価的に単極双投スイッ
チの機能を有する従来の回路図である。第2b図は、第2a
図の構成に用いられる１つのダイオードで構成されるよ
うなスイッチの記号表示図である。第2c図は、第2b図の
記号を使用して第2a図の機能部分を再構成した回路図で
ある。 第３図は、本発明による構成を使用した第2a図または第
2c図の構成の同等な回路図である。 第4a図は、２入力２出力（２×２）信号経路マトリック
スを形成する伝送線路およびスイッチの構成図である。
第4b図は、種々の経路のスイッチ状態を示す図である。 第5a図は、第4a図の構成を２入力３出力に拡大した回路
図である。第5b図は、種々の入出力経路に対するスイッ
チの状態を示す図表である。第5c図は、マトリックスを
Ｍ×Ｎ構成に拡大する方法の一例を示す回路図である。 第6a図は、２入力のいずれかによって使用される冗長な
接続通路を有する２×３マトリックス構成の回路図であ
る。第6b図は、種々の通路に対するスイッチの状態を示
す図表である。 第7a図は第３図、第４図、第５図または第６図の構成の
いづれにも有益で隔離機能を改良した代わりの相互接続
通路の構成の原理を示す回路図である。第7b図は、第7a
図の構成の原理を利用した実施例を示す回路図である。 ［主な符号の説明］ 300……単極双投スイッチ、312……入力ポート、314…
…入力伝送線路、316,318,320,340……節点、328,338…
…出力伝送線路、326,334……出力ポート、330,350……
スイッチ、360,370……相互接続手段、362,372……伝送
線路。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】第１及び第２の入力ポートにそれぞれ関連
   している細長い第１および第２の伝送線路であって、当
   該第１および第２の入力伝送線路の各々には該その長手
   方向に沿って間隔をおいて複数の節点が設けられてい
   て、当該入力伝送線路のそれぞれ１つに設けられている
   前記複数の節点の各々がその入力伝送線路に沿った隣り
   の節点から動作周波数範囲内の一周波数の半波長のゼロ
   でない整数倍に等しい距離離隔している当該第１及び第
   ２の入力伝送線路と、 第１および第２の出力ポートがそれぞれ設けられた細長
   い第１および第２の出力伝送線路であって、当該第１お
   よび第２の出力伝送線路の各々にはその長手方向に沿っ
   て間隔をおいて複数の節点が設けられていて、当該出力
   伝送線路のそれぞれ１つに設けられている前記複数の節
   点の各々がその出力伝送線路に沿った隣りの節点からほ
   ぼ前記周波数の半波長のゼロでない整数倍に等しい距離
   離隔している当該第１および第２の出力伝送線路と、 前記第１の入力伝送線路の節点の内の第１の節点に第１
   の端が接続され、且つ前記第１の出力伝送線路の節点の
   内の第１の節点に第２の端が接続されている第１の相互
   接続伝送線路、および前記第１の相互接続伝送線路に接
   続され、前記第１の相互接続伝送線路の前記第１および
   第２の端からほぼ前記周波数の４分の１波長の奇数倍に
   等しい距離離隔している位置において前記第１の相互接
   続伝送線路を短絡すための第１の制御可能な短絡手段を
   有する第１の相互接続手段と、 前記第１の入力伝送線路の節点の内の第２の節点の第１
   の端が接続され、且つ前記第２の出力伝送線路の節点の
   内の第１の節点に第２の端が接続されている第２の相互
   接続伝送線路、および前記第２の相互接続伝送線路に接
   続され、前記第２の相互接続伝送線路の前記第１および
   第２の端からほぼ前記周波数の４分の１波長の奇数倍に
   等しい距離離隔している位置において前記第２の相互接
   続伝送線路を短絡するための第２の制御可能な短絡手段
   を有する第２の相互接続手段と、 前記第２の入力伝送線路の節点の内の第１の節点に第１
   の端が接続され、且つ前記第１の出力伝送線路の節点の
   内の第２の節点に第２の端が接続されている第３の相互
   接続伝送線路、および前記第３の相互接続伝送線路の前
   記第１及び第２の端からほぼ前記周波数の４分の１波長
   の奇数倍に等しい距離離隔している位置において前記第
   ３の相互接続伝送線路に接続されている第３の制御可能
   な短絡手段を有する第３の相互接続手段と、 前記第２の入力伝送線路の節点の内の第２の節点に第１
   の端が接続され、且つ前記第２の出力伝送線路の節点の
   内の第２の節点に第２の端が接続されている第４の相互
   接続伝送線路、および前記第４の相互接続伝送線路に接
   続され、前記第４の相互接続伝送線路の前記第１および
   第２の端からほぼ前記周波数の４分の１波長の奇数倍に
   等しい距離離隔している位置において前記第４の相互接
   続伝送線路を短絡するための第４の制御可能な短絡手段
   を有する第４の相互接続手段と、 前記第１、第２、第３および第４の短絡手段に接続さ
   れ、（ａ）前記第１の入力ポートおよび前記第１の入力
   伝送線路から前記第１の出力伝送線路および前記第１の
   出力ポートへの信号通路を形成するために少なくとも前
   記第２および第３の短絡手段を短絡させると共に前記第
   １の短絡手段を短絡させない第１のモード、（ｂ）前記
   第１の入力ポートおよび前記第１の入力伝送線路から前
   記第２の出力伝送線路および前記第２の出力ポートへの
   信号通路を形成するために少なくとも前記第１および第
   ４の短絡手段を短絡させると共に前記第２の短絡手段を
   短絡させない第２のモード、 （ｃ）前記第２の入力ポートおよび前記第２の入力伝送
   線路から前記第１の出力伝送線路および前記第１の出力
   ポートへの信号通路を形成するために少なくとも前記第
   １および第４の短絡手段を短絡させると共に前記第３の
   短絡手段を短絡させない第３のモード、ならびに（ｄ）
   前記第２の入力ポートおよび前記第２の入力伝送線路か
   ら前記第２の出力伝送線路および第２の出力ポートへの
   信号通路を形成するために少なくとも前記第２および第
   ３の短絡手段を短絡させると共に前記第４の短絡手段を
   短絡させない第４のモード内の１つのモードを選択し
   て、前記第１および第２の入力ポートの１つと前記第１
   および第２の出力ポートの１つとの間の通路を選択的に
   設定する第１の制御手段と、を含む信号マトリックス。
2. 【請求項２】前記第１の短絡手段が、前記第１の相互接
   線線路の前記第１および第２の端からそれぞれほぼ前記
   周波数の４分の１波長の奇数倍に等しい距離離隔してい
   る位置において前記第１の相互接続伝送線路間に接続さ
   れた第１および第２の短絡用ダイオードを有する請求項
   １記載の信号マトリックス。
3. 【請求項３】請求項１記載の信号マトリックスにおい
   て、更に、 第３の出力ポートに関連する細長い第３の出力伝送線路
   であって、該第３の出力伝送線路にはその長手方向に沿
   って間隔をおいて複数の節点が設けられていて、該複数
   の節点の各々が、当該第３の出力伝送線路に沿った隣り
   の節点からほぼ前記周波数の半波長のゼロでない整数倍
   に等しい距離離隔している当該第３の出力伝送線路と、 前記第１の入力伝送線路の前記節点の内の第３の節点に
   第１の端が接続され、且つ前記第３の出力伝送線路の前
   記節点の内の第１の節点に前記第２の端が接続されてい
   る第５の相互接続伝送線路、および前記第５の相互接続
   線路に接続され、前記第５の相互接続伝送線路の前記第
   １および第２の端からほぼ前記周波数の４分の１波長の
   奇数倍に等しい距離離隔した位置において前記第５の相
   互接続伝送線路を短絡するための第５の制御可能な短絡
   手段を有する第５の相互接続手段と、 前記第２の入力伝送線路の前記節点の内の第３の節点に
   第１の端が接続され、且つ前記第３の出力伝送線路の前
   記節点の内の第２の節点に第２の端が接続されている第
   ６の相互接続伝送線路、および前記第６の相互接続伝送
   線路に接続され、前記第６の相互接続伝送線路の前記第
   １および第２の端からほぼ前記周波数の４分の１波長の
   奇数倍に等しい距離離隔している位置において前記第６
   の相互接続伝送線路を短絡するための第６の制御可能な
   短絡手段を有する第６の相互接続手段と、前記第５およ
   び第６の短絡手段に接続され、（ｅ）前記第１の制御手
   段が前記第１および第２のモードの１つにある時、また
   は前記第２の入力ポートおよび前記第２の入力伝送線路
   から前記第３の出力伝送線路および前記第３の出力ポー
   トへの信号通路を形成する第５のモードにおいて、少な
   くとも前記第５の短絡手段を短絡させ、（ｆ）前記第１
   の制御手段が前記第３および第４のモードの１つにある
   時、または前記第１の入力ポートおよび前記第１の入力
   伝送線路から前記第３の出力伝送線路を介した前記第３
   の出力ポートへの信号通路を形成する第６のモードにお
   いて、少なくとも前記第６の短絡手段を短絡させる制御
   を選択的に行なう別の制御手段と、を含んでいる信号マ
   トリックス。
4. 【請求項４】請求項３記載の信号マトリックスにおい
   て、更に、 前記第１の入力ポートから前記出力ポートのいずれかへ
   の代わりの信号通路を形成する手段を含み、該手段が、 前記第１の入力ポートに第１の端が接続され、且つ前記
   第１の入力伝送線路の前記第１および第３の節点の一方
   に第２の端が接続されている第１のスイッチ可能な伝送
   線路、および前記第１のスイッチ可能な伝送線路に接続
   され、前記第１のスイッチ可能な伝送線路の前記第１お
   よび第２の端からほぼ前記周波数の４分の１波長の奇数
   倍に等しい距離離隔した位置において前記第１のスイッ
   チ可能な伝送線路を短絡するためのスイッチ可能な第７
   の短絡手段を有する第１のスイッチ可能な伝送路と、 前記第１の入力ポートに第１の端が接続され、且つ前記
   第２の入力伝送線路の前記第１および第３の節点の一方
   に第２の端が接続されている第２のスイッチ可能な伝送
   線路、および前記第２のスイッチ可能な伝送線路の前記
   第１および第２の端からほぼ前記周波数の４分の１波長
   の奇数倍に等しい距離離隔した位置において前記第２の
   スイッチ可能な伝送線路に接続された制御可能な第８の
   短絡手段を有する第２のスイッチ可能な伝送路と、前記
   第２の入力ポートに第１の端が接続され、且つ前記第２
   の入力伝送線路の前記第１および第３の節点の前記一方
   に第２の端が接続されている第３のスイッチ可能な伝送
   線路、および前記第３のスイッチ可能な伝送線路の前記
   第１および第２の端からほぼ前記周波数の４分の１波長
   の奇数倍に等しい距離離隔している位置において前記第
   ３のスイッチ可能な伝送線路に接続されているスイッチ
   可能な第９の短絡手段を有する第３のスイッチ可能な伝
   送路と、 前記第１、第２および第３のスイッチ可能な伝送路に接
   続されて、前記第１の入力ポートから前記第１の入力伝
   送線路を介した前記第１、第２および第３の出力ポート
   の内の１つへの信号通路を形成するために第１の動作状
   態において少なくとも前記第８の短絡手段を短絡させる
   と共に前記第７の短絡手段を短絡せず、また前記第１の
   入力ポートから前記第２の入力伝送線路を介した前記第
   １、第２および第３の出力ポートの内の１つへの信号通
   路を形成するために第２の動作状態において少なくとも
   前記第７の短絡手段を短絡させると共に前記第８の短絡
   手段を短絡させない通路制御手段とで構成されている信
   号マトリックス。