JP2697677B2 - Current switch and method of manufacturing the same - Google Patents

Current switch and method of manufacturing the same

Info

Publication number
JP2697677B2
JP2697677B2 JP12347395A JP12347395A JP2697677B2 JP 2697677 B2 JP2697677 B2 JP 2697677B2 JP 12347395 A JP12347395 A JP 12347395A JP 12347395 A JP12347395 A JP 12347395A JP 2697677 B2 JP2697677 B2 JP 2697677B2
Authority
JP
Japan
Prior art keywords
regions
region
thin film
current switch
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12347395A
Other languages
Japanese (ja)
Other versions
JPH08316454A (en
Inventor
晟寓 黄
和夫 中村
ジョセフ アンリ レゼク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12347395A priority Critical patent/JP2697677B2/en
Publication of JPH08316454A publication Critical patent/JPH08316454A/en
Application granted granted Critical
Publication of JP2697677B2 publication Critical patent/JP2697677B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は電流スイッチ及びその製
造方法に係り、特に高周波で動作する電子デバイスであ
る電流スイッチ及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current switch and a method of manufacturing the same, and more particularly, to a current switch which is an electronic device operating at a high frequency and a method of manufacturing the same.

【0002】[0002]

【従来の技術】携帯電話等の移動無線の時代において
は、小型軽量のマイクロ・モノリシックIC(MMI
C)の開発が非常に重要である。しかしながら、これま
でのMMICのキーコンポーネントとして使われている
RF電流スイッチは、多数のトランジスタで構成されて
おり、込み入ったものになっている。また、例えば19
94年電子情報通信学会春季大会C−119、C−12
0、P2−624、20625等でわかるように、現在
の開発レベルの1入力2出力端子のスイッチであるシン
グル・ポール・ダブル・スロー(SPDT)スイッチに
おける信号とリーク電流の比は−20dB程度である。
2. Description of the Related Art In the era of mobile radio such as mobile phones, small and light micro-monolithic ICs (MMIs) have been developed.
The development of C) is very important. However, the RF current switch used as a key component of the conventional MMIC is composed of a large number of transistors and is complicated. Also, for example, 19
1994 IEICE Spring Conference C-119, C-12
As can be seen from 0, P2-624, 20625, etc., the ratio of signal to leakage current in a single pole double throw (SPDT) switch, which is a switch of one input and two output terminals at the current development level, is about -20 dB. is there.

【0003】全く別の動作原理に基づく電流スイッチと
して、電子の量子力学的性質を利用した方向性結合器が
提案され、実際にその動作が実証された(「生研研究」
Vol.6,No.3,p.7,Appl.Phys.
Left.56,78(1990)、あるいはApp
l.Phys.Left.56,2527(199
0))。
As a current switch based on a completely different operating principle, a directional coupler utilizing the quantum mechanical properties of electrons has been proposed, and its operation has been actually demonstrated ("Seiken Kenkyu").
Vol. 6, No. 3, p. 7, Appl. Phys.
Left. 56, 78 (1990), or App
l. Phys. Left. 56,2527 (199
0)).

【0004】[0004]

【発明が解決しようとする課題】しかるに、従来のSP
DTスイッチでは信号とリーク電流の比が大きく、更に
小さな値が望まれる。また、年々MMICのスピードが
速くなっており、これに対応して高周波で動作するRF
電流スイッチが必要となる。更に、上記の電子の量子力
学的性質を利用した方向性結合器は、極低温でのみ動作
するものであって、室温での動作は困難であり、また、
得られる電流レベルは非常に小さく、ナノアンペアのオ
ーダーである。
However, the conventional SP
In the DT switch, the ratio between the signal and the leak current is large, and a smaller value is desired. In addition, the speed of MMICs has been increasing year by year, and RF
A current switch is required. Further, the directional coupler utilizing the quantum mechanical properties of the above-described electrons operates only at a very low temperature, and is difficult to operate at room temperature.
The resulting current levels are very small, on the order of nanoamps.

【0005】本発明は上記の点に鑑みなされたもので、
十分な電流量が得られ、しかも室温で動作する電流スイ
ッチ及びその製造方法を提供することを目的とする。
[0005] The present invention has been made in view of the above points,
An object of the present invention is to provide a current switch capable of obtaining a sufficient amount of current and operating at room temperature, and a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】本発明の電流スイッチは
上記の目的を達成するため、半導体薄膜基板上に形成さ
れて半導体薄膜基板を3つの領域に分割する第1及び第
2の損傷領域と、3つの領域のうち第1及び第2の損傷
領域で挟まれた第1の領域に形成されたインジェクタ電
極と、3つの領域のうち第1の領域を除く残りの2つの
領域にそれぞれ形成された第1及び第2のドレイン電極
とを有し、第1のドレイン電極を基準電位とし、第2の
ドレイン電極及びインジェクタ電極のそれぞれにバイア
ス電圧を印加し、第2のドレイン電極へ印加する制御信
号に応じて、インジェクタ電極に入力される入力信号の
第1のドレイン電極への出力を制御するようにしたもの
である。
In order to achieve the above object, a current switch according to the present invention has first and second damaged regions formed on a semiconductor thin film substrate and dividing the semiconductor thin film substrate into three regions. An injector electrode formed in a first region sandwiched between the first and second damaged regions among the three regions, and an injector electrode formed in the remaining two regions excluding the first region among the three regions. Controlling the first drain electrode to be a reference potential, applying a bias voltage to each of the second drain electrode and the injector electrode, and applying the bias voltage to the second drain electrode. The output of the input signal input to the injector electrode to the first drain electrode is controlled according to the signal.

【0007】ここで、半導体薄膜基板は半導体へテロ接
合構造若しくはエピタキシャル層であり、第1及び第2
の損傷領域は半導体薄膜基板の2次元電子ガスに対して
形成したことを特徴とする。
Here, the semiconductor thin film substrate has a semiconductor heterojunction structure or an epitaxial layer, and the first and second semiconductor thin film substrates have the same structure.
Is characterized in that the damaged region is formed for the two-dimensional electron gas on the semiconductor thin film substrate.

【0008】 また、本発明の電流スイッチの製造方法
は、所定のパターンの半導体薄膜基板を形成する第1の
工程と、半導体薄膜基板上の所定位置に第1及び第2の
ドレイン電極とインジェクタ電極とをそれぞれ形成する
第2の工程と、第2の工程を経た半導体薄膜基板上に集
束イオンビームにより第1及び第2の損傷領域を形成し
て半導体薄膜基板を3つの領域に分割し、これら3つの
領域のうち第1及び第2の損傷領域で挟まれた第1の領
域にはインジェクタ電極を位置させ、3つの領域のうち
第1の領域を除く残りの2つの領域にそれぞれ第1及び
第2のドレイン電極を別々に位置させる第3の工程とを
含む方法により、前記目的を達成するものである。
Further, the method of manufacturing a current switch according to the present invention includes a first step of forming a semiconductor thin film substrate having a predetermined pattern, a first and a second drain electrode and an injector electrode at predetermined positions on the semiconductor thin film substrate. Forming a first and a second damaged region with a focused ion beam on the semiconductor thin film substrate having undergone the second process.
To divide the semiconductor thin film substrate into three regions.
A first region of the region sandwiched between the first and second damaged regions
In the area, the injector electrode is located.
The remaining two regions except the first region have the first and second regions respectively.
The object is achieved by a method including a third step of separately locating the second drain electrodes .

【0009】[0009]

【作用】図1は本発明になる電流スイッチの原理構成図
を示す。半導体薄膜基板1上に第1及び第2の損傷領域
2及び3が形成されており、これにより半導体薄膜基板
1が3つの領域4、5及び6に分割されている。この分
割された3つの領域4、5及び6のうち第1及び第2の
損傷領域2及び3で挟まれた第1の領域4はインジェク
タで、インジェクタ電極7が形成されている。また、3
つの領域4、5及び6のうち第1の領域4を除く残りの
2つの領域5及び6は、それぞれ第1及び第2のドレイ
ンで、それらには第1及び第2のドレイン電極8及び9
がそれぞれ形成されている。
FIG. 1 is a diagram showing the principle of a current switch according to the present invention. First and second damaged regions 2 and 3 are formed on the semiconductor thin film substrate 1, whereby the semiconductor thin film substrate 1 is divided into three regions 4, 5 and 6. The first region 4 sandwiched between the first and second damaged regions 2 and 3 among the three divided regions 4, 5 and 6 is an injector, on which an injector electrode 7 is formed. Also, 3
The remaining two regions 5 and 6 of the four regions 4, 5 and 6 except for the first region 4 are first and second drains, respectively, and have first and second drain electrodes 8 and 9 respectively.
Are formed respectively.

【0010】第1のドレイン電極8は基準電位であるア
ース電位とされ、インジェクタ電極7及び第2のドレイ
ン電極9のそれぞれにはバイアス電源10及び11より
バイアス電圧VI及びVD2が印加される。通常動作では
バイアス電圧VIは正である。この状態でドレイン電極
9に正のバイアス電圧VD2を印加すると、インジェクタ
4のすべての電流は矢印12で示すように第1のドレイ
ン5へ流れ込み、バイアス電圧VD2を負に設定すると、
インジェクタ4のすべての電流は矢印13で示すように
第2のドレイン6へ流れ込む。従って、第2のドレイン
6へのバイアス電圧VD2の極性を変えることにより、第
1のドレイン5への電流をオン、オフできる電流スイッ
チとして作用することになる。
The first drain electrode 8 is set to the ground potential as a reference potential, and bias voltages V I and V D2 are applied to the injector electrode 7 and the second drain electrode 9 from bias power supplies 10 and 11, respectively. . The bias voltage V I for normal operation is positive. When a positive bias voltage V D2 is applied to the drain electrode 9 in this state, all the current of the injector 4 flows into the first drain 5 as shown by an arrow 12, and when the bias voltage V D2 is set to be negative,
All the current of the injector 4 flows into the second drain 6, as indicated by the arrow 13. Therefore, by changing the polarity of the bias voltage V D2 to the second drain 6, it functions as a current switch that can turn on and off the current to the first drain 5.

【0011】そこで、上記の図1の基本構成の電流スイ
ッチを図2に20で示すように書き表すものとし、イン
ジェクタI、第1のドレイン電極D1及び第2のドレイ
ン電極D2のそれぞれに端子21、22及び23よりバ
イアス電圧VI、VD1及びVD2に印加されるものとす
る。また、インジェクタIにはコイルLI及びコンデン
サCIの直列回路であるフィルタを介して端子24より
RF信号が入力され、第1のドレイン電極D1はコンデ
ンサCD1及びコイルLD1の直列回路であるフィルタを介
して端子25に接続されている。更に、端子23より第
2のドレイン電極D2には制御信号VD2が印加される。
Therefore, the current switch having the basic configuration of FIG. 1 described above is represented by reference numeral 20 in FIG. 2, and the terminal I is connected to each of the injector I, the first drain electrode D1, and the second drain electrode D2. It is assumed that bias voltages V I , V D1 and V D2 are applied from 22 and 23. Further, the injector I is input RF signal from the terminal 24 via a filter in series circuit of the coil L I and a capacitor C I, the first drain electrode D1 is the series circuit of the capacitor C D1 and a coil L D1 It is connected to terminal 25 via a filter. Further, a control signal V D2 is applied from the terminal 23 to the second drain electrode D2.

【0012】これにより、インジェクタIに入力される
高周波信号(RF信号)は、上記の制御信号VD2により
第1のドレイン電極D1よりCD1及びLD1を直列に介し
て端子25へ出力されるRF信号をオン又はオフとする
ことができる。また、損傷領域の両端には十分な高電界
が加わるために、この領域を通過する電子の速度は飽和
状態に達しており、このことから十分に高周波数での応
答が期待できる。
As a result, the high-frequency signal (RF signal) input to the injector I is output from the first drain electrode D1 to the terminal 25 via the C D1 and L D1 in series by the control signal V D2 . The RF signal can be turned on or off. In addition, since a sufficiently high electric field is applied to both ends of the damaged region, the speed of electrons passing through this region has reached a saturated state, and a response at a sufficiently high frequency can be expected from this.

【0013】ここで、半導体薄膜上の細線状損傷領域を
越えて流れる電流は、損傷領域に加えられる電圧に依存
して大きく変化する。図3はこの損傷領域を越えて流れ
る電流電圧特性の一例を示す。ここでの損傷領域は、図
3の挿入図に示してあるように、試料の構造はGaAs
/AlGaAs半導体の二次元電子ガス(2DEG)を
利用したもので、イオン種としてGaを用いた集束イオ
ンビーム(FIB)により、線ドーズが104 /cm以
上で基板に損傷領域を形成する。
Here, the fine line-shaped damaged region on the semiconductor thin film is defined as
The current flowing beyond depends on the voltage applied to the damage area
And change greatly. Figure 3 shows the flow over this damaged area
1 shows an example of a current-voltage characteristic. The damaged area here is
As shown in the inset of FIG. 3, the structure of the sample was GaAs.
/ AlGaAs semiconductor two-dimensional electron gas (2DEG)
Focused ion using Ga as ion species
Beam dose (FIB) is 10Four / Cm or less
A damaged area is formed on the substrate above.

【0014】そして、この損傷領域で分割された2つの
領域間に室温でバイアス電圧を印加し、かつ、その分割
領域間に流れる電流を測定すると、図3に示すように、
10V程度の電圧範囲内で電流が7桁も変化し、大電流
が得られる。従って、これらの損傷領域で分割された2
つの領域間に適切に電圧をバイアスすることで、僅か一
つのプロセスステップにより新デバイスあるいは新回路
を作成することができる。これらの新デバイス、新回路
の中で、電流スイッチが最も簡素で有用である。
Then, when a bias voltage is applied at room temperature between two regions divided by the damaged region, and a current flowing between the divided regions is measured, as shown in FIG.
Within a voltage range of about 10 V, the current changes by seven digits, and a large current can be obtained. Therefore, 2 divided by these damaged areas
By properly biasing the voltage between the two regions, a new device or circuit can be created with only one process step. Among these new devices and new circuits, current switches are the simplest and most useful.

【0015】[0015]

【実施例】次に、本発明の実施例について図面と共に説
明する。図4は本発明になる電流スイッチの第1実施例
の概略斜視図を示す。基板としては化合物半導体ヘテロ
構造が用いられ、同図に示す実施例では半絶縁性GaA
s基板41が用いられている。この半絶縁性GaAs基
板41上に約1μmのアンドープのGaAsバッファ層
42が成長される。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 4 is a schematic perspective view of a first embodiment of the current switch according to the present invention. As the substrate, a compound semiconductor heterostructure is used, and in the embodiment shown in FIG.
The s substrate 41 is used. On this semi-insulating GaAs substrate 41, an undoped GaAs buffer layer 42 of about 1 μm is grown.

【0016】この後、更にアンドープのAl0.3Ga0.7
As層が約800Åの膜厚で成長されるが、その成長の
途中に不純物Siのシートドーピングを行う。これによ
り、シートドープ層43及びアンドープAl0.3Ga0.7
As層44が平面T字状に形成される。これにより、ヘ
テロ界面に得られた2次元電子ガスの濃度と移動度は、
各々7.65×1015/cm2、0.63m2/Vsであ
る。
Thereafter, undoped Al 0.3 Ga 0.7
An As layer is grown to a thickness of about 800 °, and sheet doping of impurity Si is performed during the growth. Thereby, the sheet dope layer 43 and the undoped Al 0.3 Ga 0.7
The As layer 44 is formed in a planar T shape. Thereby, the concentration and the mobility of the two-dimensional electron gas obtained at the hetero interface are
They are 7.65 × 10 15 / cm 2 and 0.63 m 2 / Vs, respectively.

【0017】アンドープAl0.3Ga0.7As層44はイ
オン種としてGaを用いた集束イオンビーム(FIB)
により、線ドーズ4×106/cmで損傷領域45及び
46が形成され、3つの領域47、48及び49に分割
されている。この分割された3つの領域47、48及び
49のうち第1及び第2の損傷領域45及び46で挟ま
れた第1の領域47はインジェクタで、インジェクタ電
極50が形成されている。
The undoped Al 0.3 Ga 0.7 As layer 44 is a focused ion beam (FIB) using Ga as an ion species.
As a result, damaged regions 45 and 46 are formed at a line dose of 4 × 10 6 / cm, and are divided into three regions 47, 48 and 49. The first area 47 sandwiched between the first and second damaged areas 45 and 46 among the three divided areas 47, 48 and 49 is an injector, and an injector electrode 50 is formed.

【0018】 また、3つの領域47、48及び49の
うち第1の領域47を除く残りの2つの領域48及び4
9は、それぞれ第1及び第2のドレインで、それらには
第1及び第2のドレイン電極51及び52がそれぞれ形
成されている。なお、本実施例の回路図は、図と同様
となる。
The remaining two regions 48 and 4 of the three regions 47, 48 and 49 except the first region 47
Reference numeral 9 denotes first and second drains, respectively, on which first and second drain electrodes 51 and 52 are formed, respectively. The circuit diagram of this embodiment is the same as FIG.

【0019】次に、本発明の電流スイッチの製造方法の
一実施例について図5の工程順に示す断面図と共に説明
する。同図中、図4と同一構成部分には同一符号を付し
てある。まず、図5(a)に示すように、半絶縁性Ga
As基板41上にアンドープのGaAsによるバッファ
層42、シートドーピングにより成長されたSiシート
ドープ層43及びアンドープAlGaAs層44を成長
した後、その上にネガレジストを塗布してオプチカルリ
ソグラフィ又はイオンビームリソグラフィにより厚さ数
μmのパターンを形成する。
Next, an embodiment of the method for manufacturing a current switch according to the present invention will be described with reference to sectional views shown in the order of steps in FIG. In the figure, the same components as those in FIG. 4 are denoted by the same reference numerals. First, as shown in FIG.
After growing a buffer layer 42 of undoped GaAs, a Si sheet doped layer 43 and an undoped AlGaAs layer 44 grown by sheet doping on an As substrate 41, a negative resist is applied thereon, and optical lithography or ion beam lithography is performed. A pattern having a thickness of several μm is formed.

【0020】 続いて、このレジストパターン55をマ
スクとして、図5(a)の基板を同図(b)に示すよう
に溶液エッチングする。この後、レジスト55を剥離し
て図の手前と奥に位置する第1及び第2のドレイン領域
にAuGe/Niを通常のリフトオフの方法で披着し、
アロイを行うことによってオーム性電極である第1及び
第2のドレイン電極(図4の51及び52)を形成す
る。なお、図5は図4のFIB損傷領域46のやや手前
の部分で切断して第2のドレイン49方向を見たときの
断面図であり、上記の溶液エッチングで、平面T字状に
形成された基板上には第1及び第2の電極の形成と同時
にインジェクタ電極(図4の50)も同様の方法で形成
される。
Subsequently, using the resist pattern 55 as a mask, the substrate shown in FIG. 5A is solution-etched as shown in FIG. Thereafter, the resist 55 is peeled off, and AuGe / Ni is deposited on the first and second drain regions located at the front and back of the drawing by a normal lift-off method.
By performing alloying, first and second drain electrodes (51 and 52 in FIG. 4), which are ohmic electrodes, are formed. FIG. 5 is slightly before the FIB damaged area 46 in FIG.
When cut at the portion of FIG.
FIG. 4 is a cross-sectional view, showing a flat T-shape by the above solution etching.
Simultaneously with the formation of the first and second electrodes on the formed substrate
The injector electrode (50 in FIG. 4) is formed in the same manner.
Is done.

【0021】その後、図5(c)に示すように、約0.
1μmにビームを絞り込んだ、イオン種としてGaを用
いた集束イオンビーム(FIB)による損傷導入を上述
のように形成したメサを横切るように一筆書きで行い、
損傷領域(図4の45及び46)を形成する。この損傷
領域は約0.1μmである。これにより、図4に示した
試料が完成する。
Thereafter, as shown in FIG.
Damage introduction by a focused ion beam (FIB) using Ga as an ion species with the beam narrowed to 1 μm is performed in a single stroke across the mesa formed as described above,
The damaged area (45 and 46 in FIG. 4) is formed. This damaged area is about 0.1 μm. Thus, the sample shown in FIG. 4 is completed.

【0022】図6は作成したデバイスの室温での電流電
圧特性を示す。すなわち、図6は第1のドレイン電極5
1のバイアス電圧VD1は0Vとして、第2のドレイン電
極52に入力されるバイアス電圧VD2を変化させたとき
のドレイン電流ID1を示す。第2のドレイン電極52に
入力されるバイアス電圧VD2は制御電圧で、この制御電
圧に対して明瞭なスイッチ特性が観測されていることが
分かる。
FIG. 6 shows the current-voltage characteristics of the fabricated device at room temperature. That is, FIG. 6 shows the first drain electrode 5
The first bias voltage V D1 is 0 V, and the drain current I D1 when the bias voltage V D2 input to the second drain electrode 52 is changed is shown. The bias voltage V D2 input to the second drain electrode 52 is a control voltage, and it can be seen that a clear switch characteristic is observed for this control voltage.

【0023】また、図6にVIで示すように、インジェ
クタ電極50へのバイアス電圧により、全電流レベルが
変化していることも観測される。更に、信号とリーク電
流の比は−80dBであり、従来の技術の項で説明した
従来の電流スイッチに比べて性能が向上している。
Further, as shown in FIG. 6 with V I, the bias voltage to the injector electrode 50, it is observed that the total current level has changed. Further, the ratio of the signal to the leakage current is -80 dB, and the performance is improved as compared with the conventional current switch described in the section of the related art.

【0024】次に、本発明の第2実施例について説明す
る。図7は本発明になる電流スイッチの第2実施例の概
略斜視図を示す。基板としてはシリコン絶縁基板71が
用いられている。このシリコン絶縁基板71上にシリコ
ン薄膜72が形成される。その後図4と同様にして、シ
リコン薄膜72上にGaを用いた集束イオンビーム(F
IB)により、損傷領域73及び74が形成され、3つ
の領域75、76及び77に分割されている。この分割
された3つの領域75、76及び77のうち第1及び第
2の損傷領域73及び74で挟まれた第1の領域75は
インジェクタで、インジェクタ電極78が形成されてい
る。
Next, a second embodiment of the present invention will be described. FIG. 7 is a schematic perspective view of a second embodiment of the current switch according to the present invention. As the substrate, a silicon insulating substrate 71 is used. A silicon thin film 72 is formed on the silicon insulating substrate 71. Thereafter, similarly to FIG. 4, a focused ion beam (F
By IB), damaged regions 73 and 74 are formed and divided into three regions 75, 76 and 77. A first region 75 sandwiched between the first and second damaged regions 73 and 74 among the three divided regions 75, 76, and 77 is an injector, and an injector electrode 78 is formed.

【0025】 また、3つの領域75、76及び77の
うち第1の領域75を除く残りの2つの領域76及び7
7は、それぞれ第1及び第2のドレインで、それらには
第1及び第2のドレイン電極79及び80がそれぞれ形
成されている。なお、本実施例の回路図は、図と同様
となる。
The remaining two regions 76 and 7 of the three regions 75, 76 and 77 except for the first region 75
Reference numeral 7 denotes first and second drains, respectively, on which first and second drain electrodes 79 and 80 are formed, respectively. The circuit diagram of this embodiment is the same as FIG.

【0026】本実施例と第1実施例の異なる点は、用い
た基板が化合物半導体のヘテロ構造ではなく、シリコン
エピタキシャル層である点のみで、その他の製造プロセ
ス及び特性はほぼ同様である。従って、本実施例も第1
実施例と同様に室温で大電流の得られる高精度の電流ス
イッチを実現できる。
The present embodiment differs from the first embodiment only in that the substrate used is not a compound semiconductor heterostructure but a silicon epitaxial layer, and the other manufacturing processes and characteristics are almost the same. Therefore, the present embodiment also has the first
As in the embodiment, a high-precision current switch that can obtain a large current at room temperature can be realized.

【0027】次に、本発明の第3実施例について説明す
る。図8は本発明になる電子スイッチの第3実施例の概
略斜視図を示す。本実施例は、図4の第1実施例と同じ
GaAs半絶縁性基板81上に、化合物半導体砒化ガリ
ウムGaAsのエピタキシャル層の薄膜82が形成さ
れ、更にこのGaAs薄膜82上にガリウム(Ga)を
用いた集束イオンビーム(FIB)により、損傷領域8
3及び84が形成されることにより、3つの領域85、
86及び87に分割される。
Next, a third embodiment of the present invention will be described. FIG. 8 is a schematic perspective view of a third embodiment of the electronic switch according to the present invention. In this embodiment, a thin film 82 of an epitaxial layer of compound semiconductor gallium arsenide GaAs is formed on the same GaAs semi-insulating substrate 81 as the first embodiment of FIG. 4, and gallium (Ga) is further formed on the GaAs thin film 82. Damage area 8 is determined by the focused ion beam (FIB) used.
By forming 3 and 84, three regions 85,
86 and 87.

【0028】 次に、この3つの領域85、86及び8
7のうち第1及び第2の損傷領域83及び84で挟まれ
た第1の領域85はインジェクタで、インジェクタ電極
88が形成されている。また、3つの領域85、86及
び87のうち第1の領域85を除く残りの2つの領域8
6及び87は、それぞれ第1及び第2のドレインで、そ
れらには第1及び第2のドレイン電極89及び90がそ
れぞれ形成されている。なお、本実施例の回路図は、図
と同様となる。
Next, the three regions 85, 86 and 8
7, a first region 85 sandwiched between the first and second damaged regions 83 and 84 is an injector, and an injector electrode 88 is formed. In addition, the remaining two regions 8 excluding the first region 85 among the three regions 85, 86, and 87
Reference numerals 6 and 87 denote first and second drains, respectively, on which first and second drain electrodes 89 and 90 are formed, respectively. The circuit diagram of this embodiment is
Same as 2 .

【0029】本実施例と第1実施例と異なる点は、用い
た基板が化合物半導体へテロ構造ではなく、GaAsの
エピタキシャル層である点のみで、その他の製造プロセ
ス及び特性はほぼ同様である。従って、本実施例も第1
及び第2実施例と同様に室温で大電流の得られる高精度
の電流スイッチを実現できる。
The present embodiment is different from the first embodiment only in that the substrate used is not a compound semiconductor heterostructure but an epitaxial layer of GaAs, and other manufacturing processes and characteristics are almost the same. Therefore, the present embodiment also has the first
As in the case of the second embodiment, a highly accurate current switch that can obtain a large current at room temperature can be realized.

【0030】[0030]

【発明の効果】以上説明したように、本発明によれば、
損傷領域で分割された2つの領域間に適切に電圧をバイ
アスすることで、僅か一つのプロセスステップによりM
MIC用の小型軽量の電流スイッチを作成することがで
きる。また、本発明によれば、室温で動作し、大電流が
得られる電流スイッチを実現できると共に、従来の電流
スイッチに比べて作成の容易さや動作スピードを向上で
きる。
As described above, according to the present invention,
By properly biasing the voltage between the two regions divided by the damaged region, M
A small and light current switch for MIC can be created. Further, according to the present invention, it is possible to realize a current switch that operates at room temperature and obtain a large current, and it is possible to improve the easiness of fabrication and the operation speed as compared with a conventional current switch.

【0031】また、本発明製造方法によれば、その製造
の容易さから、更に高度な回路へ応用する際の設計の自
由度を高めることができる。
Further, according to the manufacturing method of the present invention, the degree of freedom in design when applied to a more advanced circuit can be increased due to the ease of manufacturing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明になる電流スイッチの原理説明図であ
る。
FIG. 1 is a diagram illustrating the principle of a current switch according to the present invention.

【図2】本発明の電流スイッチの原理回路図である。FIG. 2 is a principle circuit diagram of the current switch of the present invention.

【図3】半導体薄膜の細線状損傷領域を越えて流れる電
流電圧特性の一例を示す図である。
FIG. 3 is a diagram showing an example of a current-voltage characteristic flowing over a fine line-shaped damaged region of a semiconductor thin film.

【図4】本発明の電流スイッチの第1実施例の概略斜視
図である。
FIG. 4 is a schematic perspective view of a first embodiment of the current switch of the present invention.

【図5】本発明の電流スイッチの製造方法の一実施例を
製造工程順に示す断面図である。
FIG. 5 is a sectional view showing one embodiment of a method for manufacturing a current switch according to the present invention in the order of manufacturing steps.

【図6】本発明の第1実施例の電流電圧特性図である。FIG. 6 is a current-voltage characteristic diagram of the first embodiment of the present invention.

【図7】本発明の電流スイッチの第2実施例の概略斜視
図である。
FIG. 7 is a schematic perspective view of a second embodiment of the current switch of the present invention.

【図8】本発明の電流スイッチの第3実施例の概略斜視
図である。
FIG. 8 is a schematic perspective view of a third embodiment of the current switch of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体基板 2、3、45、46、73、74、83、84 FIB
損傷領域 4、47、75、85 インジェクタ 5、48、76、86 第1のドレイン 6、49、77、87 第2のドレイン 7、50、78、88 インジェクタ電極 8、51、79、89 第1のドレイン電極 9、52、80、90 第2のドレイン電極 41、81 半絶縁性GaAs基板 42 バッファ層 43 Siシートドープ層 44 アンドープAlGaAs層
1 Semiconductor substrate 2, 3, 45, 46, 73, 74, 83, 84 FIB
Damaged area 4, 47, 75, 85 Injector 5, 48, 76, 86 First drain 6, 49, 77, 87 Second drain 7, 50, 78, 88 Injector electrode 8, 51, 79, 89 First Drain electrode 9, 52, 80, 90 second drain electrode 41, 81 semi-insulating GaAs substrate 42 buffer layer 43 Si sheet doped layer 44 undoped AlGaAs layer

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体薄膜基板上に形成されて該半導体
薄膜基板を3つの領域に分割する第1及び第2の損傷領
域と、 前記3つの領域のうち前記第1及び第2の損傷領域で挟
まれた第1の領域に形成されたインジェクタ電極と、 前記3つの領域のうち前記第1の領域を除く残りの2つ
の領域にそれぞれ形成された第1及び第2のドレイン電
極とを有し、前記第1のドレイン電極を基準電位とし、
前記第2のドレイン電極及び前記インジェクタ電極のそ
れぞれにバイアス電圧を印加し、前記第2のドレイン電
極へ印加する制御信号に応じて、前記インジェクタ電極
に入力される入力信号の前記第1のドレイン電極への出
力を制御することを特徴とする電流スイッチ。
A first damage region formed on the semiconductor thin film substrate and dividing the semiconductor thin film substrate into three regions; and a first damage region and a second damage region among the three regions. An injector electrode formed in a first region sandwiched between the first region and a first drain region and a second drain electrode formed in two remaining regions of the three regions except the first region; Setting the first drain electrode as a reference potential,
A bias voltage is applied to each of the second drain electrode and the injector electrode, and in response to a control signal applied to the second drain electrode, the first drain electrode of an input signal input to the injector electrode A current switch characterized by controlling an output to a current switch.
【請求項2】 前記半導体薄膜基板は半導体へテロ接合
構造若しくはエピタキシャル層であり、前記第1及び第
2の損傷領域は該半導体薄膜基板の2次元電子ガスに対
して形成したことを特徴とする請求項1記載の電流スイ
ッチ。
2. The semiconductor thin film substrate has a semiconductor heterojunction structure or an epitaxial layer, and the first and second damaged regions are formed with respect to a two-dimensional electron gas of the semiconductor thin film substrate. The current switch according to claim 1.
【請求項3】 前記第1のドレイン電極に基準電位とし
てアース電位を印加すると共に前記第2のドレイン電極
に制御信号を入力し、前記インジェクタ電極に入力され
る高周波信号を、該制御信号に応じて前記第1のドレイ
ン電極よりスイッチング出力することを特徴とする請求
項1又は2記載の電流スイッチ。
3. A ground potential is applied as a reference potential to the first drain electrode, and a control signal is input to the second drain electrode, and a high-frequency signal input to the injector electrode is changed according to the control signal. 3. The current switch according to claim 1, wherein switching output is performed from the first drain electrode.
【請求項4】 所定のパターンの半導体薄膜基板を形成
する第1の工程と、 前記半導体薄膜基板上の所定位置に第1及び第2のドレ
イン電極とインジェクタ電極とをそれぞれ形成する第2
の工程と、 前記第2の工程を経た前記半導体薄膜基板上に集束イオ
ンビームにより第1及び第2の損傷領域を形成して前記
半導体薄膜基板を3つの領域に分割し、該3つの領域の
うち前記第1及び第2の損傷領域で挟まれた第1の領域
には前記インジェクタ電極を位置させ、該3つの領域の
うち該第1の領域を除く残りの2つの領域にそれぞれ前
記第1及び第2のドレイン電極を別々に位置させる第3
の工程とを含むことを特徴とする電流スイッチの製造方
法。
4. A first step of forming a semiconductor thin film substrate having a predetermined pattern, and a second step of forming first and second drain electrodes and injector electrodes at predetermined positions on the semiconductor thin film substrate, respectively.
Steps and, said the second step focused ion beam on the semiconductor thin film on a substrate after the forming the first and second damaged region the
The semiconductor thin film substrate is divided into three regions, and the three regions are divided into three regions.
A first region sandwiched between the first and second damaged regions
, The injector electrode is located, and the three regions
The remaining two areas except the first area are respectively
The third where the first and second drain electrodes are separately located
A method for manufacturing a current switch, comprising the steps of:
【請求項5】 前記第3の工程による前記第1及び第2
の損傷領域の形成には、線ドーズが104 /cm以上の
集束イオンビームを利用することを特徴とする請求項4
記載の電流スイッチの製造方法。
5. The first and second steps according to the third step.
In order to form a damaged region, a line dose of 10Four / Cm or more
5. The method according to claim 4, wherein a focused ion beam is used.
A method for manufacturing the current switch according to the above.
JP12347395A 1995-05-23 1995-05-23 Current switch and method of manufacturing the same Expired - Fee Related JP2697677B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12347395A JP2697677B2 (en) 1995-05-23 1995-05-23 Current switch and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12347395A JP2697677B2 (en) 1995-05-23 1995-05-23 Current switch and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH08316454A JPH08316454A (en) 1996-11-29
JP2697677B2 true JP2697677B2 (en) 1998-01-14

Family

ID=14861502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12347395A Expired - Fee Related JP2697677B2 (en) 1995-05-23 1995-05-23 Current switch and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2697677B2 (en)

Also Published As

Publication number Publication date
JPH08316454A (en) 1996-11-29

Similar Documents

Publication Publication Date Title
KR100379619B1 (en) Monolithically integrated E/D mode HEMP and method of fabricating the same
JP3827346B2 (en) Logic circuit having negative differential resistance element and manufacturing method thereof
KR100438895B1 (en) Pseudomorphic high electron mobility transistor power device and method for manufacturing the same
US4908325A (en) Method of making heterojunction transistors with wide band-gap stop etch layer
JPH048943B2 (en)
KR20000048423A (en) Semiconductor device and fabrication method thereof
US5886373A (en) Field effect transistor
KR100329251B1 (en) Semiconductor device and manufacturing method thereof
US5639677A (en) Method of making a gaAs power semiconductor device operating at a low voltage
JP2697677B2 (en) Current switch and method of manufacturing the same
US5449929A (en) IPG transistor semiconductor integrated circuit device
US5837570A (en) Heterostructure semiconductor device and method of fabricating same
KR950007361B1 (en) Field effect transistor
KR19990033433A (en) Method for manufacturing integrated circuit device using heterojunction dipole device
JP2664527B2 (en) Semiconductor device
JPH0685286A (en) Field effect transistor and its manufacture
JPS592385B2 (en) Mesa-type inactive V-gate GaAs field effect transistor and its manufacturing method
KR910006751B1 (en) Semiconductor integrated circuit device and its manufacturing method
KR100849926B1 (en) Methods for fabricating a pseudomorphic high electron mobility transistor
KR20050010488A (en) Bias circuit and method of producing semiconductor device
Nakajima et al. Manufacturability of dummy-gate self-aligned LDD GaAs MESFETs for high volume production
KR100309136B1 (en) Method for manufacturing transistor of semiconductor device
KR100388489B1 (en) Heterojunction Bipolar Transistor and Fabrication Method thereof
JP3236386B2 (en) Method for manufacturing semiconductor device
JPH06232168A (en) Field effect transistor and its manufacture

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080919

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20090919

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20090919

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100919

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20110919

LAPS Cancellation because of no payment of annual fees