JP2687434B2 - Superconducting base transistor and its operating method - Google Patents

Superconducting base transistor and its operating method

Info

Publication number
JP2687434B2
JP2687434B2 JP63133474A JP13347488A JP2687434B2 JP 2687434 B2 JP2687434 B2 JP 2687434B2 JP 63133474 A JP63133474 A JP 63133474A JP 13347488 A JP13347488 A JP 13347488A JP 2687434 B2 JP2687434 B2 JP 2687434B2
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
base
superconducting
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63133474A
Other languages
Japanese (ja)
Other versions
JPH01302783A (en
Inventor
和彦 本城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63133474A priority Critical patent/JP2687434B2/en
Publication of JPH01302783A publication Critical patent/JPH01302783A/en
Application granted granted Critical
Publication of JP2687434B2 publication Critical patent/JP2687434B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は超高周波トランジスタに関し、特に超伝導体
薄膜をベースに用いたトランジスタに関するものであ
る。
The present invention relates to a super high frequency transistor, and more particularly to a transistor using a superconductor thin film as a base.

(従来の技術) 近年GaAsなどの化合物半導体を用いた各種トランジス
タの開発および商品化が活発であり、これらのトランジ
スタの性能限界に近い100〜200GHzクラスの特性も報告
されるに至っている。しかしながら、デバイスに要求さ
れる特性は今後さらに高まることは確実で、1000GHzク
ラスのトランジスタ開発も始められている。1000GHzク
ラスの性能を実現するデバイスとしては、超伝導体薄膜
をベース層に用いた超伝導ベーストランジスタが有力視
されている。
(Prior Art) In recent years, various transistors using compound semiconductors such as GaAs have been actively developed and commercialized, and 100-200 GHz class characteristics close to the performance limit of these transistors have been reported. However, it is certain that the characteristics required for the device will further increase in the future, and 1000 GHz class transistor development has also started. A superconducting base transistor using a superconductor thin film as a base layer is considered to be a promising device for achieving performance in the 1000 GHz class.

このような超伝導ベーストランジスタは例えば電子情
報通信学会技術研究報告SCE85−41に「Nb系化合物薄膜
を用いた超伝導ベースホットエレクトロントランジス
タ」と題して報告されている。第3図はこの従来例の超
伝導ベーストランジスタの断面構造(a)およびバンド
構造(b)を示している。この従来例ではエミッタ層24
はn+GaAsにより構成され、このエミッタ層の上にNbから
なる超伝導ベース層23が設けられ、さらにこの上にInSb
からなるコレクタバリ22が設けられている。このコレク
タバリアの上にはAuからなるコレクタ電極21が設けられ
ている。またエミッタ層を構成するn+GaAs層上にはAu
Ge−Niからなるエミッタ電極25が設けられている。この
構造の一点鎖線部分のエネルギーバンド図が第3図
(b)に示されている。超伝導体薄膜のベース層23とエ
ミッタ層24との間の障壁は同超伝導薄膜のベース層23と
コレクタバリア22との障壁より高い。このためエミッタ
より注入された電子は、ベース層23は、100Å以下程度
に薄ければ、バリスティックにベース層23中を飛行し、
コレクタバリアを飛び越えてコレクタ電極21に吸収され
る。
Such a superconducting base transistor is reported, for example, in Technical Report SCE85-41 of the Institute of Electronics, Information and Communication Engineers, entitled "Superconducting Base Hot Electron Transistor Using Nb-Based Compound Thin Film." FIG. 3 shows a sectional structure (a) and a band structure (b) of this conventional superconducting base transistor. In this conventional example, the emitter layer 24
Is composed of n + GaAs, a superconducting base layer 23 made of Nb is provided on the emitter layer, and InSb is further formed on the superconducting base layer 23.
A collector burr 22 consisting of is provided. A collector electrode 21 made of Au is provided on the collector barrier. In addition, Au is formed on the n + GaAs layer that constitutes the emitter layer.
An emitter electrode 25 made of Ge-Ni is provided. An energy band diagram of the one-dot chain line portion of this structure is shown in FIG. 3 (b). The barrier between the base layer 23 and the emitter layer 24 of the superconducting thin film is higher than the barrier between the base layer 23 and the collector barrier 22 of the same superconducting thin film. For this reason, the electrons injected from the emitter fly ballistically in the base layer 23 if the base layer 23 is as thin as 100 Å or less,
It jumps over the collector barrier and is absorbed by the collector electrode 21.

(発明が解決しようとする問題点) 従来例の超伝導ベーストランジスタにおいてはエミッ
タ層と超伝導ベース層の間の電位を変化させることによ
り、エミッタからベースに注入されるバリスティック電
子の数を制御している。電子を注入するためにはエミッ
タ、ベース接合を順バイアスする必要があり、このため
(1)式で表されるように空乏層容量C(V)は大きく
なる。
(Problems to be Solved by the Invention) In the conventional superconducting base transistor, the number of ballistic electrons injected from the emitter to the base is controlled by changing the potential between the emitter layer and the superconducting base layer. doing. In order to inject electrons, it is necessary to forward-bias the emitter / base junction, and as a result, the depletion layer capacitance C (V) becomes large as represented by the equation (1).

(1)においてVbiはビルトイン電圧、qは電子電
荷、NDはエミッタ層中のドナー密度、Rはボルツマン定
数、Vはバイアス電圧である。この容量が大きいという
ことはエミッタ・ベース間電圧を変化させるのに時間が
多くかかるということを意味する。すなわち充電時間が
長くなる。このためたとえベース中を電子がバリスティ
ックで走行し、ベース走行し、ベース走行時間が極めて
小さくなっても、遮断周波数でエミッタ充電時間の影響
であまり高くなかった。
In (1), Vbi is the built-in voltage, q is the electronic charge, N D is the donor density in the emitter layer, R is the Boltzmann constant, and V is the bias voltage. The large capacitance means that it takes much time to change the emitter-base voltage. That is, the charging time becomes long. Therefore, even if electrons travel ballistically in the base and the base travels, and the base travel time becomes extremely short, it was not so high due to the influence of the emitter charging time at the cutoff frequency.

本発明の目的は充電時間による遮断周波数劣化を極め
て小さくした超伝導ベーストランジスタを提供すること
にある。
An object of the present invention is to provide a superconducting base transistor in which the deterioration of cutoff frequency due to charging time is extremely small.

(問題点を解決するための手段) 上記目的を達成するために本発明の超伝導ベーストラ
ンジスタはベース層となる超伝導体薄膜が、この超伝導
体薄膜に対してもともに正の電子障壁を有するエミッタ
層となる第1のn型半導体層と、バリスティック電子制
御層となるp型半導体層とに狭まれ、さらに該p型半導
体層はコレクタ層となる第2のn型半導体層と接してあ
るものである。
(Means for Solving the Problems) In order to achieve the above object, in the superconducting base transistor of the present invention, the superconducting thin film serving as the base layer has a positive electron barrier for the superconducting thin film. The first n-type semiconductor layer serving as an emitter layer and the p-type semiconductor layer serving as a ballistic electron control layer are sandwiched between the p-type semiconductor layer and the second n-type semiconductor layer serving as a collector layer. There are

そして前記第1のn型半導体層には前記超伝導体薄膜
に対して負のバイアス電圧が加えられ、前記第2のn型
半導体層には前記超伝導体薄膜に対して正のバイアス電
圧が加えられ、前記p型半導体層には前記超伝導体薄膜
に対して負のバイアス電圧が加えられ、前記p型半導体
層と超伝導体薄膜との間に信号電圧を加えることを特徴
としている。
A negative bias voltage is applied to the first n-type semiconductor layer with respect to the superconductor thin film, and a positive bias voltage is applied to the second n-type semiconductor layer with respect to the superconductor thin film. In addition, a negative bias voltage is applied to the p-type semiconductor layer with respect to the superconductor thin film, and a signal voltage is applied between the p-type semiconductor layer and the superconductor thin film.

(作用) 本発明においては、エミッタ・ベース接合には常に一
定の順方向バイアス電圧が加えられバリステック電子注
入器としての役目を果たす。このため充電時間の影響は
受けない。さらにベースを走行しているバリスティック
電子は、逆バイアスされたp型半導体層の伝導帯底の変
化によって制御される。この電子制御層の電位を変化さ
せるための充電時間も短い。その理由はベース・p型半
導体層が逆バイアスされ、空乏層が広がっているからで
ある。
(Operation) In the present invention, a constant forward bias voltage is always applied to the emitter-base junction, and it functions as a ballistic electron injector. Therefore, it is not affected by the charging time. In addition, ballistic electrons traveling in the base are controlled by changes in the conduction band bottom of the reverse biased p-type semiconductor layer. The charging time for changing the electric potential of the electronic control layer is also short. The reason is that the base / p-type semiconductor layer is reverse biased and the depletion layer is widened.

このためトランジスタの遮断周波数を飛躍的に向上で
きる。
Therefore, the cutoff frequency of the transistor can be dramatically improved.

(実施例) 次に本願発明の実施例について図面を参照して説明す
る。
(Example) Next, the Example of this invention is described with reference to drawings.

第1図は本願発明の一実施例である超伝導ベーストラ
ンジスタの断面構造を示すものである。同図において半
絶縁性(S1I1)GaAs基板6上にコレクタ層5となる厚さ
2500Å、ドーピング濃度3×1016cm-3のn−GaAs層、バ
リスティック電子制御層4となる厚さ600Åドーピング
濃度5×1016cm-3のp−InSb層、さらにベース層3とな
る厚さ80ÅのNb層、エミッタ層2となる厚さ2000Åドー
ピング濃度5×1018cm-3のn+−GaAs層が設けられてい
る。n+−GaAs層の上にはエミッタ電極1となるAuGe−Ni
が設けられ、p−InSb層の上には制御電極7となるAuGe
−Niが設けられ、n−GaAsの上にはコレクタ電極8とな
るAuGe−Niが設けられている。コレクタ電極8にはベー
ス層3に対して正のバイアス電圧が加えられ、エミッタ
電極1にはベース層3に対して負のバイアス電圧が加え
られ、エミッタ電極1にはベース層3に対して負のバイ
アス電圧が加えられ、制御部4にはベース層3に比して
負のバイアス電圧が加えられるとともに高周波信号入力
用電源9により信号電圧が加えられる。
FIG. 1 shows a cross-sectional structure of a superconducting base transistor which is an embodiment of the present invention. In the figure, the thickness to be the collector layer 5 on the semi-insulating (S 1 I 1 ) GaAs substrate 6
2500 Å, n-GaAs layer with a doping concentration of 3 × 10 16 cm -3 , thickness of the ballistic electron control layer 4 600 Å p-InSb layer with a doping concentration of 5 × 10 16 cm -3 , and the thickness of the base layer 3 An Nb layer having a thickness of 80 Å and an n + -GaAs layer having a doping concentration of 5 × 10 18 cm -3 to be the emitter layer 2 are provided. AuGe-Ni which becomes the emitter electrode 1 is formed on the n + -GaAs layer.
Is provided on the p-InSb layer to serve as the control electrode 7.
-Ni is provided, and AuGe-Ni serving as the collector electrode 8 is provided on the n-GaAs. A positive bias voltage with respect to the base layer 3 is applied to the collector electrode 8, a negative bias voltage with respect to the base layer 3 is applied to the emitter electrode 1, and a negative bias voltage with respect to the base layer 3 is applied to the emitter electrode 1. Is applied to the control unit 4, and a negative bias voltage is applied to the control unit 4 as compared with the base layer 3, and a signal voltage is applied by the high frequency signal input power supply 9.

第2図は第1図実施例の切断線10に沿ったバンドダイ
ヤグラムであり(a)はON状態、(b)はOFF状態を示
したものである。同図(a)において、エミッタからベ
ースに注入された電子はΔEなる運動エネルギーをもっ
て超伝導体であるNbの超薄膜からなるベース層12をバリ
スティックに通過し、さらにバリスティック電子制御層
13ではこれを構成するp−InSbのドーピング濃度が5×
1016cm-3と比較的低いため、電子が余り散乱を受けない
のでバリスティックに通過しコレクタ層14に到る。これ
に対して第2図(b)では制御層13に加えられる負の電
圧が(a)の場合より深くなっている。このため制御層
13の伝導帯底14は上昇し、ベース中をバリスティックに
通過して来た電子15を反射する。伝導帯底14の上昇のス
ピードは、ベース・制御電極間が逆バイアスされている
ため空乏層容量が小さく充電時間が短いため速く反射さ
れた電子は緩和時間を経過後超伝導電子対を作りベース
層を介して回収される。
FIG. 2 is a band diagram taken along the section line 10 of the embodiment shown in FIG. 1, where (a) shows the ON state and (b) shows the OFF state. In the same figure (a), the electrons injected from the emitter to the base ballistically pass through the base layer 12 made of an Nb ultrathin film, which is a superconductor, with a kinetic energy of ΔE, and then the ballistic electron control layer.
In 13 the doping concentration of p-InSb which constitutes this is 5 ×
Since it is relatively low at 10 16 cm -3 , the electrons are not scattered so much, so that the electrons pass ballistically and reach the collector layer 14. On the other hand, in FIG. 2 (b), the negative voltage applied to the control layer 13 is deeper than in the case of (a). Therefore the control layer
The conduction band bottom 14 of 13 rises and reflects the electrons 15 that have ballistically passed through the base. The reverse speed between the base and control electrodes causes the depletion layer capacitance to be small and the charging time to be short, so the rapidly reflected electrons form a superconducting electron pair after the relaxation time and form a base. Recovered through layers.

以上の実施例で説明した超伝導ベーストランジスタで
は1000GHz以上の最大発振周波数(fmax)が再現性良く
得られた。この特性はベース層の層厚を50〜100Åの各
層厚さにしてもまたエミッタ層やコレクタ層の膜厚を10
00〜5000Åにしても問題なく得られた。
With the superconducting base transistor described in the above examples, the maximum oscillation frequency (f max ) of 1000 GHz or higher was obtained with good reproducibility. This characteristic is that even if the thickness of the base layer is 50 to 100Å, the thickness of the emitter layer and collector layer is 10
Even if it was 00-5000Å, it was obtained without problems.

(発明の効果) 本発明の超伝導ベーストランジスタにおいては、バリ
スティックに走行する電子の制御を、新たに設けられた
応答速度の速い(充電時間の短い)制御電極を用いて行
うため、従来の超伝導ベーストランジスタより2倍程度
高い周波数での動作が可能になり、1000GHz以上のfmax
が得られる。なお制御層で反射された電子が超伝導電子
対を作るまでの緩和時間は比較的長いがトランジスタの
真性動作領域はベース、制御層、コレクタによって決ま
り、エミッタ、ベース間回路はいわばアイドリング回路
となるたけ高速動作に影響は与えない。
(Advantages of the Invention) In the superconducting base transistor of the present invention, the control of the electrons traveling in a ballistic manner is performed by using the newly provided control electrode having a high response speed (short charging time). It is possible to operate at a frequency about twice that of a superconducting base transistor, and f max of 1000 GHz or more
Is obtained. Although the relaxation time for the electrons reflected by the control layer to form a superconducting electron pair is relatively long, the intrinsic operating region of the transistor is determined by the base, control layer, and collector, and the circuit between the emitter and base is a so-called idling circuit. It does not affect the high speed operation.

なお、本実施例においては超伝導材料としてNbを用い
たが、材料はこれに限らず酸化物高温超伝導材料を用い
てもよいことは言うまでもない。また、制御層に用いる
半導体もInSbに限らず、またエミッタもGaAsに限らず、
超伝導ベース層に対して正の障壁をもつものならどれで
もよい。さらにコレクタ層もGaAsに限らずn型半導体で
あればいずれでもよい。
Although Nb is used as the superconducting material in the present embodiment, it goes without saying that the material is not limited to this and an oxide high temperature superconducting material may be used. The semiconductor used for the control layer is not limited to InSb, and the emitter is not limited to GaAs.
Any material that has a positive barrier to the superconducting base layer can be used. Further, the collector layer is not limited to GaAs and may be any n-type semiconductor.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の超伝導ベーストランジスタの実施例を
説明するための断面構造図で第2図はそのエネルギーバ
ンド図である。第3図(a),(b)は従来例を説明す
る図である。 図において 1,25……エミッタ電極、2,11,24……エミッタ層、3,12,
23……ベース層、4,13……バリスティック電子制御層、
5,14……コレクタ層、6……基板、7……制御電極、8,
21……コレクタ電極、9……高周波信号入力電源、10…
…切断線、22……コレクタバリアである。
FIG. 1 is a sectional structural view for explaining an embodiment of a superconducting base transistor of the present invention, and FIG. 2 is its energy band diagram. 3 (a) and 3 (b) are diagrams for explaining a conventional example. In the figure, 1,25 …… emitter electrode, 2,11,24 …… emitter layer, 3,12,
23 …… base layer, 4, 13 …… ballistic electronic control layer,
5,14 ...... Collector layer, 6 ...... Substrate, 7 ...... Control electrode, 8,
21 …… Collector electrode, 9 …… High frequency signal input power supply, 10 ・ ・ ・
… Cut line, 22 …… Collector barrier.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】超伝導体薄膜をベース層とする超伝導ベー
ストランジスタにおいてベース層となる超伝導体薄膜
が、エミッタ層となる第1のn型半導体層と、バリステ
ィック電子制御層となるp型半導体層とに狭まれ、この
第1のn型半導体層とp型半導体層は前記超伝導体薄膜
に対して正の電子障壁を持ち、さらに該p型半導体層は
コレクタ層となる第2のn型半導体層と接してある構造
を含むことを特徴とする超伝導ベーストランジスタ。
1. In a superconducting base transistor having a superconducting thin film as a base layer, the superconducting thin film as a base layer has a first n-type semiconductor layer as an emitter layer and a p-type as a ballistic electron control layer. And the first n-type semiconductor layer and the p-type semiconductor layer have a positive electron barrier with respect to the superconductor thin film, and the p-type semiconductor layer serves as a collector layer. A superconducting base transistor including a structure in contact with the n-type semiconductor layer.
【請求項2】請求の範囲第1項記載の超伝導ベーストラ
ンジスタにおいて、第1のn型半導体層には前記超伝導
体薄膜に対して負のバイアス電圧を加え、第2のn型半
導体層には超伝導体薄膜に対して正のバイアス電圧を加
えられ、p型半導体層には超伝導体薄膜に対して負のバ
イアス電圧を加え、p型半導体層と超伝導体薄膜との間
には信号電圧を加えることを特徴とする超伝導ベースト
ランジスタの動作方法。
2. The superconducting base transistor according to claim 1, wherein a negative bias voltage is applied to the first n-type semiconductor layer with respect to the superconductor thin film, and the second n-type semiconductor layer is applied. A positive bias voltage is applied to the superconductor thin film, a negative bias voltage is applied to the p-type semiconductor layer to the superconductor thin film, and a negative bias voltage is applied to the p-type semiconductor layer between the p-type semiconductor layer and the superconductor thin film. Is a method of operating a superconducting base transistor characterized by applying a signal voltage.
JP63133474A 1988-05-30 1988-05-30 Superconducting base transistor and its operating method Expired - Lifetime JP2687434B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63133474A JP2687434B2 (en) 1988-05-30 1988-05-30 Superconducting base transistor and its operating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63133474A JP2687434B2 (en) 1988-05-30 1988-05-30 Superconducting base transistor and its operating method

Publications (2)

Publication Number Publication Date
JPH01302783A JPH01302783A (en) 1989-12-06
JP2687434B2 true JP2687434B2 (en) 1997-12-08

Family

ID=15105623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63133474A Expired - Lifetime JP2687434B2 (en) 1988-05-30 1988-05-30 Superconducting base transistor and its operating method

Country Status (1)

Country Link
JP (1) JP2687434B2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE TRANS ON MAGNETICS=1985 *

Also Published As

Publication number Publication date
JPH01302783A (en) 1989-12-06

Similar Documents

Publication Publication Date Title
US4593305A (en) Heterostructure bipolar transistor
US3121809A (en) Semiconductor device utilizing majority carriers with thin metal base between semiconductor materials
JPH0611056B2 (en) High-speed semiconductor device
EP0184827B1 (en) A high speed and high power transistor
Luryi et al. Hot-electron transport in heterostructure devices
US5561306A (en) Hetero-bipolar transistor having a plurality of emitters
JPH0658918B2 (en) Heterojunction bipolar transistor
JPH0665217B2 (en) Transistor
JP2687434B2 (en) Superconducting base transistor and its operating method
US4910562A (en) Field induced base transistor
JPS5946106B2 (en) ultra high speed transistor
JP3030070B2 (en) Semiconductor device
US5828077A (en) Long-period superlattice resonant tunneling transistor
JP2800299B2 (en) Heterostructure semiconductor device
JPS60219766A (en) Semiconductor device
JPH03138949A (en) Heterojunction bipolar transistor
JP2587826B2 (en) Bipolar transistor and method of manufacturing the same
JP2941335B2 (en) Heterojunction bipolar transistor
JPH0831471B2 (en) Resonant tunneling transistor
JPS6254464A (en) Bipolar transistor and manufacture thereof
JP2969778B2 (en) High electron mobility composite transistor
JP2771214B2 (en) Semiconductor device
JP2822712B2 (en) Transistor
JPH02235341A (en) Hetero junction bipolar transistor
JPH01149465A (en) Heterojunction bipolar transistor