JP2685979B2 - Power supply - Google Patents

Power supply

Info

Publication number
JP2685979B2
JP2685979B2 JP32255290A JP32255290A JP2685979B2 JP 2685979 B2 JP2685979 B2 JP 2685979B2 JP 32255290 A JP32255290 A JP 32255290A JP 32255290 A JP32255290 A JP 32255290A JP 2685979 B2 JP2685979 B2 JP 2685979B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
switch
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32255290A
Other languages
Japanese (ja)
Other versions
JPH04197075A (en
Inventor
克己 世良
昌典 稲田
正志 高宮
政春 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32255290A priority Critical patent/JP2685979B2/en
Publication of JPH04197075A publication Critical patent/JPH04197075A/en
Application granted granted Critical
Publication of JP2685979B2 publication Critical patent/JP2685979B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、帰還制御型の電源装置に関する。TECHNICAL FIELD The present invention relates to a feedback control type power supply device.

[従来の技術] 従来のアナログスイツチング制御型の電源装置として
は、例えば総合電子出版社「高速スイツチングレギユレ
ータ;清水和男著」に開示されているが、近年では第4
図に示すようなデイジタル制御型の電源装置が知られて
いる。
[Prior Art] A conventional analog switching control type power supply device is disclosed, for example, in "High Speed Switching Regulator;
A digitally controlled power supply device as shown in the figure is known.

第4図において、直流電圧源1の出力電圧VINは、ト
ランジスタ等のスイツチ2によりスイツチングされて矩
形波となり、この矩形波はロウパスフイルタ(LPF)3
により平滑化されて直流電圧となる。この直流電圧が負
荷4の電源電圧となる。すなわち、直流電圧源1の出力
電圧VINは、スイツチ2とLPF3により降下され、所望値
の電源電圧として負荷4に印加される。
In FIG. 4, the output voltage V IN of the DC voltage source 1 is switched into a rectangular wave by a switch 2 such as a transistor, and this rectangular wave is a low-pass filter (LPF) 3.
Is smoothed by the DC voltage. This DC voltage becomes the power supply voltage of the load 4. That is, the output voltage V IN of the DC voltage source 1 is dropped by the switch 2 and LPF 3 and applied to the load 4 as a power supply voltage having a desired value.

この場合、LPF3から出力される直流電圧は、また、A/
D変換器5にデイジタルデータに変換されて比較器8の
一方の入力端子に印加される。他方、制御端子7からは
負荷に印加される電源電圧の値を指定する目標直流電圧
が供給され、この目標直流電圧は、A/D変換器6により
デイジタルデータに変換されて比較器8の他方の入力端
子に印加される。比較器8はこれらの電流電圧の差を演
算して差信号を出力する。
In this case, the DC voltage output from LPF3 is also A /
The digital data is converted by the D converter 5 and applied to one input terminal of the comparator 8. On the other hand, the target DC voltage that specifies the value of the power supply voltage applied to the load is supplied from the control terminal 7, and this target DC voltage is converted into digital data by the A / D converter 6 and the other side of the comparator 8 is supplied. Applied to the input terminal of. The comparator 8 calculates the difference between these current voltages and outputs a difference signal.

パルス幅変調(PWM)回路9は、比較器8から出力さ
れる差信号により、LPF3から出力される直流電圧と制御
端子7から入力される目標直流電圧との差に比例した幅
のパルスを出力し、このパルス幅に応じてスイツチ2を
オン、オフする。
The pulse width modulation (PWM) circuit 9 outputs a pulse having a width proportional to the difference between the DC voltage output from the LPF 3 and the target DC voltage input from the control terminal 7 according to the difference signal output from the comparator 8. Then, the switch 2 is turned on and off according to this pulse width.

したがって、上記回路は負帰還ループを構成してお
り、LPF3の出力電圧と制御端子7からの入力電圧が一致
した状態で安定し、負荷4に所望の値の直流電圧が印加
される。
Therefore, the above circuit constitutes a negative feedback loop, is stable when the output voltage of the LPF 3 and the input voltage from the control terminal 7 match, and a DC voltage of a desired value is applied to the load 4.

[発明が解決しようとする課題] しかしながら、上記従来の電源装置においては、比較
器8の出力はデイジタルデータであつて、PWM回路9か
ら出力されるスイツチングパルスのパルス幅はこのデイ
ジタルデータに応じたものであるから、このデイジタル
データのビツト数をNとすると、LPF3の出力電圧の最小
変化率すなわち負荷4に印加される電源電圧の量子化誤
差はVIN/2Nとなる。したがつて、この量子化誤差を減
少させるためには、PWM回路9が扱うデイジタルデータ
のビツト数を増加する方法しかなく、回路規模が増大す
るという問題点がある。
[Problems to be Solved by the Invention] However, in the above-described conventional power supply device, the output of the comparator 8 is digital data, and the pulse width of the switching pulse output from the PWM circuit 9 depends on this digital data. Therefore, if the number of bits of this digital data is N, the minimum change rate of the output voltage of LPF3, that is, the quantization error of the power supply voltage applied to the load 4 is V IN / 2N. Therefore, in order to reduce the quantization error, there is only a method of increasing the number of bits of digital data handled by the PWM circuit 9, which causes a problem of increasing the circuit scale.

本発明の目的は、上記従来技術の問題点に鑑み、回路
規模が増大することなく負荷に印加する電源電圧の量子
化誤差を減少することができるようにした電源装置を提
供することにある。
An object of the present invention is to provide a power supply device capable of reducing the quantization error of the power supply voltage applied to the load without increasing the circuit scale in view of the above problems of the prior art.

[課題を解決するための手段] 本発明は、上記目的を達成するために、直流電圧源の
出力直流電圧の電圧値までを複数に区分して複数の電圧
範囲が予め設定され、負荷に印加する電源電圧の目標値
が属する電圧範囲を検出し、検出した電圧範囲の下限電
圧に対応する時間所定の周期でスイツチをオンにする制
御部と、平滑化回路で生成されて負荷に印加される前記
電源電圧と前記目標値との差を算出し、前記制御部が前
記スイツチをオフにする期間、前記差に応じた時間所定
の周期で前記スイツチをオンにする駆動回路を設ける。
[Means for Solving the Problems] In order to achieve the above object, the present invention divides a voltage value of an output DC voltage of a DC voltage source into a plurality of voltage ranges, and sets a plurality of voltage ranges in advance and applies the voltage to a load. The control unit that detects the voltage range to which the target value of the power supply voltage belongs and turns on the switch at a predetermined cycle for a time corresponding to the lower limit voltage of the detected voltage range, and is generated by the smoothing circuit and applied to the load. A drive circuit is provided that calculates a difference between the power supply voltage and the target value, and turns on the switch at a predetermined cycle during a period in which the control unit turns off the switch and a time period according to the difference.

[作用] 本発明によると、上記構成により、負荷に印加される
電源電圧は、一方では、制御部により、負荷に印加する
電源電圧の目標値が属する電圧範囲の下限電圧値になる
ように制御され、他方、駆動回路により、この目標電圧
と下限電圧値に制御されたこの電源電圧との差がなくな
るように制御される。
[Operation] According to the present invention, with the above configuration, the power supply voltage applied to the load is controlled by the control unit so that the target value of the power supply voltage applied to the load becomes the lower limit voltage value of the voltage range to which the target value belongs. On the other hand, the drive circuit controls so as to eliminate the difference between the target voltage and the power supply voltage controlled to the lower limit voltage value.

したがって、駆動回路は直流電圧源の出力直流電圧の
電圧値より狭い電圧範囲で上記電源電圧を制御すること
ができるので、駆動回路でのビツト数を増加することな
く負荷に印加する電源電圧の量子化誤差を減少させるこ
とができる。
Therefore, since the drive circuit can control the power supply voltage within a voltage range narrower than the voltage value of the output DC voltage of the DC voltage source, the quantum of the power supply voltage applied to the load can be increased without increasing the number of bits in the drive circuit. The conversion error can be reduced.

[実施例] 以下、図面を参照して本発明の実施例を説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明による電源装置の一実施例を示す回路
図、第2図(a)は第1図の電源装置の分圧を示す説明
図、第2図(b)は第1図のスイツチの印加電圧を示す
波形図、第3図は第1図の制御部の動作を説明するため
のフローチヤートである。
FIG. 1 is a circuit diagram showing an embodiment of a power supply device according to the present invention, FIG. 2 (a) is an explanatory view showing a partial pressure of the power supply device of FIG. 1, and FIG. 2 (b) is a view of FIG. FIG. 3 is a waveform chart showing the voltage applied to the switch, and FIG. 3 is a flow chart for explaining the operation of the control unit in FIG.

第1図において、直流電圧源11の+端子(電圧VIN
は、抵抗12の一端と、pnpトランジスタ13のエミツタとn
pnトランジスタ14のコレクタに接続されている。抵抗12
の他端はトランジスタ13のベースに接続され、トランジ
スタ13のコレクタはトランジスタ14のベースに接続され
ている。したがつて、これら抵抗12とトランジスタ13,1
4はトランジスタ13のベース電圧に応じて直流電圧源11
の出力電圧VINをオン、オフするスイツチ(12〜14)を
構成している。
In FIG. 1, the + terminal (voltage V IN ) of the DC voltage source 11
Is one end of the resistor 12 and the emitter of the pnp transistor 13 and n
It is connected to the collector of the pn transistor 14. Resistance 12
The other end of is connected to the base of the transistor 13, and the collector of the transistor 13 is connected to the base of the transistor 14. Therefore, these resistors 12 and transistors 13,1
4 is a DC voltage source 11 depending on the base voltage of the transistor 13.
The switches (12 to 14) that turn on and off the output voltage V IN of

このスイツチ(12〜14)のトランジスタ14のエミツタ
は、ダイオード15のカソードとコイル16の一旦に接続さ
れ、ダイオード15の他端は接地されている。コイル16の
他端はコンデンサ17と負荷18のそれぞれの一端に接続さ
れ、コンデンサ17と負荷18の他端は共に接地されてい
る。したがつて、コイル16とコンデンサ17は、トランジ
スタ14のエミツタ電圧を平滑化して電圧Voutを出力す
る平滑回路(16,17)を構成している。
The emitter of the transistor 14 of this switch (12-14) is connected to the cathode of the diode 15 and the coil 16 once, and the other end of the diode 15 is grounded. The other end of the coil 16 is connected to one ends of a capacitor 17 and a load 18, respectively, and the other ends of the capacitor 17 and the load 18 are both grounded. Therefore, the coil 16 and the capacitor 17 form a smoothing circuit (16, 17) that smoothes the emitter voltage of the transistor 14 and outputs the voltage V out .

コイル16の他端(出力電圧Vout)はまたA/D変換器19
の入力端子に接続され、A/D変換器19の出力端子は比較
器20の一方の入力端子に接続されている。制御端子21か
らは負荷18に印加される電源電圧Voutの値を指定する
目標直流電圧Vtが入力され、この目標直流電圧Vtは、
A/D変換器22でデイジタルデータに変換されて比較器20
の他方の入力端子と制御部23に印加される。
The other end (output voltage V out ) of the coil 16 is also the A / D converter 19
Of the A / D converter 19 and the output terminal of the A / D converter 19 is connected to one input terminal of the comparator 20. A target DC voltage V t that specifies the value of the power supply voltage V out applied to the load 18 is input from the control terminal 21, and this target DC voltage V t is
A / D converter 22 converts to digital data and comparator 20
Is applied to the other input terminal and the control unit 23.

パルス幅変調(PWM)回路24は、比較器20の出力信号
により、平滑回路(16,17)から出力される直流電圧V
outと制御端子21に入力した直流電圧Vtの差に比例した
幅のパルスを出力し、ベース抵抗25を介してnpnトラン
ジスタ26のベースに印加する。また、制御部23には、後
述するように、電圧0から直流電圧源11の直流電圧VIN
までの範囲を等分した複数の電圧範囲が予め設定されて
おり、この制御部23は目標電圧Vtがどの電圧範囲に属
するかを検出し、検出した電圧範囲の下限電圧に対応す
る幅のパルスを出力し、ベース抵抗27を介してnpnトラ
ンジスタ28のベースに印加する。
The pulse width modulation (PWM) circuit 24 receives a DC voltage V output from the smoothing circuit (16, 17) according to the output signal of the comparator 20.
A pulse having a width proportional to the difference between out and the DC voltage V t input to the control terminal 21 is output and applied to the base of the npn transistor 26 via the base resistor 25. Further, as will be described later, the control unit 23 controls the DC voltage V IN of the DC voltage source 11 from the voltage 0.
Up to this, a plurality of voltage ranges obtained by equally dividing the above range are set in advance. The control unit 23 detects which voltage range the target voltage V t belongs to, and has a width corresponding to the lower limit voltage of the detected voltage range. A pulse is output and applied to the base of the npn transistor 28 via the base resistor 27.

トランジスタ26,28のコレクタは共にスイツチ(12〜1
4)を構成するトランジスタ13のベースに接続され、エ
ミツタは共に接地されている。したがつて、トランジス
タ26,28のいずれか一方がオンになると、スイツチ(12
〜14)がオフになり、トランジスタ26,28の双方がオフ
になると、スイツチ(12〜14)がオンになる。
The collectors of the transistors 26 and 28 are both switches (12 to 1
4) is connected to the base of the transistor 13 and the emitters are both grounded. Therefore, when one of the transistors 26 and 28 is turned on, the switch (12
~ 14) are turned off and both transistors 26, 28 are turned off, the switches (12-14) are turned on.

このようにして、帰還ループが構成され、スイツチ
(12〜14)がオンのときには、図示実線で示すように、
直流電圧源11の出力電圧VINによつてスイツチ(12〜1
4)、平滑回路(16,17)を介して電流が流れ、また、ス
イツチ(12〜14)がオフのときには、コイル16に蓄積さ
れたエネルギーにより、図示破線で示すように、ダイオ
ード15、コイル16を介して電流が流れ、これにより、電
圧Voutが生じて負荷18に印加される。
In this way, the feedback loop is constructed, and when the switches (12-14) are on, as shown by the solid line in the figure,
Depending on the output voltage V IN of the DC voltage source 11, the switch (12 to 1
4), current flows through the smoothing circuit (16, 17), and when the switches (12 to 14) are off, the energy accumulated in the coil 16 causes the diode 15 and the coil A current flows through 16 which causes a voltage V out to be applied to load 18.

ここで、例えば第2図(a)に示すように、電圧0か
ら直流電圧源11の出力電圧VINの値までの範囲をVa,
Vb,Vc(但し、VIN>Va>Vb>Vc>0)で4等分し、
負荷18の電源電圧すなわち平滑回路(16,17)の出力電
圧Voutを電圧範囲Va〜Vbの範囲で制御する場合につ
いて説明する。
Here, for example, as shown in FIG. 2A, the range from the voltage 0 to the value of the output voltage V IN of the DC voltage source 11 is V a ,
Divide into 4 equal parts by V b , V c (however, V IN > V a > V b > V c > 0),
It will be described for controlling the output voltage V out of the power supply voltage or the smoothing circuit of the load 18 (16, 17) in the range of the voltage range V a ~V b.

一般に、入力電圧Viをオン、オフスイツチングし、
このスイツチの出力を平滑回路で平滑して直流電圧Vo
を得る場合、このスイツチのオン、オフの周期をT、オ
ン期間の時間長をVONとすると、 である。
Generally, the input voltage V i is switched on and off,
The output of this switch is smoothed by a smoothing circuit to obtain a DC voltage V o.
When the switch ON / OFF cycle is T and the ON period time length is V ON , It is.

第2図(b)はPWM回路24と制御部23とによるスイツ
チ(12〜14)のスイツチパルスの波形を示しており、こ
の波形の“L"(低レベル)でスイツチ(12〜14)はオン
し、“H"(高レベル)でオフする。したがつて、この波
形の“L"期間の幅がスイツチングパルスのパルス幅であ
る。
FIG. 2 (b) shows the waveform of the switch pulse of the switch (12 to 14) by the PWM circuit 24 and the control unit 23, and the switch (12 to 14) is at "L" (low level) of this waveform. Turn on, and turn off at "H" (high level). Therefore, the width of the "L" period of this waveform is the pulse width of the switching pulse.

いま、負荷18に印加する電源電圧Voutを、第2図
(a)に示すように、電圧範囲Va〜Vb内の所定値に設
定するものとする。制御部23は、A/D変換器22の出力デ
ータにより、目標直流電圧Vtがこの電圧範囲Va〜Vb
内にあることを検出し、この電圧範囲Va〜Vbの下限値
bに対応したパルス幅Tbのパルスを発生する。このパ
ルスの周期はTである。そこで、上記式(1)におい
て、VoをVb,TONをVb,ViをVINとすると、 により、パルス幅Tbが求められ、上記のように、制御
部23は周期T、パルス幅Tbのパルスを発生してトラン
ジスタ28のベースに供給する。
Now, assume that the power supply voltage V out applied to the load 18 is set to a predetermined value within the voltage range V a to V b as shown in FIG. 2 (a). Control unit 23, the output data of the A / D converter 22, the voltage range target DC voltage V t is V a ~V b
Detects that is within, generates a pulse having a pulse width T b which corresponds to the lower limit value V b of the voltage range V a ~V b. The period of this pulse is T. Therefore, in the above equation (1), if V o is V b , T ON is V b , and V i is V IN , Thus, the pulse width T b is obtained, and as described above, the control unit 23 generates a pulse having the period T and the pulse width T b and supplies it to the base of the transistor 28.

かかるパルスによるスイツチ(12〜14)のオン、オフ
動作は、電圧Voutを電圧値Vbに定めるものである。
The on / off operation of the switches (12 to 14) by such a pulse sets the voltage V out to the voltage value V b .

一方、比較器20は電圧Voutと電圧範囲Va〜Vb内の
目標直流電圧Vtとの差を検出するが、この電圧Vout
制御部23によつて、上記のように、電圧範囲Va〜Vb
下限値Vbに定められるように制御されるから、比較器2
0はこの下限値Vbと目標直流電圧Vtとの差を検出す
る。この差に応じたパルス幅のPWM信号をPWM回路24が発
生し、トランジスタ26のベースに供給する。このPWM信
号によるスイツチ(12〜14)のオン、オフ動作は、制御
部23からのパルスの“H"となる(T−Tb)期間行なわ
れる。
On the other hand, the comparator 20 detects the difference between the voltage V out and the target DC voltage V t within the voltage range V a to V b . This voltage V out is controlled by the control unit 23 as described above. since is controlled as determined in the lower limit value V b in the range V a ~V b, comparator 2
0 detects the difference between this lower limit value V b and the target DC voltage V t . The PWM circuit 24 generates a PWM signal having a pulse width corresponding to this difference and supplies it to the base of the transistor 26. The ON / OFF operation of the switches (12 to 14) by the PWM signal is performed during the period in which the pulse from the control unit 23 is "H" (T- Tb ).

ここで、PWM信号の周期をTp,“L"の時間長をTPWM
として、上記式(1)において、Voを(Vt−Vout),
TONをTPWM,TをTP,ViをVINとすると、 により、パルス幅TPWMが求められるが、上記のよう
に、電圧Voutは制御部23によつて電圧値Vbに制御され
るから、式(3)における電圧Voutは、比較器20によ
るPWM回路24の制御により、電圧値Vbから目標電圧Vt
に等しくなつていく。
Here, the period of the PWM signal is T p , and the time length of “L” is T PWM
In the above formula (1), V o is (V t −V out ),
If T ON is T PWM , T is T P , and V i is V IN , Accordingly, although the pulse width T PWM is determined, as described above, since the voltage V out is controlled to by connexion voltage V b to the control unit 23, the voltage V out in equation (3), by the comparator 20 By the control of the PWM circuit 24, the target voltage V t is changed from the voltage value V b.
Equal to.

すなわち、スイツチ(12〜14)、比較器20,PWM回路24
からなる負帰還ループは、電圧Voutを電圧範囲Va〜V
b内で制御する。
That is, switches (12 to 14), comparator 20, PWM circuit 24
The negative feedback loop consisting of the voltage V out changes the voltage range V a to V a.
Control in b .

したがつて、比較器20からのデイジタルデータのビツ
ト数をNとすると、PWM回路24による電源電圧Voutの量
子化誤差は(Va−Vb)/2Nとなり、従来の電圧範囲V
IN〜0で制御する場合に比べ、ビツト数Nを等しいとす
ると、(Va−Vb)/VIN倍に低減されることになる。
Therefore, if the number of bits of the digital data from the comparator 20 is N, the quantization error of the power supply voltage V out by the PWM circuit 24 becomes (V a −V b ) / 2N, which is the conventional voltage range V.
Compared with the case of controlling by the IN ~0, when equal the number of bits N, it will be reduced to (V a -V b) / V IN times.

以上のことは、電圧範囲VIN〜Va,Vb〜Vo,Vc〜0に
ついても同様である。
The same applies to the voltage ranges V IN to V a , V b to V o , and V c to 0.

次に、第3図を参照して上記実施例の動作、特に制御
部23の動作を説明する。
Next, the operation of the above embodiment, particularly the operation of the controller 23 will be described with reference to FIG.

制御部23は例えばマイクロコンピュータにより構成さ
れ、予め直流電圧源11の電圧VINを4等分した電圧値V
a,Vb,Vcと、制御周期T及び電圧範囲VIN〜Va,Va
b,Vb〜Vc,Vc〜0にそれぞれ対応する時間間隔Ta,
Tb,Tc,Toが設定されている。
The control unit 23 is composed of, for example, a microcomputer and has a voltage value V obtained by dividing the voltage V IN of the DC voltage source 11 into four equal parts in advance.
a , V b , V c , and control period T and voltage range V IN ~ V a , V a ~
V b, V b ~V c, the time interval corresponding to V c ~0 T a,
T b , T c , T o are set.

ステツプ31において、負荷18の目標直流電圧Vtが制
御端子21,A/D変換器22を介して入力されると、続くステ
ツプ32において、Vt>Vaか否かを判定し、Vt>Va
場合にステツプ33に進んでパルス幅をTaに設定し、ト
ランジスタ28をこのパルス幅Taの間にオフにし、残り
の時間(T−Ta)の間オンにする。
In step 31, the target DC voltage V t of the load 18 is input through the control terminal 21, A / D converter 22, at next step 32, it is determined whether V t> V a, V t If> V a , go to step 33 to set the pulse width to T a and turn transistor 28 off for this pulse width T a and on for the rest of the time (T−T a ).

また、Va>Vt>Vbの場合(ステツプ34)には、ス
テツプ35に進んでパルス幅をTbに設定し、トランジス
タ27をこのパルス幅Tbの間オフにし、残りの時間(T
−Tb)の間オンにする。
If V a > V t > V b (step 34), the process proceeds to step 35, where the pulse width is set to T b , the transistor 27 is turned off for this pulse width T b , and the remaining time ( T
To turn on between the -T b).

同様に、Vb>Vt>Vcの場合(ステツプ36)には、
ステツプ37に進んでパルス幅をTcに設定し、トランジ
スタ27をこのパルス幅Tcの間オフにし、残りの時間
(T−Tc)の間オンにし、また、Vc>Vtの場合(ス
テツプ36)には、ステツプ38に進んでパルス幅をTo
設定し、トランジスタ27を常にオンにする。
Similarly, when V b > V t > V c (step 36),
Proceed to step 37 to set the pulse width to T c , turn transistor 27 off for this pulse width T c , turn on for the rest of the time (T−T c ), and if V c > V t . the (step 36), sets the pulse width to T o proceeds to step 38, it is always on the transistor 27.

したがつて、上記実施例によれば、4等分の電圧範囲
IN〜Va,Va〜Vb,Vb〜Vc,Vc〜0を設定した場合、PW
M回路24は、負荷18の設定電圧Vtが属する電圧範囲VIN
〜Va,Va〜Vb,Vb〜Vc,Vc〜0の上限値と下限値の間で
制御するので、従来例と同一のビツト数のPWM回路24を
用いた場合に比べ、量子化誤差を1/4に減少させること
ができる。
Therefore, according to the above-mentioned embodiment, when the voltage ranges V IN to V a , V a to V b , V b to V c , V c to 0 are set, PW
The M circuit 24 has a voltage range V IN to which the set voltage V t of the load 18 belongs.
~ V a , V a ~ V b , V b ~ V c , V c ~ 0 is controlled between the upper limit value and the lower limit value, so compared with the case of using the PWM circuit 24 of the same bit number as the conventional example. , Quantization error can be reduced to 1/4.

また、直流電圧源11の出力電圧VINの電圧値までの区
分数は制御部23にプログラム可能であるので、直流電圧
源11の電圧VINまでの範囲を更に細かく区分することに
より量子化誤差を更に減少させることができる。
Further, since the number of divisions up to the voltage value of the output voltage V IN of the DC voltage source 11 can be programmed in the control unit 23, the quantization error can be obtained by further dividing the range up to the voltage V IN of the DC voltage source 11. Can be further reduced.

尚、上記実施例では、PWM回路24によりスイツチ(12
〜14)をパルス駆動するようにしたが、他のパルス変調
信号で駆動してもよいことは勿論である。
In the above embodiment, the switch (12
14 to 14) are pulse-driven, but it goes without saying that they may be driven by other pulse-modulated signals.

[発明の効果] 以上説明したように、本発明によると、予め直流電圧
源の直流電圧までの電圧範囲を等分して複数の電圧範囲
を設定するので、負荷に設定すべき目標電圧が属する電
圧範囲の下限電圧は制御部により制御され、他方、該目
標電圧と該下限電圧との間の電圧差がパルス駆動回路に
より制御されることにより、したがつて、パルス駆動回
路は直流電圧源の直流電圧より狭い電圧範囲で制御する
ことができるので、パルス駆動回路でのビツト数を増加
することなく負荷に対する電源電圧の量子化誤差を減少
することができる。
[Effects of the Invention] As described above, according to the present invention, the voltage range up to the DC voltage of the DC voltage source is divided into equal parts in advance to set a plurality of voltage ranges. The lower limit voltage of the voltage range is controlled by the control unit, while the voltage difference between the target voltage and the lower limit voltage is controlled by the pulse drive circuit. Since the voltage can be controlled in a voltage range narrower than the DC voltage, the quantization error of the power supply voltage with respect to the load can be reduced without increasing the number of bits in the pulse drive circuit.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明による電源装置の一実施例を示す回路
図、第2図(a)は第1図における制御部とPWM回路の
動作を示す説明図、第2図(b)は第1図におけるスイ
ツチの駆動電圧を示す波形図、第3図は第1図の制御部
の動作を説明するためのフローチヤート、第4図は従来
の電源装置を示す回路図である。 11……直流電圧源、13,14,26,28……トランジスタ、15
……ダイオード、16……コイル、17……コンデンサ、18
……負荷、19,22……A/D変換器、20……比較器、21……
制御端子、23……制御部、24……パルス幅変調(PWM)
回路。
FIG. 1 is a circuit diagram showing an embodiment of a power supply device according to the present invention, FIG. 2 (a) is an explanatory diagram showing the operation of a control unit and a PWM circuit in FIG. 1, and FIG. 2 (b) is a first diagram. FIG. 3 is a waveform diagram showing the drive voltage of the switch in the figure, FIG. 3 is a flow chart for explaining the operation of the control unit in FIG. 1, and FIG. 4 is a circuit diagram showing a conventional power supply device. 11 …… DC voltage source, 13,14,26,28 …… Transistor, 15
…… Diode, 16 …… Coil, 17 …… Capacitor, 18
...... Load, 19,22 …… A / D converter, 20 …… Comparator, 21 ……
Control terminal, 23 ... Control section, 24 ... Pulse width modulation (PWM)
circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲田 昌典 東京都小平市上水本町5丁目22番1号 株式会社日立マイコンシステム内 (72)発明者 高宮 正志 東京都港区西新橋2丁目15番12号 株式 会社日立製作所家電事業本部ハイビジヨ ン戦略開発本部内 (72)発明者 清水 政春 神奈川県横浜市戸塚区吉田町292番地 日立ビデオエンジニアリング株式会社内 (56)参考文献 特開 平2−74152(JP,A) 特開 昭59−76171(JP,A) 実開 平2−91487(JP,U) ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Masanori Inada 5-22-1 Kamimizuhoncho, Kodaira-shi, Tokyo Inside Hitachi Microcomputer System Co., Ltd. (72) Masashi Takamiya 2-15 Nishishinbashi, Minato-ku, Tokyo No. 12 Hitachi High-Technology Division, Home Appliance Business Headquarters (72) Inventor Masaharu Shimizu 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Hitachi Video Engineering Co., Ltd. (56) Reference JP-A-2-74152 ( JP, A) JP-A-59-76171 (JP, A) Jitsukaihei 2-91487 (JP, U)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】直流電圧源と、 前記直流電圧源の出力直流電圧をオン、オフするスイッ
チと、 前記スイッチの出力電圧を平滑化し、負荷の電源電圧と
なる直流電圧を生成する平滑化回路と、 前記直流電圧源の出力直流電圧の電圧値までを複数に区
分して複数の電圧範囲が予め設定されており、負荷に印
加する前記電源電圧の目標値が属する電圧範囲を検出
し、検出した電圧範囲の下限電圧に対応する時間所定の
周期でスイツチをオンにする制御部と、 前記平滑化回路で生成される前記直流電圧と前記目標値
との差を算出し、前記制御部が前記スイッチをオフにす
る期間、前記差に応じた時間所定の周期で前記スイッチ
をオンにする駆動回路を設けたことを特徴とする電源装
置。
1. A direct-current voltage source, a switch for turning on and off an output direct-current voltage of the direct-current voltage source, and a smoothing circuit for smoothing the output voltage of the switch to generate a direct-current voltage which becomes a power supply voltage of a load. , A plurality of voltage ranges are preset by dividing the voltage value of the output DC voltage of the DC voltage source into a plurality of values, and the voltage range to which the target value of the power supply voltage applied to the load belongs is detected and detected. A control unit that turns on the switch at a predetermined cycle for a time corresponding to the lower limit voltage of the voltage range, calculates a difference between the DC voltage generated by the smoothing circuit and the target value, and the control unit controls the switch. The power supply device is characterized in that a drive circuit is provided for turning on the switch at a predetermined cycle for a period corresponding to the difference during the turning off.
【請求項2】請求項1において、 前記駆動回路はパルス幅変調回路であることを特徴とす
る電源装置。
2. The power supply device according to claim 1, wherein the drive circuit is a pulse width modulation circuit.
JP32255290A 1990-11-28 1990-11-28 Power supply Expired - Fee Related JP2685979B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32255290A JP2685979B2 (en) 1990-11-28 1990-11-28 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32255290A JP2685979B2 (en) 1990-11-28 1990-11-28 Power supply

Publications (2)

Publication Number Publication Date
JPH04197075A JPH04197075A (en) 1992-07-16
JP2685979B2 true JP2685979B2 (en) 1997-12-08

Family

ID=18144951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32255290A Expired - Fee Related JP2685979B2 (en) 1990-11-28 1990-11-28 Power supply

Country Status (1)

Country Link
JP (1) JP2685979B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595686B2 (en) 2001-11-09 2009-09-29 The Regents Of The University Of Colorado Digital controller for high-frequency switching power supplies
EP1451920A2 (en) * 2001-12-07 2004-09-01 The REGENTS OF THE UNIVERSITY OF COLORADO, A Body Corporate Voltage controller for switching power supplies
JP3708088B2 (en) 2003-03-28 2005-10-19 Tdk株式会社 Output control method for switching power supply, output control circuit, and switching power supply
US7977994B2 (en) 2007-06-15 2011-07-12 The Regents Of The University Of Colorado, A Body Corporate Digital pulse-width-modulator with discretely adjustable delay line

Also Published As

Publication number Publication date
JPH04197075A (en) 1992-07-16

Similar Documents

Publication Publication Date Title
JP4542839B2 (en) Dynamic multi-phase operation
US4884183A (en) Dual-mode controlled pulse width modulator
US7554310B2 (en) Digital double-loop output voltage regulation
US7141956B2 (en) Digital output voltage regulation circuit having first control loop for high speed and second control loop for high accuracy
US5764039A (en) Power factor correction circuit having indirect input voltage sensing
JP4226122B2 (en) Controller circuit for controlling a step-down switching regulator operating in intermittent conduction mode
US6984966B2 (en) Switching power supply
GB2156549A (en) Boost feedforward pulse with modulation regulator
US20030128018A1 (en) Methods for regulation of power converters using primary-only feedback
JPS60218124A (en) Feed forward circuit for pulse width modulating power sourceand construction thereof
US20050270814A1 (en) Modified sinusoidal pulse width modulation for full digital power factor correction
EP1012953A1 (en) Adaptative slope compensator for current mode power converter
US4386311A (en) Dual slope pulse width modulation regulator and control system
JPH03190557A (en) Maximum duty cycle controller of pulse width modulator
JPH0442771A (en) High efficiency type dc/dc converter
JPH06189528A (en) Electric current mode control system converter circuit
JP2685979B2 (en) Power supply
US6720752B2 (en) PWM motor driving device
US4218641A (en) Analog DC motor velocity control loop
JP2534217Y2 (en) DC-DC converter
JP3120915B2 (en) Inverter control device
JP3000798B2 (en) Switching power supply circuit
JPH0132754B2 (en)
JPH06327149A (en) Power supply circuit
JPS6110473Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees