JP2674768B2 - Digital frequency control device for power converter - Google Patents
Digital frequency control device for power converterInfo
- Publication number
- JP2674768B2 JP2674768B2 JP62317765A JP31776587A JP2674768B2 JP 2674768 B2 JP2674768 B2 JP 2674768B2 JP 62317765 A JP62317765 A JP 62317765A JP 31776587 A JP31776587 A JP 31776587A JP 2674768 B2 JP2674768 B2 JP 2674768B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- power
- power supply
- command signal
- digital frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C06—EXPLOSIVES; MATCHES
- C06C—DETONATING OR PRIMING DEVICES; FUSES; CHEMICAL LIGHTERS; PYROPHORIC COMPOSITIONS
- C06C7/00—Non-electric detonators; Blasting caps; Primers
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電力変換器が出力する交流電力の周波数を
制御する電力変換器のデジタル周波数制御装置に関す
る。
〔従来の技術〕
第2図はインバータが出力する交流の周波数をデジタ
ル制御する従来例を示す制御ブロック図である。この第
2図において、交流電源1からの交流電力は整流器2に
より直流電力に変換される。この直流電力は、電力変換
器としてのインバータ3により再び交流電力に変換され
て誘導電動機4へ供給されるのであるが、この誘導電動
機4を所望の速度で駆動するために、当該インバータ3
が出力する交流の周波数は任意の値に設定できなくては
ならない。
インバータ3が出力する交流の周波数は次のようにし
て制御される。すなわち、デジタル量である周波数指令
信号と、クロック発振器11から出力されるクロックパル
スとをレートマルチプライヤ12へ入力させると、このレ
ートマルチプライヤ12からは入力された周波数指令信号
に比例した周波数のパルス列信号が出力されるので、こ
のパルス列信号をカウンタ13を介してメモリー14へ与え
る。このメモリー14にはインバータ3を構成しているス
イッチ素子をオン・オフさせる制御信号の論理パターン
(一般には正弦パターン)が記憶されているので、周波
数指令信号の変化に対応してこのメモリー14に記憶され
ている正弦パターンの読出し速度が変化することにな
る。
メモリー14から読出されたデータは、波形合成回路15
においてインバータ3のスイッチ素子を動作させるスイ
ッチング信号が合成され、増幅回路16を経てスイッチ素
子を動作させるのであり、これによりインバータ3が出
力する交流の周波数は、上述したようにメモリー14から
読出される正弦パターンの読出し速度に対応したものと
なる。
〔発明が解決しようとする問題点〕
ところがインバータ3が出力する交流の周波数が、交
流電源1の周波数の整数倍であると、インバータ3の出
力電流がこの交流電源1と共振し、当該インバータ3の
制御が乱調となって良好な運転ができなくなる不都合を
生ずる。とくにインバータ3の負荷として、第2図に示
すような誘導電動機4を接続している場合、一般にこの
誘導電動機4は広い速度変化範囲において任意の速度を
高い精度で維持できることが期待されているので、上述
のような乱調の発生は好ましいことではない。
この発明は、電力変換器から出力される交流が、交流
電源と共振することを回避し、良好な制御特性を得るこ
とができる電力変換器のデジタル周波数制御装置を提供
することを目的とする。
〔問題点を解決するための手段〕
上記目的を達成するために、この発明の電力変換器の
デジタル周波数制御装置は、交流電源からの交流電力を
整流器により直流電力に変換し、この直流電力を再び交
流電力に変換する電力変換器であって、クロック発振器
から出力されるクロックパルスとデジタル周波数指令信
号とを入力してこのデジタル周波数指令信号に比例した
周波数のパルス列信号を出力するレートマルチプライヤ
を備え、前記パルス列信号に対応した周波数の交流を電
力変換器が出力するようにしている電力変換器のデジタ
ル周波数制御装置において、前記交流電源の周波数を検
出する電源周波数検出手段を備え、この電源周波数検出
手段により検出された電源周波数信号と前記デジタル周
波数指令信号とを入力し、このデジタル周波数指令信号
の値が電源周波数の整数倍に等しいとき前記デジタル周
波数指令信号の値に所定値を加算して前記レートマルチ
プライヤへ供給する演算回路を設ける。
〔作用〕
この発明によれば、周波数指令信号の値が電源周波数
の整数倍となる値を指令したとき、この周波数指令信号
の値に所定値を加算する演算回路により、電力変換器か
ら出力される交流の実際の周波数は、電源周波数の整数
倍からずれた値となる。
〔実施例〕
第1図はこの発明の実施例を示すブロック図である。
図において、交流電源1から交流電力を整流器2により
直流電力に変換し、この直流電力を電力変換器としての
インバータ3により再び交流電力に変換して誘導電動機
4に供給するように構成しているのは、第2図に示す従
来例の場合と同じである。
このインバータ3が出力する交流の周波数をデジタル
制御するのであるが、この発明においては、デジタル量
である周波数指令信号Sがまず演算回路の一種である中
央演算装置CPU(以下CPUと云う)に入力される。
一方電源電圧Vが電源周波数検出回路17に入力されて
周波数が検出されデジタル量の周波数信号SoがCPUに入
力される。CPUにおいて、周波数指令信号Sと電源電圧
の周波数信号Soとが比較され、周波数指令信号Sの値が
電源電圧の周波数信号Soの整数倍に等しいとき周波数指
令信号Sの値に所定値例えば1を加算しレートマルチプ
ライヤ12へ第2次周波数指令信号S1を入力させる。クロ
ック発振器11からのクロックパルスと、上記のCPUから
の出力とにより、レートマルチプライヤ12からはCPUの
出力に対応した周波数のパルス列信号が出力され、この
パルス列信号がカウンタ13に入力され、メモリー14のア
ドレスが決定される。このメモリー14から出力されたデ
ータを用いて波形合成回路15においてインバータ3を構
成するスイッチング素子を動作させるためのスイッチン
グ信号が合成される。この波形合成回路15は、たとえば
D−フリップフロップで構成されていて、メモリー14か
ら読み出されるデータと、カウンタ13が出力する最下位
ビットを入力することで上記のスイッチング信号が合成
される。
ついで波形合成回路15から出力されるスイッチング信
号は、増幅回路16で増幅され、スイッチング素子である
トランジスタに点弧信号として与えられるので、インバ
ータ3から出力される交流の周波数はCPUに入力される
周波数指令信号Sに対応した値となるが、このCPUの動
作により、周波数指令信号Sの値が交流電源1の周波数
の整数倍となる値を指令しても、インバータ3が出力す
る交流の周波数は上記整数倍の値と相違している値とな
る。
〔発明の効果〕
この発明によれば、デジタル周波数制御により電力変
換器が出力する交流の周波数を所望値に設定する場合に
おいて、所望値が交流電源の周波数の整数倍に等しい場
合にCPUの作用により回避するようにデジタル周波数制
御装置を構成しているので、所望値として周波数指令信
号が電源周波数の整数倍となる値を指令したとき、電力
変換器から出力される交流の実際の周波数は、電源周波
数の整数倍からずれた値となり、この電力変換器の出力
電流が電源と共振して乱調となってこの電力変換器の制
御が困難になるという異常状態を容易に回避することが
できる。TECHNICAL FIELD The present invention relates to a digital frequency control device for a power converter that controls the frequency of AC power output by the power converter. [Prior Art] FIG. 2 is a control block diagram showing a conventional example for digitally controlling the frequency of an alternating current output by an inverter. In FIG. 2, the AC power from the AC power supply 1 is converted into DC power by the rectifier 2. This DC power is converted into AC power again by the inverter 3 as a power converter and is supplied to the induction motor 4. However, in order to drive the induction motor 4 at a desired speed, the inverter 3 is driven.
The frequency of the alternating current output by must be set to an arbitrary value. The frequency of the alternating current output by the inverter 3 is controlled as follows. That is, when a frequency command signal which is a digital amount and a clock pulse output from the clock oscillator 11 are input to the rate multiplier 12, a pulse train having a frequency proportional to the input frequency command signal is input from the rate multiplier 12. Since a signal is output, this pulse train signal is given to the memory 14 via the counter 13. Since this memory 14 stores a logic pattern (generally a sine pattern) of a control signal for turning on / off the switch element which constitutes the inverter 3, the memory 14 is stored in the memory 14 in response to a change in the frequency command signal. The read speed of the stored sine pattern will change. The data read from the memory 14 is the waveform synthesis circuit 15
In, the switching signals for operating the switch element of the inverter 3 are combined, and the switch element is operated via the amplifier circuit 16, whereby the frequency of the alternating current output by the inverter 3 is read from the memory 14 as described above. It corresponds to the reading speed of the sine pattern. [Problems to be Solved by the Invention] However, when the frequency of the alternating current output by the inverter 3 is an integral multiple of the frequency of the alternating current power supply 1, the output current of the inverter 3 resonates with the alternating current power supply 1 and the inverter 3 concerned. The control of (1) is disturbed, which causes a problem that good driving cannot be performed. In particular, when an induction motor 4 as shown in FIG. 2 is connected as the load of the inverter 3, it is generally expected that the induction motor 4 can maintain an arbitrary speed with high accuracy in a wide speed change range. However, the occurrence of the above-mentioned disorder is not preferable. An object of the present invention is to provide a digital frequency control device for a power converter, which can prevent the alternating current output from the power converter from resonating with the alternating current power supply and obtain good control characteristics. [Means for Solving the Problems] In order to achieve the above object, the digital frequency control device of the power converter of the present invention converts AC power from an AC power supply to DC power by a rectifier, and converts this DC power. A power converter for converting into AC power again, a rate multiplier that inputs a clock pulse output from a clock oscillator and a digital frequency command signal, and outputs a pulse train signal having a frequency proportional to the digital frequency command signal. In a digital frequency control device for a power converter, wherein the power converter outputs alternating current having a frequency corresponding to the pulse train signal, a power frequency detecting means for detecting a frequency of the AC power source is provided. The power supply frequency signal detected by the detection means and the digital frequency command signal are input and the digital frequency An arithmetic circuit is provided for adding a predetermined value to the value of the digital frequency command signal and supplying the value to the rate multiplier when the value of the wave number command signal is equal to an integral multiple of the power supply frequency. [Operation] According to the present invention, when the value of the frequency command signal is an integer multiple of the power supply frequency, the value is output from the power converter by the arithmetic circuit that adds a predetermined value to the value of the frequency command signal. The actual frequency of the alternating current is a value deviated from an integral multiple of the power supply frequency. [Embodiment] FIG. 1 is a block diagram showing an embodiment of the present invention.
In the figure, the AC power from the AC power supply 1 is converted to DC power by the rectifier 2, and this DC power is converted again to AC power by the inverter 3 as a power converter and supplied to the induction motor 4. Is the same as the case of the conventional example shown in FIG. The frequency of the alternating current output from the inverter 3 is digitally controlled. In the present invention, the frequency command signal S, which is a digital value, is first input to a central processing unit CPU (hereinafter referred to as CPU) which is a kind of arithmetic circuit. To be done. On the other hand, the power supply voltage V is input to the power supply frequency detection circuit 17, the frequency is detected, and the digital frequency signal So is input to the CPU. In the CPU, the frequency command signal S and the frequency signal So of the power supply voltage are compared, and when the value of the frequency command signal S is equal to an integral multiple of the frequency signal So of the power supply voltage, the value of the frequency command signal S is set to a predetermined value, for example 1. The secondary frequency command signal S 1 is input to the rate multiplier 12 after addition. By the clock pulse from the clock oscillator 11 and the output from the CPU, the rate multiplier 12 outputs a pulse train signal of a frequency corresponding to the output of the CPU, and this pulse train signal is input to the counter 13 and the memory 14 Is determined. Using the data output from the memory 14, the waveform synthesizing circuit 15 synthesizes a switching signal for operating the switching element forming the inverter 3. The waveform synthesizing circuit 15 is composed of, for example, a D-flip-flop, and inputs the data read from the memory 14 and the least significant bit output from the counter 13 to synthesize the switching signal. Then, the switching signal output from the waveform synthesizing circuit 15 is amplified by the amplifier circuit 16 and given to the transistor which is a switching element as an ignition signal. Therefore, the frequency of the alternating current output from the inverter 3 is the frequency input to the CPU. Although it becomes a value corresponding to the command signal S, the frequency of the alternating current output from the inverter 3 is set by the operation of the CPU even if the value of the frequency command signal S is an integer multiple of the frequency of the alternating current power supply 1. The value is different from the above integer multiple. According to the present invention, in the case of setting the frequency of the alternating current output by the power converter to the desired value by digital frequency control, the action of the CPU when the desired value is equal to an integer multiple of the frequency of the alternating current power supply Since the digital frequency control device is configured to be avoided by, when the frequency command signal as a desired value is a value that is an integral multiple of the power supply frequency, the actual frequency of the alternating current output from the power converter is: A value deviating from an integral multiple of the power supply frequency, the output current of the power converter resonates with the power supply and becomes disordered, and it is possible to easily avoid an abnormal state in which control of the power converter becomes difficult.
【図面の簡単な説明】
第1図はこの発明の実施例を示す制御ブロック図、第2
図は電力変換器が出力する交流の周波数をデジタル制御
する従来例を示す制御ブロック図である。
1……交流電源、2……整流器、3……電力変換器、11
……クロック発振器、12……レートマルチプライヤ、15
……波形合成回路、CPU……中央演算装置(演算回
路)。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a control block diagram showing an embodiment of the present invention, and FIG.
The figure is a control block diagram showing a conventional example for digitally controlling the frequency of the alternating current output by the power converter. 1 ... AC power supply, 2 ... Rectifier, 3 ... Power converter, 11
...... Clock oscillator, 12 …… Rate multiplier, 15
...... Waveform synthesis circuit, CPU …… Central processing unit (processing circuit).
Claims (1)
変換し、この直流電力を再び交流電力に変換する電力変
換器であって、クロック発振器から出力されるクロック
パルスとデジタル周波数指令信号とを入力してこのデジ
タル周波数指令信号に比例した周波数のパルス列信号を
出力するレートマルチプライヤを備え、前記パルス列信
号に対応した周波数の交流を電力変換器が出力するよう
にしている電力変換器のデジタル周波数制御装置におい
て、前記交流電源の周波数を検出する電源周波数検出手
段を備え、この電源周波数検出手段により検出された電
源周波数信号と前記デジタル周波数指令信号とを入力
し、このデジタル周波数指令信号の値が電源周波数の整
数倍に等しいとき前記デジタル周波数指令信号の値に所
定値を加算して前記レートマルチプライヤへ供給する演
算回路を設けたことを特徴とする電力変換器のデジタル
周波数制御装置。(57) [Claims] A power converter that converts AC power from an AC power supply into DC power by a rectifier, and converts this DC power back into AC power by inputting a clock pulse output from a clock oscillator and a digital frequency command signal. A digital frequency control device for a power converter, comprising a rate multiplier that outputs a pulse train signal having a frequency proportional to the digital frequency command signal, and the power converter outputs alternating current having a frequency corresponding to the pulse train signal. , A power supply frequency detection means for detecting the frequency of the AC power supply, the power supply frequency signal detected by the power supply frequency detection means and the digital frequency command signal are input, and the value of the digital frequency command signal is the power supply frequency. When it is equal to an integral multiple, a predetermined value is added to the value of the digital frequency command signal and the laser frequency Digital frequency converter control apparatus characterized by comprising an arithmetic circuit supplying the multiplier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62317765A JP2674768B2 (en) | 1987-12-16 | 1987-12-16 | Digital frequency control device for power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62317765A JP2674768B2 (en) | 1987-12-16 | 1987-12-16 | Digital frequency control device for power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01160372A JPH01160372A (en) | 1989-06-23 |
JP2674768B2 true JP2674768B2 (en) | 1997-11-12 |
Family
ID=18091796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62317765A Expired - Fee Related JP2674768B2 (en) | 1987-12-16 | 1987-12-16 | Digital frequency control device for power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2674768B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5843188A (en) * | 1981-09-03 | 1983-03-12 | Shinko Electric Co Ltd | Spindle drive generating system |
JPS62171314A (en) * | 1986-01-24 | 1987-07-28 | Fuji Electric Co Ltd | Pulse train signal generating circuit |
-
1987
- 1987-12-16 JP JP62317765A patent/JP2674768B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01160372A (en) | 1989-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0432971A1 (en) | Ultra-sonic motor driving circuit | |
JP2674768B2 (en) | Digital frequency control device for power converter | |
US5499177A (en) | Inverter device with a circuit for generating pulse width modulation signals | |
KR0168082B1 (en) | Digital pwm signal generating apparatus | |
JPS6380777A (en) | Digital frequency controller for power converter | |
JPH05303444A (en) | Clock signal feeder | |
JP2683819B2 (en) | Cordless tablet | |
JP2748474B2 (en) | Digital temperature compensated piezoelectric oscillator | |
JPH07289990A (en) | Variable frequency oscillator and ultrasonic wave generating apparatus using the oscillator | |
JP2858157B2 (en) | Power control device | |
JP2599414B2 (en) | Transistor inverter device | |
JP4104189B2 (en) | Stepping motor drive device | |
JP2584277B2 (en) | Motor control circuit | |
JP2661965B2 (en) | Inverter control device | |
JPH0965694A (en) | Variable current type motor driving control circuit | |
JPH01103733A (en) | Analog input circuit | |
JPH0720575Y2 (en) | Excitation circuit of electromagnetic flowmeter | |
JPH07129272A (en) | Clock speed control circuit | |
JPH0531364U (en) | Pulse generator | |
JPH05146158A (en) | Ac/dc inverter control system | |
JPH06332566A (en) | Clock control system of synchronous control circuit | |
JPH0258809B2 (en) | ||
JPS6418478A (en) | Ultrasonic power | |
JPH11191018A (en) | Clock generator | |
JPS62274398A (en) | Alarm sounding apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |