JP2674149B2 - Output circuit - Google Patents
Output circuitInfo
- Publication number
- JP2674149B2 JP2674149B2 JP27359588A JP27359588A JP2674149B2 JP 2674149 B2 JP2674149 B2 JP 2674149B2 JP 27359588 A JP27359588 A JP 27359588A JP 27359588 A JP27359588 A JP 27359588A JP 2674149 B2 JP2674149 B2 JP 2674149B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- data
- data signal
- carrier signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は出力回路に関し、特に非接触データ転送シス
テムの送信部の出力回路に関する。The present invention relates to an output circuit, and more particularly to an output circuit of a transmission section of a contactless data transfer system.
従来、この種の出力回路は、第３図に示すように、AN
DゲートG1で構成された変調部３を備え、この変調部３
により、キャリア信号CAを２値信号のデータ信号DTによ
り振幅変調した出力信号OUTをアンテナ２へ供給してい
た。Conventionally, this type of output circuit has been designed as shown in FIG.
The modulator 3 including the D gate G 1 is provided.
Thus, the output signal OUT in which the carrier signal CA is amplitude-modulated by the binary data signal DT is supplied to the antenna 2.
この出力回路の各部信号の波形を第４図に示す。 FIG. 4 shows the waveform of each signal of the output circuit.
第４図から分るように、この出力信号OUTは、データ
信号DTの値が“1"の期間T1ではキャリア信号CAと同一の
信号波形となり、データ信号DTの値が“0"の期間T2では
何も出力されない状態となる。As can be seen from FIG. 4, this output signal OUT has the same signal waveform as the carrier signal CA during the period T 1 when the value of the data signal DT is “1”, and the period when the value of the data signal DT is “0”. At T 2 , nothing is output.
非接触データ転送方式の送信部は、小型モジュールや
ICカード等に組込まれており、形状寸法等に制約がある
ためにその電源トランスのコイルは非常に小型化されて
いる。The contactless data transfer type transmitter is a small module or
The coil of the power transformer is extremely miniaturized because it is built into an IC card, etc. and there are restrictions on the shape and dimensions.
上述した従来の出力回路は、その出力信号OUTの波形
がデータ信号DTの値が“1"のときはキャリア信号CAと同
一となり、“0"のときは何も出力されない状態となり、
また、電源トランスのコイルが非常に小型化されている
ので、次のような問題点がある。In the conventional output circuit described above, when the waveform of the output signal OUT is the same as the carrier signal CA when the value of the data signal DT is "1", nothing is output when it is "0",
Moreover, since the coil of the power transformer is extremely miniaturized, there are the following problems.
変調部３の出力端と接続されているアンテナ２及び配
線には寄生容量CSを含む容量成分が存在するため、デー
タ信号DTの値が“1"のときにはキャリア信号CAの波形に
従って充放電がくり返えされ、“0"のときには全く充放
電されない。従って、“1"のときの期間T1と“0"のとき
の期間T2とでは消費電流に差が生じ、しかも電源トラン
スのコイルは小型化されているために電源インピーダン
スが大きいので、電源電位変動が大きくなり、内部回路
に誤動作が発生しやすいという欠点がある。Since the antenna 2 and the wiring connected to the output end of the modulator 3 have a capacitance component including the parasitic capacitance C S , when the value of the data signal DT is “1”, charging / discharging follows the waveform of the carrier signal CA. It is repeated, and when it is "0", it is not charged or discharged at all. Therefore, there is a difference in current consumption between the period T 1 when it is “1” and the period T 2 when it is “0”, and the power supply impedance is large because the coil of the power transformer is small. There is a drawback that the potential fluctuation becomes large and the internal circuit is apt to malfunction.
しかもこの電源電位変動はデータ信号DTのデータの種
類によって変わり、例えばあるデータではあまり目立っ
た電源電位変動はなく内部回路の誤動作もないが、別の
データでは電源電位変動が著しく内部回路の誤動作が発
生しやすいという現象があり、誤動作対策が困難であっ
た。Moreover, this power supply potential fluctuation changes depending on the type of data of the data signal DT.For example, in some data, there is no noticeable power supply potential fluctuation and there is no malfunction in the internal circuit, but in other data, the power supply potential fluctuation is significant and malfunction in the internal circuit occurs. There is a phenomenon that it easily occurs, and it is difficult to prevent malfunction.
本発明の目的は、データ信号の値によって生ず消費電
流の差を低減して電源電位変動を抑え、内部回路の誤動
作を除去することができる出力回路を提供することにあ
る。An object of the present invention is to provide an output circuit capable of reducing a difference in current consumption that is not caused by a value of a data signal, suppressing a power supply potential fluctuation, and eliminating a malfunction of an internal circuit.
本発明の出力回路は、キャリア信号をデータ信号によ
り振幅変調した第１の出力信号をアンテナが接続された
第１の出力端へ供給し、かつ前記キャリア信号を前記デ
ータ信号の反転信号により振幅変調した第２の出力信号
を第２の出力端へ供給する変調制御部と、前記第２の出
力端と接続する所定の容量の負荷コンデンサとを有して
いる。The output circuit of the present invention supplies a first output signal obtained by amplitude-modulating a carrier signal with a data signal to a first output end to which an antenna is connected, and amplitude-modulating the carrier signal with an inverted signal of the data signal. The modulation control section supplies the second output signal to the second output terminal, and the load capacitor having a predetermined capacity connected to the second output terminal.
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示す回路図である。 FIG. 1 is a circuit diagram showing one embodiment of the present invention.
この実施例はANDゲートG1により、キャリア信号CAを
データ信号DTにより振幅変調した第１の出力信号OUT1を
第１の出力端からアンテナ１へ供給し、かつインバータ
I1及びANDゲートG2により、キャリア信号CAをデータ信
号DTの反転信号により振幅変調した第２の出力信号OUT2
を第２の出力端へ供給する変調制御部１と、この変調制
御部１の第２の出力端と接続する所定の容量の負荷コン
デンサC1とを備えた構成となっている。In this embodiment, an AND gate G 1 supplies a first output signal OUT1 amplitude-modulated by a data signal DT to a carrier signal CA from a first output terminal to an antenna 1 and an inverter.
A second output signal OUT2 in which the carrier signal CA is amplitude-modulated by the inverted signal of the data signal DT by the I 1 and the AND gate G 2.
Is provided to the second output end, and a load capacitor C 1 having a predetermined capacity connected to the second output end of the modulation control unit 1.
第２図はこの実施例の動作を説明するための各部信号
の波形図である。FIG. 2 is a waveform chart of signals at various parts for explaining the operation of this embodiment.
アンテナ２には、従来と同様の出力信号OUT1が供給さ
れる。従ってこの出力信号OUT1は、データ信号DTの値が
“1"のときキャリア信号CAと同一の波形となり、また
“0"のときは何も出力されない。The output signal OUT1 similar to the conventional one is supplied to the antenna 2. Therefore, this output signal OUT1 has the same waveform as the carrier signal CA when the value of the data signal DT is "1", and nothing is output when it is "0".
これに対して出力信号OUT2は、データ信号DTの反転信
号によりキャリア信号CAを振幅変調しているので、デー
タ信号DTの値が“0"のときキャリア信号CAと同一の波形
となり、“1"のときは何も出力されない。On the other hand, the output signal OUT2 has the same waveform as the carrier signal CA when the value of the data signal DT is “0” because the carrier signal CA is amplitude-modulated by the inverted signal of the data signal DT, and “1” is output. When, nothing is output.
従って、これら出力信号OUT1,OUT2を合わせると常に
キャリア信号CAと同一の波形が出力されることになり、
負荷コンデンサC1の容量を変調制御部１の第１の出力端
に付加されている容量と同程度にすると、常にキャリア
信号CAと同期して同レベルの電流により充放電がくり返
えされ、データ信号DTの値やデータの種類によって充放
電電流が変ったり消費電流が変動したりすることがなく
なるので、電源電位変動を抑えることができ、内部回路
の誤動作を防止することができる。Therefore, when these output signals OUT1 and OUT2 are combined, the same waveform as the carrier signal CA is always output,
When the capacitance of the load capacitor C 1 is set to be approximately the same as the capacitance added to the first output terminal of the modulation control unit 1, charging / discharging is repeated in synchronization with the carrier signal CA by a current of the same level, Since the charging / discharging current does not change or the consumption current does not change depending on the value of the data signal DT or the type of data, fluctuations in the power supply potential can be suppressed and malfunctions of internal circuits can be prevented.
なお、負荷コンデンサC1は、トリミング等により調整
できる構成とし、変調制御部１の第１の出力端に付加さ
れている容量とバランスをとるようにすると、電源電位
変動を更に精度よく抑えることができる。If the load capacitor C 1 is configured to be adjustable by trimming or the like and is balanced with the capacitance added to the first output terminal of the modulation control unit 1, the power supply potential fluctuation can be suppressed more accurately. it can.
また、この実施例においては、変調制御部１をANDゲ
ートG1,G2を使用した構成としたが、NANDゲートを使用
して構成することもできる。Further, in this embodiment, the modulation control unit 1 is configured to use the AND gates G 1 and G 2 , but it may be configured to use a NAND gate.
以上説明したように本発明は、キャリア信号をデータ
信号により振幅変調した第１の出力信号をアンテナに供
給するほかに、キャリア信号をデータ信号の反転信号に
より振幅変調した第２の出力信号を負荷コンデンサに供
給する構成とすることにより、常にキャリア信号と同期
して同レベルの電流で充放電がくり返えされ、データ信
号の値やデータの種類によって消費電流の変動がなくな
るので、電源電位変動を抑えることができ、従って内部
回路の誤動作を防止することができる効果がある。As described above, according to the present invention, in addition to supplying a first output signal obtained by amplitude-modulating a carrier signal with a data signal to an antenna, a second output signal obtained by amplitude-modulating a carrier signal with an inverted signal of a data signal is loaded. By supplying power to the capacitor, charging and discharging are repeated at the same level of current in synchronism with the carrier signal, and fluctuations in current consumption are eliminated depending on the data signal value and data type. Therefore, there is an effect that the malfunction of the internal circuit can be prevented.
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示された実施例の動作を説明するための各部信号の
波形図、第３図は従来の出力回路の一例を示す回路図、
第４図は第３図に示された出力回路の動作を説明するた
めの各部信号の波形図である。 １……変調制御部、２……アンテナ、３……変調部、C1
……負荷コンデンサ、G1,G2……ANDゲート、I1……イン
バータ。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
FIG. 3 is a waveform diagram of signals at various parts for explaining the operation of the embodiment shown in the figure. FIG. 3 is a circuit diagram showing an example of a conventional output circuit.
FIG. 4 is a waveform diagram of signals at various parts for explaining the operation of the output circuit shown in FIG. 1 ... Modulation control section, 2 ... Antenna, 3 ... Modulation section, C 1
...... Load capacitors, G 1 , G 2 …… AND gates, I 1 …… Inverter.
Claims (1)
した第１の出力信号をアンテナが接続された第１の出力
端へ供給し、かつ前記キャリア信号を前記データ信号の
反転信号により振幅変調した第２の出力信号を第２の出
力端へ供給する変調制御部と、前記第２の出力端と接続
する所定の容量の負荷コンデンサとを有することを特徴
とする出力回路。1. A first output signal in which a carrier signal is amplitude-modulated by a data signal is supplied to a first output end to which an antenna is connected, and the carrier signal is amplitude-modulated by an inversion signal of the data signal. An output circuit comprising: a modulation control section for supplying the second output signal to the second output terminal; and a load capacitor having a predetermined capacity connected to the second output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27359588A JP2674149B2 (en) | 1988-10-28 | 1988-10-28 | Output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27359588A JP2674149B2 (en) | 1988-10-28 | 1988-10-28 | Output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02119454A JPH02119454A (en) | 1990-05-07 |
| JP2674149B2 true JP2674149B2 (en) | 1997-11-12 |
Family
ID=17529969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27359588A Expired - Lifetime JP2674149B2 (en) | 1988-10-28 | 1988-10-28 | Output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674149B2 (en) |
-
1988
- 1988-10-28 JP JP27359588A patent/JP2674149B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02119454A (en) | 1990-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4137563A (en) | Circuitry for reducing power dissipation in equipment which operates in synchronism with clock pulses | |
| US4186436A (en) | Booster circuit | |
| JPS6243277B2 (en) | ||
| US10541605B2 (en) | Charge pump system including output efficiency control | |
| WO1986006539A3 (en) | Voltage multiplier circuit | |
| US5397928A (en) | Voltage tripler using a charge pump having a single multiplexed charge transfer capacitor | |
| WO2001033689A2 (en) | A simplified current share circuit | |
| JPS61239721A (en) | Voltage boosting circuit | |
| JPH041992A (en) | Semiconductor memory device | |
| US5483205A (en) | Low power oscillator | |
| JP2674149B2 (en) | Output circuit | |
| GB2214019A (en) | A distributed precharge wire-or bus | |
| US5748024A (en) | Level convertor | |
| US4766335A (en) | Analog-digital hybrid integrated circuit | |
| US4970453A (en) | Solar charging system for an IC card having voltage current regulation | |
| US6801584B1 (en) | Using a differential signal in adjusting a slice voltage for a single-ended signal | |
| US6253332B1 (en) | Apparatus for generating shifted down clock signals | |
| US6816417B2 (en) | Input/output buffer circuit | |
| US5329224A (en) | Automotive voltage regulator circuit including serial voltage regulators | |
| US4145872A (en) | Electronic watch | |
| US6735130B2 (en) | Differential voltage memory bus | |
| US6414539B1 (en) | AC timings at the input buffer of source synchronous and common clock designs by making the supply for differential amplifier track the reference voltage | |
| EP0350219A3 (en) | Cmos latch circuit | |
| JPH063870B2 (en) | Output circuit | |
| CN117674588A (en) | Power management system and unit |