JP2671622B2 - Control device having A / D converter - Google Patents
Control device having A / D converterInfo
- Publication number
- JP2671622B2 JP2671622B2 JP3052099A JP5209991A JP2671622B2 JP 2671622 B2 JP2671622 B2 JP 2671622B2 JP 3052099 A JP3052099 A JP 3052099A JP 5209991 A JP5209991 A JP 5209991A JP 2671622 B2 JP2671622 B2 JP 2671622B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- microcomputer
- interrupt processing
- converter
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】[0001]
【産業上の利用分野】本発明は、アナログ信号をA/D
変換してデジタルデータとしてマイクロコンピュータ
(以下、マイコンと略する)内部に取り込む制御装置に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention converts analog signals into analog signals.
The present invention relates to a control device which is converted and taken as digital data into a microcomputer (hereinafter abbreviated as a microcomputer).
【0002】[0002]
【従来の技術】従来、この種の制御装置では、図3に示
すようなA/D変換器2をマイコンの内部または外部に
有している。図3の例ではA/D変換器2を外部に有す
る。2. Description of the Related Art Conventionally, a control device of this type has an A / D converter 2 as shown in FIG. 3 inside or outside a microcomputer. In the example of FIG. 3, the A / D converter 2 is provided outside.
【0003】図3中、信号選択回路(マルチプレクサ)
5では、変換制御回路4から出力されるチャネル・バス
12上のデータによって、複数のアナログ入力8の中か
らA/D変換すべき入力9が選択される。この選択され
た入力9は、変換制御回路4からの開始信号10をトリ
ガにしてA/D変換回路6でA/D変換される。この変
換が終了すると、変換結果が変換データ・バス13に出
力されるとともに、終了信号11が変換制御回路4およ
びデータレジスタ7に出力される。データレジスタ7で
は、終了信号11を受けて変換データ・バス13上のデ
ータをチャネル・バス12上のデータによって指定され
るデータレジスタ7に格納する。このようにA/D変換
の一連の手順を、開始信号10,終了信号11およびチ
ャネル・バス12を通じて制御しているのが変換制御回
路4である。この変換制御回路4には、図4に示すよう
に内部にチャネルレジスタ15と終了フラグ16が設け
られ、チャネルレジスタ15にチャネル番号を書き込む
ことにより、チャネル・バス12上にチャネル番号に対
応したデータが出力されるとともに、開始信号10が出
力される。終了フラグ16は前記終了信号11の状態に
よってセットされる。また、この変換制御回路4とデー
タレジスタ7はシステム・バス14によって、マイコン
3とのデータの受渡しを行うことができる。In FIG. 3, a signal selection circuit (multiplexer)
In 5, the data on the channel bus 12 output from the conversion control circuit 4 selects the input 9 to be A / D converted from the plurality of analog inputs 8. The selected input 9 is A / D converted by the A / D conversion circuit 6 by using the start signal 10 from the conversion control circuit 4 as a trigger. When this conversion is completed, the conversion result is output to the conversion data bus 13 and the end signal 11 is output to the conversion control circuit 4 and the data register 7. The data register 7 receives the end signal 11 and stores the data on the converted data bus 13 in the data register 7 designated by the data on the channel bus 12. Thus, the conversion control circuit 4 controls a series of A / D conversion procedures through the start signal 10, the end signal 11 and the channel bus 12. The conversion control circuit 4 is internally provided with a channel register 15 and an end flag 16 as shown in FIG. 4, and by writing the channel number in the channel register 15, the data corresponding to the channel number is written on the channel bus 12. Is output, and the start signal 10 is output. The end flag 16 is set according to the state of the end signal 11. Further, the conversion control circuit 4 and the data register 7 can exchange data with the microcomputer 3 through the system bus 14.
【0004】一方、マイコン3では、図6に示すような
ソフトウェア処理の流れで、あるアナログ入力8のA/
D変換が必要となった場合、そのタイミングでアナログ
入力8に対応するチャネル番号を、前記チャネルレジス
タ15に書き込み(SA3)、終了フラグ16がセット
されるのを待って(SA4)、チャネル番号に対応する
データレジスタ7から変換結果を読み出す(SA5)こ
とにより、必要なデジタルデータを内部に取り込むこと
ができる。On the other hand, in the microcomputer 3, according to the software processing flow as shown in FIG.
When D conversion becomes necessary, at that timing, the channel number corresponding to the analog input 8 is written to the channel register 15 (SA3), and the end flag 16 is set (SA4). By reading the conversion result from the corresponding data register 7 (SA5), necessary digital data can be taken in internally.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記の
ように構成された従来の制御装置では、図5のようなマ
イコンのソフトウェア処理タイミングでA/D変換を行
なおうとした場合、割込み処理ルーチン18cの割込み
タイミングにより、メイン処理ルーチン17cで行なっ
ているA/D1の変換が割込み処理ルーチン18cで行
なわれるA/D2の変換によって中止させられ、メイン
処理ルーチン17cでは中止させられたことが判断でき
ないために誤った変換データを読み込み、このことが結
果的に制御装置の誤動作につながる。However, in the conventional control device configured as described above, when the A / D conversion is attempted at the software processing timing of the microcomputer as shown in FIG. 5, the interrupt processing routine 18c. Since the A / D1 conversion performed by the main processing routine 17c is stopped by the A / D2 conversion performed by the interrupt processing routine 18c at the interrupt timing of No. 1, it cannot be determined by the main processing routine 17c that it has been stopped. The wrong conversion data is read in, which results in malfunction of the control device.
【0006】この対策として、まず根本要因であるA/
D変換回路を増やすことが考えられたが、その分コスト
高が問題として残る。次にA/D変換タイミングの変更
(例えば、メイン処理ルーチンまたは割込み処理ルーチ
ンだけでA/D変換を行なうこと)も考えられたが、こ
れは制御仕様との問題となり、マイコンのソフトウェア
処理も複雑になる。そこで、単にA/D変換を実行時は
他の割込みを禁止するということが最も手軽な方法と考
えられてきた。しかし、アナログ入力の増加等によるA
/D変換回数の増加に伴い他の割込みを禁止している時
間的割合が大きくなり、また、制御内容が複雑化し何重
にも割込み処理が実行され、その割込み処理ルーチン内
でA/D変換が実行されるようになると、割込みタイミ
ングのずれが制御に大きな影響を与えるようになるとい
う問題が発生する。As a countermeasure against this, first of all, A /
Although it was considered to increase the number of D conversion circuits, the cost increase remains a problem. Next, changing the A / D conversion timing (for example, performing A / D conversion only with the main processing routine or interrupt processing routine) was a problem with the control specifications, and the software processing of the microcomputer was complicated. become. Therefore, it has been considered that the simplest method is to simply prohibit other interrupts when executing A / D conversion. However, due to an increase in analog input, etc.
As the number of / D conversions increases, the proportion of time during which other interrupts are prohibited increases, and the control contents become complicated and multiple interrupt processes are executed. A / D conversion is performed in the interrupt processing routine. When the above is executed, there arises a problem that the deviation of the interrupt timing has a great influence on the control.
【0007】本発明は上記問題を解決しようとするもの
で、制御の複雑化に伴って生じる割込み処理内でのA/
D変換の多重開始によっても、マイコンが誤ったデータ
を読み込み制御装置が異常状態となることがない制御装
置を提供することを目的とする。The present invention is intended to solve the above-mentioned problem, and it is necessary to perform A / A in the interrupt processing which occurs due to the complicated control.
An object of the present invention is to provide a control device in which the microcomputer does not read erroneous data and the control device does not enter an abnormal state even when the D conversion is started in multiplex.
【0008】[0008]
【課題を解決するための手段】上記の目的を達成するた
めに本発明では、第1の手段としてA/D変換器におい
てA/D変換が実行中か否かを判断する手段と、A/D
変換器の変換結果をデータレジスタの間で読み書きする
手段をマイコンのソフトウェア処理に設け、マイコンの
A/D変換を必要とする割込み処理の先頭で、実行中を
判断する手段でA/D変換の終了を待ち、読み書きする
手段で前回のA/D変換結果をマイコン内に待避すると
ともに、割込み処理の最後に、再度読み書きする手段で
マイコン内に待避したA/D変換結果を元のデータレジ
スタに戻すようにソフトウェア処理を構成する。In order to achieve the above object, in the present invention, as a first means, means for judging whether or not A / D conversion is being executed in an A / D converter, D
A means for reading / writing the conversion result of the converter between the data registers is provided in the software processing of the microcomputer, and the means for judging the A / D conversion is executed by the means for judging the execution at the head of the interrupt processing requiring the A / D conversion of the microcomputer. Waiting for completion, the previous A / D conversion result is saved in the microcomputer by means of reading and writing, and at the end of the interrupt processing, the A / D conversion result saved in the microcomputer by means of reading and writing again is returned to the original data register. Configure software processing to revert.
【0009】また、第2の手段としてA/D変換器にお
いてA/D変換が実行中か否かを判断する手段と、A/
D変換器で前回A/D変換されたチャネルの番号を読み
出す手段をマイコンのソフトウェア処理に設け、マイコ
ンのA/D変換を必要とする割込み処理の先頭で、読み
出し手段で前回A/D変換されたチャネルの番号をマイ
コン内に記憶し、前記割込み処理の最後に、再度記憶さ
れたチャネル番号のA/D変換を開始し、実行中を判断
する手段でA/D変換の終了を待つようにソフトウェア
処理を構成する。As a second means, a means for judging whether or not the A / D conversion is being executed in the A / D converter,
A means for reading the channel number previously A / D converted by the D converter is provided in the software processing of the microcomputer, and the A / D conversion is performed last time by the reading means at the beginning of the interrupt processing requiring the A / D conversion of the microcomputer. The channel number stored in the microcomputer is stored in the microcomputer, the A / D conversion of the channel number stored again is started at the end of the interrupt processing, and the completion of the A / D conversion is waited by the means for judging the execution. Configure software processing.
【0010】[0010]
【作用】第1の手段によると、割込み直前に変換を開始
したA/D変換の結果であるデータレジスタのデータ
を、割込み処理の先頭でマイコンへ待避し、割込み処理
の最後で再び元のデータレジスタへ戻すことができ、割
込み処理の中で実行される別のA/D変換によって、そ
のA/D変換の結果が消失されることを防止できる。According to the first means, the data in the data register, which is the result of the A / D conversion that has started the conversion immediately before the interrupt, is saved to the microcomputer at the beginning of the interrupt processing, and the original data is restored again at the end of the interrupt processing. The result of the A / D conversion can be prevented from being lost by another A / D conversion which can be returned to the register and executed in the interrupt processing.
【0011】また第2の手段によると、割込み直前に変
換を開始したA/D変換のチャネル番号を、割込み処理
の先頭でマイコンへ記憶し、割込み処理の最後で前記チ
ャネル番号に対応するA/D変換を再び実行することが
でき、割込み処理の中で実行される別のA/D変換によ
って、前記A/D変換が中止または変換結果が消失され
ることがなくマイコンが誤動作することを防止できる。According to the second means, the channel number of the A / D conversion that started conversion immediately before the interrupt is stored in the microcomputer at the beginning of the interrupt processing and the A / D corresponding to the channel number at the end of the interrupt processing. The D conversion can be executed again, and another A / D conversion executed in the interrupt process prevents the microcomputer from malfunctioning without the A / D conversion being canceled or the conversion result being lost. it can.
【0012】[0012]
【実施例】以下、添付図面を参照して本発明の実施例に
ついて説明する。ただし、制御装置と変換制御回路の構
成は図3および図4に示す従来例と同じであるので、こ
こでの説明を省略する。なお、以下の説明に用いられる
図中の(SA1)〜(SA6)および(SB1)〜(S
B12)は処理のステップを示す。Embodiments of the present invention will be described below with reference to the accompanying drawings. However, since the configurations of the control device and the conversion control circuit are the same as those of the conventional example shown in FIGS. 3 and 4, description thereof will be omitted here. Note that (SA1) to (SA6) and (SB1) to (S in the drawings used in the following description.
B12) indicates a processing step.
【0013】まず、図1に本発明の第1の実施例のマイ
コンにおけるソフトウェア処理のフロー図を示す。メイ
ン処理ルーチン17aでは、まずイニシャル処理(SA
1)を行い制御装置1の初期化をする。その後具体的な
制御処理である処理1(SA2)や処理2(SA6)を
繰り返し行なう。この途中に、従来例と同じようにA/
D1の変換処理(SA3〜SA5)を行なっている。割
込み処理ルーチン18aでは、途中にA/D2の変換処
理を含む通常の割込み処理(SB3)が行なわれるが、
本発明では、この処理(SB3)の前(割込み処理ルー
チン18aの先頭)に、まず、A/D変換器2において
A/D変換が実行中か否かを終了フラグ16で判断(S
B1)し、実行中ならばそのA/D変換の終了を待っ
て、A/D変換器2のデータレジスタ7から変換データ
をマイコン3に読み出し(SB2)記憶する。そして、
前記処理(SB3)の後(割込み処理ルーチン18aの
最後)に、この読み出された変換データを元のデータレ
ジスタ7へ書き込む(SB4)。このような処理を割込
み処理ルーチン18aの前後に追加することにより、割
込み処理ルーチン18aのメイン処理ルーチン17aへ
の割込みタイミングによって生じる前述の課題を解決で
きる。First, FIG. 1 shows a flowchart of software processing in a microcomputer according to a first embodiment of the present invention. In the main processing routine 17a, first, the initial processing (SA
1) is performed to initialize the control device 1. After that, the process 1 (SA2) and the process 2 (SA6), which are specific control processes, are repeated. In the middle of this, A /
D1 conversion processing (SA3 to SA5) is performed. In the interrupt processing routine 18a, normal interrupt processing (SB3) including conversion processing of A / D2 is performed on the way,
In the present invention, before this processing (SB3) (at the beginning of the interrupt processing routine 18a), first, the end flag 16 determines whether or not the A / D conversion is being executed in the A / D converter 2 (S
B1), and if it is being executed, the conversion data is read from the data register 7 of the A / D converter 2 to the microcomputer 3 and stored (SB2) after waiting for the end of the A / D conversion. And
After the processing (SB3) (the end of the interrupt processing routine 18a), the read conversion data is written in the original data register 7 (SB4). By adding such processing before and after the interrupt processing routine 18a, it is possible to solve the above-mentioned problems caused by the timing of the interrupt processing routine 18a interrupting the main processing routine 17a.
【0014】具体的にはこの実施例の場合、前記割込み
タイミングとして図中に示す4通りのタイミングが考え
られる。タイミング1(T1)はA/D1変換開始以前
であり、タイミング2(T2)はA/D1変換開始後か
つ変換終了前であり、タイミング3(T3)はA/D1
変換終了後かつマイコン3への変換データ読み出し前で
あり、タイミング4(T4)はマイコン3への変換デー
タ読み出し後である。タイミング1(T1)とタイミン
グ4(T4)の場合は、従来例においても前述の課題に
挙げた問題は生じないが、タイミング2(T2)とタイ
ミング3(T3)の場合に生じ得る前述の課題にあげた
問題を割込み処理に入ってからもこのA/D1の変換終
了を待つことと、変換結果をマイコン3に一時的(通常
割込み処理中)に待避することにより解決している。Specifically, in the case of this embodiment, four kinds of timings shown in the figure can be considered as the interrupt timings. Timing 1 (T1) is before A / D1 conversion is started, timing 2 (T2) is after A / D1 conversion is started and before conversion is completed, and timing 3 (T3) is A / D1.
After the conversion is completed and before the conversion data is read to the microcomputer 3, timing 4 (T4) is after the conversion data is read to the microcomputer 3. In the case of timing 1 (T1) and timing 4 (T4), the problem mentioned in the above problem does not occur even in the conventional example, but the above problem that can occur in the case of timing 2 (T2) and timing 3 (T3) The above problem is solved by waiting for the completion of the conversion of A / D1 even after the interrupt processing is started and temporarily saving the conversion result in the microcomputer 3 (during normal interrupt processing).
【0015】次に、図2に本発明の第2の実施例のマイ
コンにおけるソフトウェア処理のフロー図を示す。メイ
ン処理ルーチン17bでは、まずイニシャル処理(SA
1)を行ない制御装置1の初期化をする。その後具体的
な制御処理である処理1(SA2)や処理2(SA6)
を繰り返し行なう。この途中に、従来例と同じようにA
/D1の変換処理(SA3〜SA5)を行なっている。
割込み処理ルーチン18bでは、途中にA/D2の変換
処理を含む通常の割込み処理(SB3)が行なわれる
が、本発明では、この処理(SB3)の前(割込み処理
ルーチン18bの先頭)に、まず以前に最も遅くA/D
変換されたアナログ入力8に対応するチャネル番号をA
/D変換器2のチャネルレジスタ15からマイコン3に
読み出し(SB5)記憶する。そして、前記処理(SB
3)の後(割込み処理ルーチン18bの最後)に、記憶
しておいたチャネル番号に対応するアナログ入力8のA
/D変換を再度開始(SB6)し、終了フラグ16の判
断(SB7)によりそのA/D変換の終了を待って割込
み処理ルーチン18bを終了する。このような処理を割
込み処理ルーチン18bの前後に追加することにより、
割込み処理ルーチン18bのメイン処理ルーチン17b
への割込みタイミングによって生じる前述の課題を解決
できる。Next, FIG. 2 shows a flow chart of software processing in the microcomputer of the second embodiment of the present invention. In the main processing routine 17b, first, the initial processing (SA
1) is performed to initialize the control device 1. After that, processing 1 (SA2) and processing 2 (SA6), which are specific control processing,
Repeat. Along the way, A
/ D1 conversion processing (SA3 to SA5) is performed.
In the interrupt processing routine 18b, normal interrupt processing (SB3) including conversion processing of A / D2 is performed on the way, but in the present invention, before this processing (SB3) (beginning of the interrupt processing routine 18b), first. Previously the latest A / D
The channel number corresponding to the converted analog input 8 is A
The channel register 15 of the / D converter 2 is read (SB5) and stored in the microcomputer 3. Then, the processing (SB
After 3) (the end of the interrupt processing routine 18b), the A of the analog input 8 corresponding to the stored channel number is input.
The A / D conversion is started again (SB6), and the interrupt processing routine 18b is ended after the completion of the A / D conversion is judged by the judgment of the end flag 16 (SB7). By adding such processing before and after the interrupt processing routine 18b,
Main processing routine 17b of interrupt processing routine 18b
It is possible to solve the above-mentioned problem caused by the interrupt timing to the.
【0016】具体的な割込みタイミングの問題は本発明
の第1の実施例と同じであるが、本発明の場合には、割
込み処理の先頭でA/D1の変換終了を待つ時間による
割込み処理のずれを少しでも低減するため、割込み処理
の先頭では前回行ったA/D変換のチャネル番号のみを
記憶し、割込み処理の最後にこのチャネル番号のA/D
変換を再度実行するようにしている。The specific problem of the interrupt timing is the same as that of the first embodiment of the present invention. However, in the case of the present invention, the interrupt processing by the time waiting for the completion of the conversion of A / D1 at the head of the interrupt processing is performed. To reduce the deviation as much as possible, only the channel number of the A / D conversion performed last time is stored at the beginning of the interrupt process, and the A / D of this channel number is stored at the end of the interrupt process.
I am trying to perform the conversion again.
【0017】この実施例では、割込み処理1つに対しA
/D変換の数は2であるがこの数が増加し、制御が複雑
になっても、この実施例と同じ処理を行えば同様の効果
が得られる。In this embodiment, A is set for one interrupt process.
Although the number of D / D conversions is 2, even if the number increases and the control becomes complicated, the same effect can be obtained by performing the same processing as that of this embodiment.
【0018】[0018]
【発明の効果】以上のように本発明によれば、第1の手
段または第2の手段を用いれば、近年のA/D入力の増
加や制御内容の複雑化に伴う、割込み処理内でのA/D
変換の多重開始によってマイコンが誤ったデータを読み
込み制御装置が異常状態となる問題をマイコンの簡単な
ソフトウェア処理の追加により解決し、ソフトウェア処
理の複雑化による信頼性の低下を防ぎつつ、確実にA/
D変換を実行できる制御装置を実現できるという効果を
有する。As described above, according to the present invention, if the first means or the second means is used, the number of A / D inputs has increased in recent years and the contents of control have become complicated. A / D
The problem that the microcomputer reads erroneous data due to the start of conversion multiplex and the control device becomes abnormal is solved by the addition of simple software processing of the microcomputer, and the reliability is prevented from decreasing due to the complicated software processing. /
This has the effect of realizing a control device that can execute D conversion.
【0019】さらに第2の手段を用いれば、上記とは別
に時間遅れ(A/D変換待ち)による制御特性の低下を
改善できるという効果も有する。Further, by using the second means, there is an effect that the deterioration of the control characteristic due to the time delay (waiting for A / D conversion) can be improved in addition to the above.
【図1】本発明の第1の実施例におけるマイコンのソフ
トウェア処理フロー図FIG. 1 is a software processing flowchart of a microcomputer according to a first embodiment of the present invention.
【図2】本発明の第2の実施例におけるマイコンのソフ
トウェア処理フロー図FIG. 2 is a software processing flow chart of the microcomputer in the second embodiment of the present invention.
【図3】マイコンとA/D変換器を用いた制御装置の構
成図FIG. 3 is a block diagram of a control device using a microcomputer and an A / D converter.
【図4】A/D変換器内の変換制御回路の構成図FIG. 4 is a configuration diagram of a conversion control circuit in the A / D converter.
【図5】問題が発生する従来のマイコンのソフトウェア
処理フロー図FIG. 5: Software processing flow chart of a conventional microcomputer in which a problem occurs
【図6】従来の一般的マイコンのソフトウェア処理フロ
ー図FIG. 6 is a software processing flowchart of a conventional general microcomputer
1 制御装置 2 A/D変換器 3 マイコン 4 データレジスタ 1 Control device 2 A / D converter 3 Microcomputer 4 Data register
Claims (2)
タを用いてアナログ信号をA/D変換してデジタルデー
タとしてマイクロコンピュータ内部に取り込む制御装置
において、マイクロコンピュータのA/D変換を必要と
する割込み処理毎に、その割込み処理の先頭でA/D変
換が実行中か否かを判断して、実行中ならば実行が終了
するのを待って実行が終了したA/D変換結果をA/D
変換器のレジスタから待避し、A/D変換の実行中でな
いならば割込み直前のA/D変換結果をA/D変換器の
レジスタから待避し、割込み処理の最後に待避された変
換結果をレジスタに戻すマイクロコンピュータのソフト
ウエア処理を有することを特徴とするA/D変換器を有
する制御装置。1. An interrupt processing requiring A / D conversion of a microcomputer in a control device for A / D converting an analog signal using an A / D converter and a microcomputer and taking the analog signal into the microcomputer as digital data. Each time, at the beginning of the interrupt processing, it is determined whether or not A / D conversion is being executed, and if it is being executed , wait until the execution is completed, and the A / D conversion result that has been completed is A / D converted.
Save from the converter register and do not perform A / D conversion.
If it is not, the microcomputer software processing has a function of saving the A / D conversion result immediately before the interruption from the register of the A / D converter and returning the conversion result saved at the end of the interrupt processing to the register. A control device having an A / D converter characterized in that.
を用いてアナログ信号をA/D変換してデジタルデータ
としてマイクロコンピュータ内部に取り込む制御装置に
おいて、マイクロコンピュータのA/D変換を必要とす
る割込み処理毎に、その割込み処理の先頭で以前に最も
遅くA/D変換を開始したチャネルを記憶し、割込み処
理の最後に、記憶したチャネルのA/D変換を実行する
マイクロコンピュータのソフトウェア処理を有すること
を特徴とするA/D変換器を有する制御装置。2. A control device for A / D converting an analog signal by using an A / D converter and a microcomputer and taking the analog signal into the microcomputer as digital data, interrupt processing requiring A / D conversion of the microcomputer. Each time, the channel that started the latest A / D conversion at the beginning of the interrupt processing is stored and the software processing of the microcomputer that executes the A / D conversion of the stored channel is stored at the end of the interrupt processing. A controller having an A / D converter characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3052099A JP2671622B2 (en) | 1991-03-18 | 1991-03-18 | Control device having A / D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3052099A JP2671622B2 (en) | 1991-03-18 | 1991-03-18 | Control device having A / D converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04287216A JPH04287216A (en) | 1992-10-12 |
JP2671622B2 true JP2671622B2 (en) | 1997-10-29 |
Family
ID=12905400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3052099A Expired - Fee Related JP2671622B2 (en) | 1991-03-18 | 1991-03-18 | Control device having A / D converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2671622B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396118A (en) * | 1989-09-08 | 1991-04-22 | Toshiba Corp | Microcomputer device |
-
1991
- 1991-03-18 JP JP3052099A patent/JP2671622B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04287216A (en) | 1992-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5218710A (en) | Audio signal processing system having independent and distinct data buses for concurrently transferring audio signal data to provide acoustic control | |
US5832251A (en) | Emulation device | |
US7245248B2 (en) | A/D converter and a microcontroller including the same | |
JP2671622B2 (en) | Control device having A / D converter | |
US5901321A (en) | Apparatus and method for interrupt processing in a code division multiple access switching apparatus | |
US5333199A (en) | Digital signal processor for simultaneously processing left and right signals | |
US5278965A (en) | Direct memory access controller | |
JP2771703B2 (en) | Single chip microcomputer | |
JPH01147618A (en) | Analog/digital converter | |
JP5028368B2 (en) | A / D conversion control device for internal combustion engine | |
JP2024122106A (en) | Control device | |
JP2981275B2 (en) | Programmable controller | |
JP2749057B2 (en) | Sequence controller | |
JP2693598B2 (en) | Program execution controller for digital signal processor | |
JP2848331B2 (en) | Hazard-free finite state machine synthesis method | |
JPS6175436A (en) | Microprogram controller | |
JPH04288727A (en) | A/d converter | |
JPH03257565A (en) | Parallel processing microprocessor | |
JPH05289888A (en) | Interruption processing circuit | |
JP2000172629A (en) | Method and device for transfer data | |
JPH02217924A (en) | Storing processing system for data processor | |
JP2007053720A (en) | A/d converter and a/d conversion system | |
JPS63142402A (en) | Method for data reception from successive comparison type a/d converter | |
JPS63142723A (en) | Method for receiving data from successive comparison type a/d converter | |
JPH0659884A (en) | Digital signal processing unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |