JP2651352B2 - Photocathode, phototube and photodetector - Google Patents

Photocathode, phototube and photodetector

Info

Publication number
JP2651352B2
JP2651352B2 JP12006194A JP12006194A JP2651352B2 JP 2651352 B2 JP2651352 B2 JP 2651352B2 JP 12006194 A JP12006194 A JP 12006194A JP 12006194 A JP12006194 A JP 12006194A JP 2651352 B2 JP2651352 B2 JP 2651352B2
Authority
JP
Japan
Prior art keywords
photocathode
electrode
semiconductor layer
photoelectrons
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12006194A
Other languages
Japanese (ja)
Other versions
JPH0750149A (en
Inventor
実 新垣
勝之 木下
徹 廣畑
常夫 渭原
正美 山田
憲夫 朝倉
康晴 根木
智子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP12006194A priority Critical patent/JP2651352B2/en
Publication of JPH0750149A publication Critical patent/JPH0750149A/en
Application granted granted Critical
Publication of JP2651352B2 publication Critical patent/JP2651352B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Common Detailed Techniques For Electron Tubes Or Discharge Tubes (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、光電陰極、光電管およ
び光検出装置に関し、特に詳細には、微弱光について入
射位置や、入射光像などの一次元あるいは二次元的な情
報を得るための光検出技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photocathode, a phototube, and a photodetector, and more particularly, to obtaining one-dimensional or two-dimensional information such as an incident position and an incident light image for weak light. Related to light detection technology.

【0002】[0002]

【従来の技術】微弱光について一次元あるいは二次元の
位置情報を含む光検出を行なう一般的な装置として、イ
メージインテンシファイヤと固体撮像素子とを組み合わ
せて構成したものがある。この装置では、外囲器の入力
窓から光電陰極に入射した光子により光電子を励起し、
光電陰極から真空中に放出された光電子を電子レンズ系
により集束・加速させた後、蛍光体で結像して再び光信
号に変換して光増強がなされる。この増強された光信号
をCCDなどの固体撮像素子により再び光電変換し、位
置情報を電気信号として取り出している。
2. Description of the Related Art As a general device for detecting light containing one-dimensional or two-dimensional position information on weak light, there is a device configured by combining an image intensifier and a solid-state imaging device. In this device, photoelectrons are excited by photons incident on the photocathode from the input window of the envelope,
Photoelectrons emitted from the photocathode into a vacuum are focused and accelerated by an electron lens system, then imaged by a phosphor and converted again into an optical signal to enhance light. The enhanced optical signal is photoelectrically converted again by a solid-state imaging device such as a CCD, and the position information is extracted as an electric signal.

【0003】このほかに、光電子増倍管に位置検出機能
を持たせたものがある。この一例では、光電子増倍管の
アノードを分割しマルチ化して光検出することによって
位置情報を得る。また、光電子増倍管に位置検出機能を
持たせる別の例として「特開昭60−20441」に記
載されるものがある。
In addition, there is a photomultiplier tube having a position detecting function. In this example, the position information is obtained by dividing and multiplying the anode of the photomultiplier tube and performing photodetection. Another example in which a photomultiplier tube has a position detecting function is disclosed in Japanese Patent Application Laid-Open No. 60-20441.

【0004】この光電子増倍管は、フェースプレートの
内壁面に光電陰極が形成されている。光電陰極と、ここ
から放出された光電子を第1段ダイノードへ導く電界を
形成するための収束電極との間には、メッシュ電極が設
けられ、このメッシュ電極は、光電陰極から光電陰極と
収束電極の間の距離の約1/10の距離の位置におい
て、一方の側にのみ配置されている。そして、第1段ダ
イノードへ光電子が到達するのを、一方の側から他方の
側に徐々に妨げるような電界分布を形成する。このメッ
シュ電極へのバイアス電圧の印加により、光電陰極の光
電子放出面の全面から放出された光電子のうち、一方の
側のものが第1段ダイノードへの到達を妨げられる。つ
まり、光電子の軌道を変化させて、放出面の所定の部分
から放出されたもののみを増倍して電気信号として出力
する。この出力信号レベルとメッシュ電極へのバイアス
電圧の印加のレベルとにもとづき、外部の判別装置によ
り位置分解能をもった光検出が行なわれる。こうして、
特定の位置に入射した光により励起され軌道を妨げられ
なかった光電子のみを検出して位置検出をする。
In this photomultiplier tube, a photocathode is formed on the inner wall surface of a face plate. A mesh electrode is provided between the photocathode and a focusing electrode for forming an electric field for guiding photoelectrons emitted from the photocathode to the first-stage dynode. The mesh electrode is formed from the photocathode to the photocathode and the focusing electrode. Are disposed only on one side at a position at a distance of about 1/10 of the distance between. Then, an electric field distribution is formed that gradually prevents photoelectrons from reaching the first-stage dynode from one side to the other side. By applying the bias voltage to the mesh electrode, one of the photoelectrons emitted from the entire photoelectron emission surface of the photocathode is prevented from reaching the first dynode. That is, the trajectory of the photoelectrons is changed, and only those emitted from a predetermined portion of the emission surface are multiplied and output as electric signals. Based on the output signal level and the level of application of the bias voltage to the mesh electrode, light detection with positional resolution is performed by an external determination device. Thus,
Position detection is performed by detecting only photoelectrons excited by light incident on a specific position and not disturbing the trajectory.

【0005】[0005]

【発明が解決しようとする課題】イメージインテンシフ
ァイヤと固体撮像素子を組み合わせた従来例では、光信
号→電気信号→光信号→電気信号へと変換させることは
本質的に避けられず、カップリングロスなどにより効率
が悪くなり性能が低下する。
In a conventional example in which an image intensifier and a solid-state image pickup device are combined, it is essentially unavoidable to convert from an optical signal to an electric signal to an optical signal to an electric signal. Efficiency deteriorates due to loss, etc., and performance decreases.

【0006】アノードを分割した光電子増倍管では、光
電陰極と増倍部の間、増倍部とアノードとの間でのクロ
ストークが問題となり、位置分解能は本質的に良くなら
ない。
In a photomultiplier tube having a divided anode, crosstalk between the photocathode and the multiplier and between the multiplier and the anode becomes a problem, and the positional resolution is not essentially improved.

【0007】また、メッシュ電極を介在された光電子増
倍管では、測定時に光電陰極の光電子放出面の全面から
放出された光電子のうちの一部のみを検出して位置検出
するため、S/N比の点で本質的な問題がある。さら
に、位置分解能も光電子の軌道を変化せしめることによ
り位置判別するので、構造的にクロストークが多くな
り、また1本の光電子増倍管で2ヵ所程度の位置判別し
か可能とならず、多素子化は本質的に困難である。
In a photomultiplier tube having a mesh electrode interposed therebetween, only a part of the photoelectrons emitted from the entire photoelectron emission surface of the photocathode is detected at the time of measurement to detect the position. There is an inherent problem in terms of ratio. Further, since the position resolution is also determined by changing the trajectory of the photoelectrons, crosstalk increases structurally, and only one photomultiplier tube can determine only about two positions. Conversion is inherently difficult.

【0008】そこで、本発明は、クロストークの少ない
位置検出機能を有する光電陰極と、これを用いた光電管
および光検出装置を実現することを目的とする。
Accordingly, an object of the present invention is to realize a photocathode having a position detecting function with little crosstalk, and a phototube and a photodetector using the same.

【0009】[0009]

【課題を解決するための手段】本発明の光電陰極は、入
射光子によって内部に光電子を励起させる光電変換層を
含み、この光電変換層の内部で生成されて加速された光
電子を光電子放出面から外部に放出させる半導体層と、
光電子放出面の半導体層上に形成された表面電極と、光
電子放出面の反対面上に表面電極と対向して形成された
裏面電極とを備え、表面電極は分割されて複数の画素電
極を成すと共に相互に電気的に絶縁され、複数の画素電
極は裏面電極に比べて正のバイアス電位を独立に印加す
る複数のバイアス印加用配線にそれぞれ接続されている
ことを特徴とする。
The photocathode of the present invention includes a photoelectric conversion layer in which photoelectrons are excited by incident photons. Photoelectrons generated and accelerated inside the photoelectric conversion layer are emitted from the photoelectron emission surface. A semiconductor layer to be emitted outside,
A surface electrode formed on the semiconductor layer on the photoelectron emission surface and a back electrode formed on the surface opposite to the photoelectron emission surface so as to face the surface electrode, and the surface electrode is divided to form a plurality of pixel electrodes. The pixel electrodes are electrically insulated from each other, and the plurality of pixel electrodes are connected to a plurality of bias application wirings that independently apply a positive bias potential compared to the back electrode.

【0010】本発明の光電管は、真空容器と、この真空
容器の内部に配設された光電陰極と、真空容器の内部に
配設され光電陰極から放出された光電子を受容する陽極
とを備え、光電陰極は、入射光子によって内部に光電子
を励起させる光電変換層を含み、この光電変換層の内部
で生成されて加速された光電子を光電子放出面から外部
に放出させる半導体層と、光電子放出面上に形成された
表面電極と、光電子放出面の反対面の半導体層上に表面
電極と対向して形成された裏面電極とを有し、表面電極
は分割されて複数の画素電極を成すと共に相互に電気的
に絶縁され、複数の画素電極は裏面電極に比べて正のバ
イアス電位を独立に印加する複数のバイアス印加用配線
にそれぞれ接続され、更に、真空容器の内部には、複数
本のバイアス印加用配線と複数の画素電極との接続を個
々にオン、オフさせることによりバイアス印加を個々に
切り換える複数のスイッチ素子と、複数のスイッチ素子
を個々にオン、オフさせる切換回路と、複数のスイッチ
素子の個々の制御端子に切換回路の複数の出力端子を個
々に接続する複数本の切換用配線とを有する切換制御手
段が設けられ、真空容器から外部に導出された複数本の
ステムピンのうち、少なくとも1本は裏面電極に、少な
くとも1本はバイアス印加用配線に、少なくとも2本は
切換回路の入力端子に、少なくとも1本は陽極に接続さ
れていることを特徴とする。
The phototube of the present invention includes a vacuum vessel, a photocathode disposed inside the vacuum vessel, and an anode disposed inside the vacuum vessel and receiving photoelectrons emitted from the photocathode, The photocathode includes a photoelectric conversion layer that internally excites photoelectrons by incident photons, a semiconductor layer that emits photoelectrons generated and accelerated inside the photoelectric conversion layer from the photoelectron emission surface to the outside, and a photoelectron emission surface. And a back electrode formed on the semiconductor layer opposite to the photoelectron emission surface so as to face the front electrode. The front electrode is divided into a plurality of pixel electrodes and The plurality of pixel electrodes are electrically insulated, and the plurality of pixel electrodes are connected to a plurality of bias application wirings for independently applying a positive bias potential compared to the back surface electrode. A plurality of switch elements for individually switching bias application by individually turning on and off a connection between a wiring and a plurality of pixel electrodes, a switching circuit for individually turning on and off a plurality of switch elements, and a plurality of switch elements. Switching control means having a plurality of switching wires for individually connecting a plurality of output terminals of the switching circuit to each control terminal is provided, and at least one of the plurality of stem pins led out of the vacuum vessel to the outside is provided. A book is connected to the back electrode, at least one is connected to the bias application wiring, at least two are connected to the input terminal of the switching circuit, and at least one is connected to the anode.

【0011】本発明の光検出器は、真空容器の内部に光
電陰極と陽極とを有する光電管と、光電陰極および陽極
に電位を印加する電源と、タイミング制御手段と、メモ
リ手段とを備える。そして、光電陰極は、入射光子によ
って内部に光電子を励起させる光電変換層を含み、この
光電変換層の内部で生成されて加速された光電子を光電
子放出面から外部に放出させる半導体層と、光電子放出
面の半導体層上に形成された表面電極と、光電子放出面
の反対面の半導体層上に表面電極と対向して形成された
裏面電極とを有し、表面電極は分割されて複数の画素電
極を成すと共に相互に電気的に絶縁され、複数の画素電
極は裏面電極に比べて正のバイアス電位を独立に印加す
る複数のバイアス印加用配線にそれぞれ接続され、更
に、真空容器の内部には、複数本のバイアス印加用配線
と複数の画素電極との接続を個々にオン、オフさせるこ
とによりバイアス印加を個々に切り換える複数のスイッ
チ素子と、複数のスイッチ素子を個々にオン、オフさせ
る切換回路と、複数のスイッチ素子の個々の制御端子に
切換回路の複数の出力端子を個々に接続する複数本の切
換用配線とが設けられ、タイミング制御手段は、起動信
号が与えられると連続的にタイミングパルスを切換回路
に印加し、切換回路はタイミングパルスに応答して複数
のスイッチ素子のオン、オフを順次に切換え、メモリ手
段は起動信号が与えられると記憶動作を開始し、タイミ
ングパルスにもとづいて順次に光電子放出可能状態とな
った画素電極の位置に対応させて陽極の出力を記憶する
ことを特徴とする。
The photodetector of the present invention includes a phototube having a photocathode and an anode inside a vacuum vessel, a power supply for applying a potential to the photocathode and the anode, timing control means, and memory means. The photocathode includes a photoelectric conversion layer that internally excites photoelectrons by incident photons, a semiconductor layer that emits photoelectrons generated and accelerated inside the photoelectric conversion layer from the photoelectron emission surface to the outside, and a photoelectron emission layer. A surface electrode formed on the surface semiconductor layer, and a back electrode formed on the semiconductor layer opposite to the photoelectron emission surface so as to face the surface electrode. The surface electrode is divided into a plurality of pixel electrodes. And a plurality of pixel electrodes are electrically insulated from each other, and the plurality of pixel electrodes are connected to a plurality of bias applying wires that independently apply a positive bias potential compared to the back electrode, and further, inside the vacuum vessel, A plurality of switch elements for individually switching bias application by individually turning on and off a connection between a plurality of bias application lines and a plurality of pixel electrodes, and a plurality of switch elements individually A switching circuit for turning on and off the switching circuit, and a plurality of switching wires for individually connecting a plurality of output terminals of the switching circuit to respective control terminals of the plurality of switching elements. The switching circuit sequentially switches on and off the plurality of switching elements in response to the timing pulse, and the memory means starts a storage operation when a start signal is given. The output of the anode is stored in correspondence with the positions of the pixel electrodes which are sequentially in a state capable of emitting photoelectrons based on the timing pulse.

【0012】[0012]

【作用】本発明の光電陰極によれば表面電極は分割され
て複数の画素電極をなし、しかも、これらを画素電極は
独立にバイアス電位が印加されるように構成されている
ので、バイアスが印加された画素についてのみ、内部で
生成された光電子を外部に放出させ得る。このため、画
素電極を一次元のアレイ状に配列したときには一次元の
位置分割能を、二次元のマトリクスに配列したときは二
次元の位置分割能を実現することができる。
According to the photocathode of the present invention, the surface electrode is divided to form a plurality of pixel electrodes, and these pixel electrodes are configured so that the bias potential is applied independently. Only those pixels that are generated can emit internally generated photoelectrons to the outside. Therefore, when the pixel electrodes are arranged in a one-dimensional array, a one-dimensional position dividing ability can be realized, and when the pixel electrodes are arranged in a two-dimensional matrix, a two-dimensional position dividing ability can be realized.

【0013】本発明の光電管によれば、真空容器に上記
の光電陰極を有すると共に、複数の画素電極へのバイア
スの印加を切り換えるための切換制御手段が設けられて
いるので、一次元あるいは二次元の位置分解能をもった
光電管を実現できる。
According to the photoelectric tube of the present invention, since the vacuum vessel has the above-described photocathode and the switching control means for switching the application of the bias to the plurality of pixel electrodes, the one-dimensional or two-dimensional one is provided. A phototube having a positional resolution of?

【0014】本発明の光検出器によれば、上記の光電管
と、電源との他に、タイミング制御手段とメモリ手段と
を備えている。そして、このタイミング制御手段は、光
電管における光電子放出可能状態の画素電極の位置情報
に対応させて、メモリ手段が陽極の出力を記憶するよう
にしているので、微弱光の一次元イメージあるいは二次
元イメージをメモリ手段に格納することができる。
According to the photodetector of the present invention, in addition to the photoelectric tube and the power supply, a timing control unit and a memory unit are provided. The timing control means stores the output of the anode in the memory means in accordance with the position information of the pixel electrode in the photoelectric tube in a state capable of emitting photoelectrons. Can be stored in the memory means.

【0015】[0015]

【実施例】以下、添付図面を参照して、本発明のいくつ
かの実施例を説明する。なお、同一の要素には同一の符
号を付し、重複する説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Some embodiments of the present invention will be described below with reference to the accompanying drawings. Note that the same components are denoted by the same reference numerals, and redundant description will be omitted.

【0016】図1のように、光電陰極1の本体としての
半導体層100は、InP基板101上にInGaAs
光吸収層102を形成し、その上にInPコンタクト層
103を形成して構成されている。InP基板101の
裏面にはAu(金)などからなるオーミック電極104
が裏面電極として形成され、InPコンタクト層103
の表面にはAl(アルミニウム)などからなるショット
キー電極105が表面電極として形成されている。ここ
で、オーミック電極104は入射光を透過できるように
薄く、あるいは多数の開口を有して形成され、ショット
キー電極105は分割されて一次元のアレイ状に配列さ
れた画素電極1051 ,1052 ,…,105n をなし
ている。そして、各画素電極はメッシュ状にパターン形
成され、その開口を通して光電子が通過できる。InP
コンタクト層103の表面のうち、特にメッシュ状画素
電極の開口部には、表面の仕事関数を低下させるための
Cs(セシウム)等が薄くコーティングされ、半導体層
100の内部から外部の真空中に光電子が放出されやす
くなっている。
As shown in FIG. 1, a semiconductor layer 100 as a main body of the photocathode 1 is formed by forming InGaAs on an InP substrate 101.
A light absorption layer 102 is formed, and an InP contact layer 103 is formed thereon. An ohmic electrode 104 made of Au (gold) or the like is provided on the back surface of the InP substrate 101.
Is formed as a back electrode, and the InP contact layer 103 is formed.
A Schottky electrode 105 made of Al (aluminum) or the like is formed as a surface electrode on the surface. Here, the ohmic electrode 104 is formed thin or has a large number of openings so as to transmit incident light, and the Schottky electrode 105 is divided into pixel electrodes 105 1 , 105 arranged in a one-dimensional array. 2 , ..., 105 n . Each pixel electrode is patterned into a mesh, and photoelectrons can pass through the openings. InP
Of the surface of the contact layer 103, especially the openings of the mesh-shaped pixel electrodes are coated with a thin layer of Cs (cesium) or the like for lowering the work function of the surface. Is easily released.

【0017】図1のように、このような光電陰極1は真
空容器21に取り付けられ、光電陰極1と対向する位置
には陽極22が設けられる。各々の画素電極1051
1052 ,…,105n にはバイアス印加用配線106
1 ,1062 ,…,106nが接続され、これらはスイ
ッチSWを介して電源端子301に接続される。一方、
オーミック電極104は電源端子302に接続されてい
るが、端子302に比べて端子301は正の高電位とな
っている。このため、スイッチSWによって端子301
からのバイアスが印加された画素電極1051 〜105
n のみについて、オーミック電極104に比べて正の高
電位となり、その開口および近傍の光電子放出面が光電
子の放出可能な状態となる。真空中に放出された光電子
は、陽極22の方向に進行する。なぜなら、陽極22に
は電源端子303を介して更に正の高バイアスにされて
いるからである。
As shown in FIG. 1, such a photocathode 1 is attached to a vacuum vessel 21, and an anode 22 is provided at a position facing the photocathode 1. Each of the pixel electrodes 105 1 ,
105 2 ,..., 105 n
1, 106 2, ..., 106 n are connected, which are connected to the power supply terminal 301 via a switch SW. on the other hand,
Although the ohmic electrode 104 is connected to the power supply terminal 302, the terminal 301 has a higher positive potential than the terminal 302. For this reason, the terminal 301 is set by the switch SW.
Pixel electrodes 105 1 to 105 to which a bias from
Only n has a higher positive potential than the ohmic electrode 104, and the opening and the photoelectron emission surface in the vicinity thereof are in a state where photoelectrons can be emitted. The photoelectrons emitted in the vacuum travel toward the anode 22. This is because the anode 22 is more positively biased via the power supply terminal 303.

【0018】図2に示すように、オーミック電極104
を透過して被検出光(hν)が入射されると、バンドキ
ャップの狭いInGaAs光吸収層102中で光電変換
され、光電子(−e)が生成される。このとき、オーミ
ック電極104とショットキー電極105の間にバイア
スが印加されていると、光電子は下側の図のように光電
子放出面の方向に半導体層100中を加速され、高エネ
ルギーを得て真空中(準位VL)に放出される。したが
って、ショットキー電極105を分割した個々の画素電
極1051 〜105n へのバイアス印加をスイッチSW
で個々にオン、オフすることにより、スイッチSWがオ
ンとなった画素電極についてのみ、InGaAs光吸収
層102の内部で生成した光電子を光電子放出面から半
導体層100の外部、すなわち真空中に放出できる。
As shown in FIG.
When the detection light (hv) is transmitted through the substrate and is incident, the light is photoelectrically converted in the InGaAs light absorption layer 102 having a narrow band cap to generate photoelectrons (-e). At this time, if a bias is applied between the ohmic electrode 104 and the Schottky electrode 105, photoelectrons are accelerated in the semiconductor layer 100 in the direction of the photoelectron emission surface as shown in the lower diagram to obtain high energy. Released in vacuum (level VL). Therefore, the bias is applied to the individual pixel electrodes 105 1 to 105 n obtained by dividing the Schottky electrode 105 by the switch SW.
By turning on and off individually, photoelectrons generated inside the InGaAs light absorbing layer 102 can be emitted from the photoelectron emission surface to the outside of the semiconductor layer 100, that is, into a vacuum, only for the pixel electrode for which the switch SW is turned on. .

【0019】図3の光電陰極は、画素電極が一次元のア
レイをなし、ホルダに固定されている。長尺の半導体層
100はセラミック製のホルダ401に固定され、これ
はモリブデン製の金型402に固定され、半導体層10
0と金型402が絶縁されている。金型402には端子
ピン4031 ,4032 ,4033 ,4034 が絶縁物
を介して固定され、ピン4031 は正のバイアス電源+
B と半導体層100上のバイアス印加ライン(図示せ
ず)に接続され、ピン4032 はグランド(アース)と
半導体層100上のオーミック電極104に接続され、
ピン4033 ,4034 は半導体層100上のシフトレ
ジスタ5の入力端子に接続される。ここで、シフトレジ
スタ5は画素電極1051 〜105n に順次にバイア
スを印加するための切換制御手段であり、端子ピン40
3 ,4034 を介して後述のスタートパルスSPとク
ロックパルスCLKが入力される。なお、半導体層10
0の光電子放出面以外の表面は、SiO2 などの絶縁膜
120で覆われている。
In the photocathode of FIG. 3, the pixel electrodes form a one-dimensional array and are fixed to a holder. The long semiconductor layer 100 is fixed to a ceramic holder 401, which is fixed to a molybdenum mold 402, and the semiconductor layer 10.
0 and the mold 402 are insulated. The mold 402 terminal pins 403 1, 403 2, 403 3, 403 4 is fixed through an insulator, pin 403 1 a positive bias power supply +
Is connected to V B on the semiconductor layer 100 of the biasing line (not shown), the pin 403 2 is connected to ground (the ground) to the ohmic electrode 104 on the semiconductor layer 100,
Pin 403 3, 403 4 is connected to the input terminal of the shift register 5 on the semiconductor layer 100. Here, the shift register 5 is switching control means for sequentially applying a bias to the pixel electrodes 105 1 to 105 n.
3 3, 403 4 via the start pulse SP and clock pulse CLK to be described later is input. The semiconductor layer 10
The surface other than the photoelectron emission surface of No. 0 is covered with an insulating film 120 such as SiO 2 .

【0020】図3の画素電極1051 〜105n は、i
−1,i,i+1番目について斜視で表現すると、図4
に示すようになっている。すなわち、画素電極105i
は15個の開口を有するメッシュ状にパターン形成さ
れ、角部に電界効果トランジスタ(FET)のスイッチ
素子Si を有する。そして、そのゲート電極はAl配線
501i によってシフトレジスタ5のi番目の出力端子
に接続される。したがって、Al配線501i を介して
シフトレジスタ5からパルスが入力されると、i番目の
スイッチ素子Si がオンとなってバイアス印加用配線1
06i から画素電極105i にバイアス+VB が印加
される。このような動作は、i番目以外の1〜i−1,
i+1〜n番目の画素についても全く同様である。
The pixel electrodes 105 1 to 105 n in FIG.
When the −1, i, i + 1-th are expressed in perspective, FIG.
It is shown as follows. That is, the pixel electrode 105 i
Is patterned into a mesh having 15 openings, having a switching element S i of the field effect transistor (FET) in the corners. Then, its gate electrode connected to the i-th output terminal of the shift register 5 by an Al wiring 501 i. Therefore, when a pulse is input from the shift register 5 via the Al wiring 501 i , the i-th switching element Si is turned on and the bias application wiring 1
A bias + V B is applied from 06 i to the pixel electrode 105 i . Such an operation is performed for 1 to i−1, other than the i-th one.
The same applies to the i + 1 to n-th pixels.

【0021】図5で立体的に等価回路を示すように、オ
ーミック電極104と各々の画素電極1051 〜105
n の間には、オーミック電極104がカソードとなるダ
イオードD1 〜Dn が等価的に形成される。そして、シ
フトレジスタ5からの出力でスイッチS1 〜Sn がオン
することにより、それぞれの画素のダイオードD1 〜D
n は個々に逆バイアスとなる。すると、この逆バイアス
の下での半導体層100内部の電界により、図2で示し
たように光電子は画素電極105の方向に加速されて高
エネルギーを得、半導体層100の外部に放出される。
なお、シフトレジスタ5の入力端子502にはクロック
パルスCLKが、端子503にはスタートパルスSPが
入力される。
As shown three-dimensionally in FIG. 5, an ohmic electrode 104 and each of the pixel electrodes 105 1 to 105
Between n , diodes D 1 to D n having the ohmic electrode 104 as a cathode are equivalently formed. By turning on the switch S 1 to S n are output from the shift register 5, the diode D 1 of the respective pixel ~D
n becomes reverse bias individually. Then, due to the electric field inside the semiconductor layer 100 under the reverse bias, the photoelectrons are accelerated in the direction of the pixel electrode 105 as shown in FIG. 2 to obtain high energy and are emitted to the outside of the semiconductor layer 100.
Note that a clock pulse CLK is input to the input terminal 502 of the shift register 5, and a start pulse SP is input to the terminal 503.

【0022】この場合の動作を、図6と図7により説明
する。ここで、画素電極1051 〜105n に対応する
各々の画素における光検出出力をP1 〜Pn とする。こ
の出力P1 〜Pn は、図1のように構成したときの陽極
22の出力AOUT として外部に取り出される。図7のよ
うに、スタートパルスSPはシフトレジスタ5の起動の
ために与えられ、このパルスSPが与えられると、シフ
トレジスタ5はクロックパルスCLKに応答して出力端
子5011 〜501n からパルスが出力され、これによ
り、FETからなるスイッチ素子S1 〜Sn が順次にオ
ンとなり、各画素電極1051 〜105n に順次にバイ
アス+VB が印加される。これにより、各画素からの光
電子放出が順次に可能状態となって、出力P1 〜Pn
順次にアノード出力AOUT として外部に取り出される。
The operation in this case will be described with reference to FIGS. Here, the light detection outputs at the respective pixels corresponding to the pixel electrodes 105 1 to 105 n are denoted by P 1 to P n . The outputs P 1 to P n are taken out as the output A OUT of the anode 22 when configured as shown in FIG. As shown in FIG. 7, a start pulse SP is provided for activating the shift register 5, and when this pulse SP is provided, the shift register 5 receives pulses from the output terminals 501 1 to 501 n in response to the clock pulse CLK. is output, thereby, switching element S 1 to S n formed of FET is sequentially turned on, sequentially bias + V B is applied to each pixel electrode 105 1 to 105 n. Thus, a photoelectron emission sequentially state from each pixel, the output P 1 to P n are sequentially taken out to the outside as the anode output A OUT.

【0023】図8を参照して、上記の実施例に係る光電
陰極を適用した光検出装置を説明する。図示のように、
真空容器21の入力窓には透過型の光電陰極1が取り付
けられ、内部には、切換制御部50と、陽極22と、光
電子を二次元電子増倍するダイノード25が設けられて
いる。電源61は真空容器21に貫通されたステムピン
を通して陽極22に陽極電位+VA を供給し、ダイノー
ド25にダイノード電位VD を供給し、かつ切換制御部
50にバイアス電位+VB を供給する。 タイミング制
御部62は、オペレータの指示などに従ってスタートパ
ルスSPを出力し、かつ一定周期のクロックパルスCL
Kを連続的に出力する。信号処理回路63はアノード出
力AOUT を増幅し、あるいは雑音除去のための閾値処理
をし、あるいはアナログ/ディジタル変換をするもの
で、出力信号をマイクロプロセッサなどのコントローラ
付きの記憶装置64に与える。そして、記憶装置64に
はディスプレイ装置65が接続されている。
Referring to FIG. 8, a photodetector using the photocathode according to the above embodiment will be described. As shown,
A transmission-type photocathode 1 is attached to an input window of the vacuum vessel 21, and a switching control unit 50, an anode 22, and a dynode 25 for multiplying photoelectrons by two-dimensional electrons are provided therein. The power supply 61 supplies an anode potential + V A to the anode 22 through a stem pin penetrated through the vacuum vessel 21, supplies a dynode potential V D to the dynode 25, and supplies a bias potential + V B to the switching control unit 50. The timing control unit 62 outputs a start pulse SP in accordance with an instruction of an operator or the like, and outputs a clock pulse CL having a constant cycle.
K is continuously output. The signal processing circuit 63 amplifies the anode output A OUT , performs threshold processing for removing noise, or performs analog / digital conversion, and supplies an output signal to a storage device 64 with a controller such as a microprocessor. The display device 65 is connected to the storage device 64.

【0024】この構成において、タイミング制御部62
からスタートパルスSPが出力されると、切換制御部5
0と記憶装置64が起動し、それぞれがクロックパルス
CLKに応答して動作する。すなわち、切換制御部50
はクロックパルスCLKが入力される毎に各画素電極に
対応する出力端子から順次にパルスを出力し、各画素を
順次に光電子放出可能な状態とする。このようにして放
出された光電子はダイノード25で増倍され、信号処理
回路63を介して記憶装置64に与えられる。
In this configuration, the timing control unit 62
Outputs the start pulse SP from the switching control unit 5
0 and the storage device 64 are activated, and each operates in response to the clock pulse CLK. That is, the switching control unit 50
Each time a clock pulse CLK is input, a pulse is sequentially output from an output terminal corresponding to each pixel electrode, and each pixel is sequentially brought into a state capable of emitting photoelectrons. The photoelectrons emitted in this manner are multiplied by the dynode 25 and supplied to the storage device 64 via the signal processing circuit 63.

【0025】このとき、記憶装置64にもタイミング制
御部62からクロックパルスCLKが与えられているの
で、記憶装置64のコントローラはこのクロックパルス
CLKをカウントした結果値に従って、アノード出力A
OUT を光電子放出可能な状態にされている画素の位置に
対応させて記憶する。例えば、クロックパルスCLKの
カウント値をアドレスとして、アノード出力AOUT の値
(ディジタル変換された値)をデータとして記憶するも
のであり、このような処理は、図7のタイミングチャー
トから理解できる。全ての画素電極についての順次のオ
ン,オフの切換えを複数回繰り返し、画素ごとにアノー
ド出力AOUT を加算しながら記憶装置64中の画素の位
置に対応した記憶エリアに記憶すれば、画像化された検
出光のイメージデータが得られる。このイメージは、C
RTなどを備えたディスプレイ65で表示される。
At this time, since the clock pulse CLK is also supplied from the timing control unit 62 to the storage device 64, the controller of the storage device 64 outputs the anode output A in accordance with the count value of the clock pulse CLK.
OUT is stored so as to correspond to the position of the pixel in a state capable of emitting photoelectrons. For example, the count value of the clock pulse CLK is used as an address, and the value (digitally converted value) of the anode output A OUT is stored as data. Such processing can be understood from the timing chart of FIG. The sequential on / off switching of all the pixel electrodes is repeated a plurality of times, and the pixel output is stored in the storage area corresponding to the position of the pixel in the storage device 64 while adding the anode output AOUT for each pixel. The image data of the detected light is obtained. This image is C
It is displayed on a display 65 provided with an RT or the like.

【0026】図9は別の実施例の光電陰極を示し、上側
は上面図、中央は、一部を断面で示す側面図、下側は底
面図である。InP基板101上にInGaAsP光吸
収層102,InPコンタクト層103がエピタキシャ
ル成長により形成され、InP基板101の裏面上には
Auオーミック電極104が形成されており、InPコ
ンタクト層103上にはこの層とシッョトキ接合をする
複数のAlショットキ電極105がパターン状に形成さ
れている。ここで、基板101、光吸収層102および
コンタクト層103からなる半導体層100について
は、GaAsおよびAlAsあるいはこれらの混晶から
なるヘテロ接合構造としてもよく、Ge(ゲルマニウ
ム)およびSi(シリコン)あるいはこれらの混晶から
なるヘテロ接合構造としてもよい。ショットキー電極1
05については、例えばAl,Au,Ag(銀),W
(タングステン)、Ni(ニッケル)またはTi(チタ
ン)あるいはこれらの合金で形成できる。
FIG. 9 shows a photocathode according to another embodiment, wherein the upper side is a top view, the center is a side view partially showing a cross section, and the lower side is a bottom view. An InGaAsP light absorption layer 102 and an InP contact layer 103 are formed on the InP substrate 101 by epitaxial growth, and an Au ohmic electrode 104 is formed on the back surface of the InP substrate 101. A plurality of Al Schottky electrodes 105 to be joined are formed in a pattern. Here, the semiconductor layer 100 including the substrate 101, the light absorbing layer 102, and the contact layer 103 may have a heterojunction structure of GaAs and AlAs or a mixed crystal thereof, such as Ge (germanium) and Si (silicon), or A heterojunction structure composed of a mixed crystal of Schottky electrode 1
05, for example, Al, Au, Ag (silver), W
(Tungsten), Ni (nickel), Ti (titanium), or an alloy thereof.

【0027】ショットキー電極105のパターンについ
ては、図9のような直交するライン状部材からなるメッ
シュ状電極でもよいが、図10のようなパターンでもよ
い。図10において、上側の図は六角形状の開口を有す
るメッシュ状電極のパターンを示し、中央の図は平行な
部材からなるグリッド状電極のストライプパターンを示
し、下側の図は櫛歯形状のパターンを示している。いず
れも、光電子が通過するための開口が、10μm程度以
下の間隔になっている。なお、光の入射は、裏面すなわ
ちオーミック電極104を介してなされてもよいが、表
面すなわちショットキー電極105の開口を介してなさ
れてもよい。裏面から光入射されるときには、オーミッ
ク電極104は透過光性の材料から形成され、あるいは
光を透過し得る程度に十分に薄い金属膜から形成され、
あるいは光を透過し得る多数の開口を有する金属膜から
形成される。
The pattern of the Schottky electrode 105 may be a mesh-like electrode composed of orthogonal linear members as shown in FIG. 9, or a pattern as shown in FIG. In FIG. 10, the upper figure shows a pattern of a mesh-like electrode having hexagonal openings, the middle figure shows a stripe pattern of a grid-like electrode made of parallel members, and the lower figure shows a comb-like pattern. Is shown. In each case, the openings through which photoelectrons pass are spaced at about 10 μm or less. The light may be incident through the back surface, that is, through the ohmic electrode 104, or may be incident through the front surface, that is, through the opening of the Schottky electrode 105. When light is incident from the back surface, the ohmic electrode 104 is formed of a translucent material, or is formed of a metal film sufficiently thin enough to transmit light,
Alternatively, it is formed from a metal film having a large number of openings through which light can pass.

【0028】図9において、それぞれの画素電極105
1 〜105n に対応してFETのスイッチS1 〜Sn
近傍に形成されており、このFETのスイッチング機能
によって電極1051 〜105n へのバイアス電圧のオ
ン,オフが行なわれる。光電子放出面の表面には表面の
仕事関数を低下させるためのCs(セシウム)が薄くコ
ートされている。このようなコーティング材料は、アル
カリ金属またはこの化合物、アルカリ金属の酸化物また
は弗化物である。アルカリ金属には、Csの他に、K
(カリウム)、Na(ナトリウム)Rb(ルビジウム)
が含まれる。基板101は、セラミックホルダ401で
固定されており、その表面はAlショットキ電極105
の部分を除いてSiO2 またはSiNの絶縁膜120で
覆われている。
In FIG. 9, each pixel electrode 105
Corresponding to 1 to 105 n are formed in the vicinity of the switch S 1 to S n of the FET, on the bias voltage to the electrode 105 1 to 105 n by the switching function of the FET, off is performed. The surface of the photoelectron emitting surface is thinly coated with Cs (cesium) for lowering the work function of the surface. Such coating materials are alkali metals or compounds thereof, oxides or fluorides of alkali metals. Alkali metals include K in addition to Cs
(Potassium), Na (sodium) Rb (rubidium)
Is included. The substrate 101 is fixed by a ceramic holder 401, and the surface thereof is an Al Schottky electrode 105.
Is covered with an insulating film 120 of SiO 2 or SiN, except for the portion of.

【0029】また、図9の例では、半導体層100上に
はトランジスタからなるシフトレジスタ5が形成されて
おり、FETS1 〜Sn のゲートはそれぞれシフトレジ
スタ5のn本の出力端子に配線されている。シフトレジ
スタ5は、外部からのスタートパルスSPとクロックパ
ルスCLKにより走査パルスを発生し、各FETS1
n を順次オンさせて各Alショットキ電極1051
105n をアドレスする。なお、端子4031 ,403
4 は基板100上の回路と外部の回路の接続用である。
端子4033 ,4034 はシフトレジスタ5への信号入
力のためのものであり、端子4031 は、FETS1
n を介してショットキダイオードD1〜Dn へ外部か
らバイアス電圧+VB を与えるためのもである。
Further, in the example of FIG. 9, on the semiconductor layer 100 is a shift register 5 comprising a transistor is formed, the gate of the FETS 1 to S n are wired to the n output terminals of the shift register 5, respectively ing. The shift register 5 generates a scanning pulse in response to a start pulse SP and a clock pulse CLK from the outside, and generates a scanning pulse for each of the FETs S 1 to S 1 .
S n sequentially turned on so with the Al Schottky electrode 105 1
Address 105 n . The terminals 403 1 , 403
Reference numeral 4 denotes a connection between the circuit on the substrate 100 and an external circuit.
Terminal 403 3, 403 4 are for signals input to the shift register 5, the terminal 403 1, FETS 1 ~
It is also the order to provide a bias voltage + V B from the outside to the Schottky diode D 1 to D n through S n.

【0030】図11は実施例の光電陰極をヘッドオン型
光電子増倍管へ応用した場合の構成例を示したもので、
上側は内側からフェースプレートを見た模式図、下側は
外囲器21の軸方向の断面図である。なお、紙面の都合
でn=6としている。光電陰極としての半導体基板を固
定するセラミックホルダ402は、モリブデン製の固定
金具405にスポット溶接で固定されており、電極端子
403は面板から外側において接続されるようになって
いる。真空容器すなわち外囲器21の内部には収束電極
26が設けられ、かつ8段のダイノード251 〜258
が配列されている。そして、9段目の反射型ダイノード
259 の前側には陽極22が設けられている。この光電
極増倍管では、6個の各画素に対応して6組の端子ピン
403が設けられており、外部の制御回路の出力によっ
て光電子放出可能となる画素が切り換えられる。
FIG. 11 shows a configuration example in which the photocathode of the embodiment is applied to a head-on type photomultiplier.
The upper side is a schematic view of the face plate viewed from the inside, and the lower side is a sectional view of the envelope 21 in the axial direction. It is assumed that n = 6 for the sake of space. A ceramic holder 402 for fixing a semiconductor substrate as a photocathode is fixed to a metal fitting 405 made of molybdenum by spot welding, and an electrode terminal 403 is connected outside the face plate. A focusing electrode 26 is provided inside the vacuum vessel, that is, the envelope 21, and eight stages of dynodes 25 1 to 25 8 are provided.
Are arranged. An anode 22 is provided in front of the ninth reflective dynode 259. In this photomultiplier tube, six sets of terminal pins 403 are provided corresponding to each of the six pixels, and the pixels that can emit photoelectrons are switched by the output of an external control circuit.

【0031】図12の光電子増倍管では、制御回路はフ
ェースプレート405上に設けられたシフトレジスタ5
で実現されている。そして、このシフトレジスタ5への
スタートパルスSPおよびクロックパルスCLKの入力
は、ステムピン406で実現される。
In the photomultiplier tube shown in FIG. 12, the control circuit includes a shift register 5 provided on a face plate 405.
Has been realized. The input of the start pulse SP and the clock pulse CLK to the shift register 5 is realized by the stem pin 406.

【0032】図11、図12の実施例は、いずれも透過
型の光電陰極、すなわち、光子の入射方向と同一方向に
光電子を放出させる(したがって、光子の入射面は光電
子放出面の反対面)タイプの光電陰極を用いている。図
13の実施例は、反射型の光電陰極すなわち光子の入射
方向の反対方向に光電子を放出させる(したがって、光
子の入射面は光電子放出面の同一面)タイプの光電陰極
を用いている。このような光電子増倍管は、サイドオン
型と呼ばれ、横断面の構造は図13に示される。ガラス
などの真空容器21から入射した光子は、集束電極(メ
ッシュ状電極)を通過し、光電陰極1に入射する。放出
された光電子はダイノード251 〜258 で増倍され、
アノード22に入射する。
In each of the embodiments shown in FIGS. 11 and 12, a transmission type photocathode, that is, photoelectrons are emitted in the same direction as the photon incidence direction (therefore, the photon incidence surface is opposite to the photoelectron emission surface). Type photocathode is used. The embodiment of FIG. 13 uses a reflection-type photocathode, that is, a photocathode of a type in which photoelectrons are emitted in a direction opposite to the photon incidence direction (therefore, the photon incidence surface is the same as the photoelectron emission surface). Such a photomultiplier tube is called a side-on type, and the cross-sectional structure is shown in FIG. Photons incident from a vacuum container 21 such as glass pass through a focusing electrode (mesh electrode) and enter the photocathode 1. The emitted photoelectrons are multiplied by dynodes 25 1 to 25 8 ,
The light enters the anode 22.

【0033】図11,12,13の光電子増倍管の動作
は、先に挙げた図7のタイミングチャートで説明でき
る。図7において、「S1 〜Sn 」はシフトレジスタか
らFETスイッチへの出力レベルを示し、ハイになって
いるときにスイッチはオンである。スタートパルスSP
がハイレベルになることによりシフトレジスタ5が動作
を開始し、クロックパルスCLKにより順次FETが動
作しスイッチS1 〜Snがオンとなる。スイッチS1
n のオンにより画素電極1051 〜105n に所定の
バイアス電圧が印加された光電子放出面(即ちバイアス
電圧の印加されたショットキダイオード)が動作する。
もちろん、この時バイアス電圧の印加されていないショ
ットキ電極は光電子放出面として動作しないので、入射
光の有無によらず光電子の放出はおこらない。図7の
「P1 〜Pn 」は、各光電子放出面のバイアス電圧を示
し、ハイになっているとき、動作状態になっている。
The operation of the photomultiplier tube shown in FIGS. 11, 12, and 13 can be described with reference to the timing chart shown in FIG. 7, "S 1 to S n" are from the shift register indicates the output level to the FET switch, the switch is turned on when that is high. Start pulse SP
There shift register 5 starts the operation by a high level, sequential FET operates switch S 1 to S n are turned on by the clock pulse CLK. Switch S 1 ~
S n on the pixel electrode 105 1 to 105 n to a predetermined bias voltage is applied light emission surface of the (or bias voltage applied Schottky diode) is operated.
Of course, at this time, the Schottky electrode to which no bias voltage is applied does not operate as a photoelectron emission surface, so that photoelectrons are not emitted regardless of the presence or absence of incident light. “P 1 to P n ” in FIG. 7 indicate the bias voltages of the respective photoelectron emitting surfaces, and are active when high.

【0034】仮に、光電子増倍管の光電子放出面のP3
部分に光が入射したとすると、この部分にバイアス電圧
の印加された時に光電子が放出される。光電子放出面P
3 から放出された光電子は、収束電極によりその軌道を
修正され、第1段ダイノードに入射する。第1段ダイノ
ードでは入射した1次電子(光電子)の数倍の2次電子
を生成・放出し、これらの2次電子は第2段ダイノー
ド、第3段ダイノード…と増倍され最終的に106 倍程
度にまで達しアノード22で光電流として検出される。
It is assumed that P 3 on the photoemission surface of the photomultiplier tube is
Assuming that light enters the portion, photoelectrons are emitted when a bias voltage is applied to the portion. Photoemission surface P
The trajectory of the photoelectrons emitted from 3 is corrected by the focusing electrode, and is incident on the first dynode. The first-stage dynode generates and emits secondary electrons several times larger than the incident primary electrons (photoelectrons), and these secondary electrons are multiplied by a second-stage dynode, a third-stage dynode, and finally multiplied by 10 It reaches about six times and is detected by the anode 22 as a photocurrent.

【0035】シフトレジスタ5からのアドレス信号によ
り光電子放出面P1 〜Pn が順次動作しているので、光
電子放出面の各部からの光電子が増倍されて光電流とし
て検出される。シフトレジスタ5への入力したクロック
パルスCLKとアノード22で読み出した信号を同期さ
せることにより、アノード出力AOUT が光電子放出面P
1 〜P6 のどの位置から放出された光電子かが判別され
る。従って、アノード出力AOUT とクロックパルスCL
Kのタイミングとから、入射した光についての一次元の
位置情報を得ることができる。
Since the photoelectron emission surfaces P 1 to P n are sequentially operated by the address signal from the shift register 5, photoelectrons from each part of the photoelectron emission surface are multiplied and detected as a photocurrent. By synchronizing the clock pulse CLK input to the shift register 5 with the signal read by the anode 22, the anode output A OUT becomes the photoelectron emission surface P
1 to P 6 have been either light emission from the position of the throat is determined. Therefore, the anode output A OUT and the clock pulse CL
From the timing of K, one-dimensional position information on incident light can be obtained.

【0036】ここでは、シフトレジスタ5を光電子放出
面と同一基板上に形成し、FETのスイッチング及びア
ドレスを行う例を説明したが、図11のように画素ごと
の端子からショットキ電極105のバイアス電圧を直接
制御し、シフトレジスタ5を用いないで制御するように
することも可能である。また、配線が複雑にならなけれ
ば、シフトレジスタ5を光電陰極をなす半導体基板の外
に形成するようにすることも可能である。
Here, an example has been described in which the shift register 5 is formed on the same substrate as the photoelectron emission surface and the switching and addressing of the FETs are performed. However, as shown in FIG. Can be controlled directly without using the shift register 5. If the wiring is not complicated, the shift register 5 can be formed outside the semiconductor substrate forming the photocathode.

【0037】図12の光電子増倍管の動作は、前述の図
11の光電子増倍管と同じである。光電子放出面のP3
部分に光が入射したとすると、シフトレジスタ5からの
アドレス信号により光電子放出面P1 〜P6 が順次動作
しているので光電子放出面P 3 から放出された光電子は
収束電極によりその軌道を修正され第1段ダイノードに
入射する。第1段ダイノードでは入射した1次電子の数
倍の2次電子を生成、放出しこれらの2次電子は第2段
ダイノード、第3段ダイノード…と増倍され最終的に1
6 倍程度にまで達しアノード22で光電流として検出
される。従って、シフトレジスタ5への入力したクロッ
クパルスCLKとアノード22で読み出した信号を同期
させることにより、アノード出力が光電子放出面P1
6 のどの位置から放出された光電子かが判別できる。
The operation of the photomultiplier tube shown in FIG.
This is the same as the eleventh photomultiplier tube. P of photoelectron emission surfaceThree
If light enters the portion, the shift register 5
Photoelectron emission surface P by address signal1~ P6Operate sequentially
The photoemission surface P ThreePhotoelectrons emitted from
The trajectory is modified by the focusing electrode and becomes the first stage dynode
Incident. Number of incident primary electrons at the first dynode
Double secondary electrons are generated and emitted, and these secondary electrons are
Dynode, 3rd stage dynode ...
06Approximately doubled and detected as photocurrent at anode 22
Is done. Therefore, the clock input to the shift register 5 is
Pulse CLK and the signal read by the anode 22 are synchronized
As a result, the anode output becomes1~
P6From which position the photoelectron is emitted.

【0038】また、サイドオン型光電子増倍管へ応用す
ることの可能であり、図13は、その場合の構成例につ
いて示している。光hνが入射するところに一次元位置
検出機能を有する反射型光電子放出面が設けられ、上述
の実施例と同様、生じた光電子はダイノード251 〜2
8 で増倍されてアノード22で検出される。光電子の
放出される方向が上述の透過型光電子放出面と異なる
が、動作方法はヘッドオン型の場合と全く同様である。
従来、不可能であった反射型光電子放出面による位置検
出が本発明により可能となる。
Further, the present invention can be applied to a side-on type photomultiplier, and FIG. 13 shows an example of the configuration in that case. Reflective photoelectron emission surface having a one-dimensional position detecting function is provided at the light hν is made incident, as in the embodiment described above, the resulting photoelectrons dynode 25 21 to
5 8 are multiplied by the detected by the anode 22. Although the direction in which the photoelectrons are emitted is different from the above-mentioned transmission type photoelectron emission surface, the operation method is exactly the same as that of the head-on type.
According to the present invention, position detection using a reflection-type photoelectron emission surface, which has been impossible in the related art, can be performed.

【0039】図14は、光電子放出面を二次元位置検出
機能を有するように構成した場合について、光電子放出
面の本発明の実施例を示したものである。この実施例
は、前述したような1次元位置検出機能を持たせた場合
のものを図14の縦方向に複数(m行)並べた構成とし
たものである。さらに、図14には含まれていないが、
縦方向をアドレスするためのシフトレジスタが外部(図
の左側)に形成してある。つまり、各行の画素電極10
11〜1051n,10521〜1052n,…,105m1
105mnに対応してm個のシフトレジスタ5A1 〜5A
m が光電陰極1を形成した基板100上に形成される。
また、m行の各々のバイアス印加用配線1061 〜10
m には、外部に設けられたシフトレジスタが端子ピン
を介して接続されている。ここで、第1のシフトレジス
タ5A1 〜5Am はクロックパルスCLKとスタートパ
ルスSPをそれぞれ端子ピンを介して外部から入力し、
出力端子は各画素電極に対応してn個有している。ま
た、外部に設けられる第2のシフトレジスタもCLKと
SPを入力し、その出力は画素電極のm行n列の二次元
のマトリクスに配置された光電陰極が実現される。
FIG. 14 shows an embodiment of the present invention of a photoelectron emission surface when the photoelectron emission surface is configured to have a two-dimensional position detecting function. This embodiment has a configuration in which a plurality of (m rows) are arranged in the vertical direction in FIG. 14 when the above-described one-dimensional position detection function is provided. Further, although not included in FIG.
A shift register for addressing in the vertical direction is formed outside (left side in the figure). That is, the pixel electrodes 10 of each row
5 11 to 105 1n , 105 21 to 105 2n , ..., 105 m1 to
M shift registers 5A 1 to 5A corresponding to 105 mn
m is formed on the substrate 100 on which the photocathode 1 is formed.
In addition, each of the bias application lines 106 1 to 106 m
An external shift register is connected to 6 m via a terminal pin. Here, the first shift register 5A 1 to 5 A m is inputted from the outside through the respective terminal pins clock pulse CLK and a start pulse SP,
There are n output terminals corresponding to each pixel electrode. A second shift register provided externally also receives CLK and SP, and outputs a photocathode arranged in a two-dimensional matrix of m rows and n columns of pixel electrodes.

【0040】図15は、図14のm×n個のピクセル構
成の光電子放出面を動作させる際の等価回路を示したも
ので、点線で囲んだ部分が図14の基板上に構成された
回路を示している。横方向の第1のシフトレジスタ5A
1 ,5A2 ,…,5Am は、図2の場合と同じ回路構成
を持ち、スタートパルスSPとクロックパルスCLK2
によりまったく同時に並列動作しスイッチS11〜Smn
順次オンさせる。スイッチSB1 〜SBm は、縦方向の
第2のシフトレジスタ5Bの出力に接続して設けられ、
クロックパルスCLK1 によりシフトレジスタ5Bによ
りアドレスされて順次オンになる。シフトレジスタ5A
1 ,5A2 ,…,5Am の出力に設けられたスイッチS
11〜Smnは、バイアス電源+VB に対してスイッチSB
1 〜SBm と直列になっており、ショットキダイオード
11〜Dmnには、電源に直列のスイッチの両方がオンに
なったときに、外部からのバイアス電圧+VB が与えら
れる。
FIG. 15 shows an equivalent circuit for operating the m × n pixel-type photoelectron emission surface shown in FIG. 14, and a portion surrounded by a dotted line is a circuit formed on the substrate shown in FIG. Is shown. First shift register 5A in the horizontal direction
1, 5A 2, ..., 5A m has the same circuit configuration as in FIG. 2, the start pulse SP and clock pulse CLK 2
Totally and sequentially turns on the switches S 11 to S mn operate in parallel simultaneously by. The switches SB 1 to SB m are provided so as to be connected to the output of the second shift register 5B in the vertical direction.
It becomes successively on being addressed by the shift register 5B by the clock pulse CLK 1. Shift register 5A
1, 5A 2, ..., switch S provided at the output of 5A m
11 to S mn, the switch SB against the bias source + V B
1 to SB m in series, and an external bias voltage + V B is applied to the Schottky diodes D 11 to D mn when both switches in series with the power supply are turned on.

【0041】二次元位置検出機能を有する光電子増倍管
は、図14,15の光電子放出面を用いて一次元の場合
と同様に構成し得る。図16は、この場合の光電子増倍
管の動作についてタイミングチャートを示したものであ
る。図16中の「S」はシフトレジスタからFETスイ
ッチへの出力レベルを示し、ハイになっているときにス
イッチはオンである。
A photomultiplier tube having a two-dimensional position detecting function can be constructed in the same manner as the one-dimensional case using the photoelectron emission surfaces of FIGS. FIG. 16 is a timing chart showing the operation of the photomultiplier tube in this case. “S” in FIG. 16 indicates the output level from the shift register to the FET switch, and when high, the switch is on.

【0042】スタートパルスSPがハイレベルになる
と、すべてのシフトレジスタが同時に動作を開始する。
クロックパルスCLK1 の入力によりシフトレジスタ5
Bが縦列のFETが順次オンし、まず、スイッチSB1
がアドレスされオンになる。クロックパルスCLK2
より、横列のシフトレジスタも同時に並列して動作す
る。これらのシフトレジスタの出力のいずれもがハイに
なっているとき、バイアス電圧+VB が与えられ、光電
子放出面P11〜Pmnから光電子を放出し得るようにな
る。図16のタイミングチャートでいえば、スイッチS
11がオンになっているとき、縦方向のスイッチS21〜S
2mもオンになっているが、スイッチSB1 がオンであれ
ば、光電子放出面P11だけにバイアス電圧+VB が与え
られ、これが動作する。そして、スイッチSB1 がオン
になっているとき、スイッチS11〜Smnのうち縦方向の
ものが順次オンになって、光電子放出面P11〜P1nが順
次動作する。これが順次スイッチSB2 ,SB3 ,…,
SBm についても行われる。
When the start pulse SP goes high, all shift registers start operating simultaneously.
The shift register 5 by an input clock pulse CLK 1
The FETs in the column B are sequentially turned on, and first, the switch SB 1
Is addressed and turned on. The clock pulse CLK 2, rows of shift registers are also operated in parallel at the same time. When none of the outputs of these shift registers is set to high, given the bias voltage + V B, and an optical emission plane P 11 to P mn adapted to emit photoelectrons. In the timing chart of FIG.
11 is on, the vertical switches S 21 to S
2m is also turned on, if the switch SB 1 is turned on, the bias voltage + V B given only to the light emission surface P 11, this works. When the switch SB 1 is turned on, turned sequentially on one of the vertical direction in the switch S 11 to S mn, it operates sequentially photoelectron emitting surface P 11 to P 1n. These are sequentially switches SB 2 , SB 3 ,.
This is also performed for SB m .

【0043】クロックパルスCLK1 をシフトレジスタ
11〜AmnのクロックパルスCLK2 に同期させ、クロ
ックパルスCLK1 の幅はクロックパルスCLK2 の周
期のn倍とすることにより、ショットキダイオードP11
〜Pmnに図の左上から右下まで順次バイアス電圧+VB
を与えるようにスイッチをオンすることになる。そし
て、図の左上から右下まで順次光電子放出面P11〜Pmn
から入射光の励起で生じた光電子が放出され、増倍され
て検出される。
The clock pulse CLK 1 by synchronizing the shift register A 11 to A mn clock pulse CLK 2, and by the width of the clock pulse CLK 1 is to be n times the period of the clock pulse CLK 2, Schottky diode P 11
To P mn from the upper left to the lower right of the figure in order of bias voltage + V B
Switch to give And, from the upper left to the lower right of the figure, the photoelectron emitting surfaces P 11 to P mn are sequentially arranged.
The photoelectrons generated by the excitation of the incident light are emitted from, and are multiplied and detected.

【0044】前述の実施例と同様に、クロックパルスC
LK1 及びクロックパルスCLK2と読みだし信号を同
期させることにより、入射光についての二次元の位置情
報を得ることができる。従って、クロックパルスCLK
1 ,CLK2 とアノード出力を同期させることにより二
次元の位置検出が可能である。もちろん前述したよう
に、シフトレジスタあるいはスイッチングのためのFE
Tは光電子放出面と同一基板上に形成しても、それ以外
の部分に形成しても構わない。
As in the previous embodiment, the clock pulse C
By synchronizing the read signal with LK 1 and the clock pulse CLK 2 , two-dimensional position information on incident light can be obtained. Therefore, the clock pulse CLK
It is possible to two-dimensional position detection by synchronizing the 1, CLK 2 and the anode output. Of course, as described above, the shift register or the FE for switching is used.
T may be formed on the same substrate as the photoelectron emission surface, or may be formed on other portions.

【0045】図17に示すように、第1および第2のシ
フトレジスタは、全て光電陰極をなす基板100上に形
成してもよい。このようにすれば、基板100の端子ピ
ンを著しく少なくできるので、多画素として位置分解能
を向上させ得る。なお、図17中の各符号には、図1
4,15と同一要素について同一の符号を用いてある。
As shown in FIG. 17, the first and second shift registers may all be formed on a substrate 100 forming a photocathode. By doing so, the number of terminal pins on the substrate 100 can be significantly reduced, so that the positional resolution can be improved as a multi-pixel. In addition, each symbol in FIG.
The same reference numerals are used for the same elements as 4 and 15.

【0046】図18は、上述の本発明による光電子増倍
管を用いて光位置検出装置の構成システムについて、そ
の一例を示してものである。このシステムは、光電子増
倍管PMTと、これを駆動するための駆動回路部及び信
号を読み出すための読みだし回路部82、光電子増倍管
PMTへ高電圧を供給するためのDC電源部81、光電
子増倍管PMTへの入力クロックパルス(CLK,CL
1 ,CLK2 など)を発生するパルスジェネレータ8
3、光電子増倍管PMTからの読みだし信号のA−D変
換部84、オシロスコープ(又はCRT,LCDなどの
表示装置)85及び制御用のコンピュータ部86から構
成されている。光電子増倍管PMT以外のものは従来か
らあるものを使用している。上述したように光電子増倍
管PMTへの入力クロックパルスを発生タイミングをコ
ンピュータ86によって制御し、光電子増倍管PMTか
ら読み出した信号の取り込みを行うことにより光電子増
倍管PMTへの入射光の位置情報を簡単に得ることがで
き、また、これを画像化して表示装置で表示することも
可能である。
FIG. 18 shows an example of a configuration system of an optical position detecting device using the above-described photomultiplier according to the present invention. This system includes a photomultiplier tube PMT, a drive circuit unit for driving the same, a readout circuit unit 82 for reading out signals, a DC power supply unit 81 for supplying a high voltage to the photomultiplier tube PMT, Input clock pulse (CLK, CL) to the photomultiplier tube PMT
K 1 , CLK 2, etc.)
3. An A / D converter 84 for reading signals from the photomultiplier tube PMT, an oscilloscope (or a display device such as a CRT or LCD) 85, and a control computer 86. Other than the photomultiplier tube PMT, a conventional one is used. As described above, the timing of generating the input clock pulse to the photomultiplier tube PMT is controlled by the computer 86, and the signal read out from the photomultiplier tube PMT is fetched to obtain the position of the light incident on the photomultiplier tube PMT. Information can be easily obtained, and it is also possible to form an image and display it on a display device.

【0047】このように、本発明の光電子放出面は、1
つの基板上に形成された光電子放出面であるにもかかわ
らず、複数の画素電極のそれぞれ個別にバイアス電圧を
印加することにより、複数の独立した光電子放出面とし
て動作させることができる。このため、従来の光電子放
出面を有する光検出器に比較して、はるかに簡単な構造
でクロストークの非常に少ない位置検出が可能な光検出
器を実現できる。
As described above, the photoelectron emission surface of the present invention is
Despite having a photoelectron emission surface formed on one substrate, it is possible to operate as a plurality of independent photoelectron emission surfaces by individually applying a bias voltage to each of the plurality of pixel electrodes. Therefore, it is possible to realize a photodetector capable of detecting a position with much less crosstalk with a much simpler structure than a conventional photodetector having a photoelectron emission surface.

【0048】本発明の光電子放出面では、光電子の2次
電子増倍により超高感度でかつ低雑音の光検出が可能と
なるので、微弱光下での位置検出、映像情報の検出を容
易に行うことができる。さらに、バイアス電圧を印加し
ていない部分はダーク電流による電子を放出しないの
で、光電子放出面として動作していない部分からの雑音
が発生せず本質的に非常に低雑音な光検出器である。従
って、本発明による光電子放出面を用いた光検出器及び
これを用いた光検出装置においては超高感度で、かつ、
低雑音の位置検出が可能となる。
The photoelectron emission surface of the present invention enables ultra-sensitive and low-noise light detection by multiplying secondary electrons of photoelectrons, so that position detection and image information detection under weak light can be easily performed. It can be carried out. Furthermore, since a portion to which no bias voltage is applied does not emit electrons due to dark current, no noise is generated from a portion which does not operate as a photoelectron emission surface, so that the photodetector is essentially very low noise. Therefore, the photodetector using the photoelectron emission surface according to the present invention and a photodetector using the photodetector have an ultra-high sensitivity, and
Low-noise position detection becomes possible.

【0049】また、従来この種の位置検出機能を有する
光電子放出面は、本質的に、光の入射方向と光電子を方
出する方向が異なるいわゆる透過型構造でなければなら
なかった。しかし、本発明によれば、光の入射方向と光
電子の放出する方向が同じであるいわゆる反射型構造に
おいても位置検出機能を有することができ、デバイス構
造、設計の自由度が大幅に拡張する。
Conventionally, a photoelectron emission surface having this type of position detection function had to be essentially a so-called transmission type structure in which the direction of light incidence and the direction of emission of photoelectrons were different. However, according to the present invention, a position detecting function can be provided even in a so-called reflective structure in which the direction of light incidence and the direction of emission of photoelectrons are the same, and the degree of freedom in device structure and design is greatly expanded.

【0050】本発明は、入射光を光電変換する光電子放
出面の全面からの光電子を選別して増倍するのでなく、
バイアス電圧をかけてその一部を機能させている。その
ため、簡単に低雑音で、かつ、クロストークの非常に少
ない位置検出機能を有する光電子放出面を得ることがで
きる。また、増倍部を付加し光電子増倍部とすることに
より超高感度な位置検出機能を有する光検出器が実現可
能になる。
According to the present invention, instead of selecting and multiplying photoelectrons from the entire surface of a photoelectron emission surface for photoelectrically converting incident light,
A part of it functions by applying a bias voltage. Therefore, it is possible to easily obtain a photoelectron emission surface having a position detection function with low noise and very little crosstalk. In addition, a photodetector having an ultra-sensitive position detecting function can be realized by adding a multiplying unit to form a photomultiplier.

【0051】本発明は前述の実施例に限らず様々な変形
が可能である。例えば、光電子放出面の主たる材料にI
nP及びInGaAsPを用いたもので説明したが、こ
れに限らないことはもちろんである。またショットキ電
極、オーミック電極、アルカリ金属なども本実施例で用
いたものに限る訳ではない。また、シフトレジスタをア
ドレスデコーダとし別途入力アドレスパルスを加えるこ
とにより、ランダムアクセス可能な位置検出を行うこと
ができる。
The present invention is not limited to the above-described embodiment, but can be variously modified. For example, the main material of the photoelectron emission surface is I
Although the description has been made using nP and InGaAsP, the present invention is not limited to this. Further, the Schottky electrode, ohmic electrode, alkali metal and the like are not limited to those used in this embodiment. Further, by using the shift register as an address decoder and separately applying an input address pulse, it is possible to detect a position where random access is possible.

【0052】ところで、「US PAT.3,958
143」には、内部電界を利用して光電子を加速し真空
中へ放出させる光電子放出面の一例が開示されている。
しかし、この文献記載の光電子放出面では、位置情報を
得ることができない。また、「特開平4−26941
9」には、ショットキ電極をパターン状に形成した光電
子放出面が示されているが、これも同様に複数の電極を
形成するものではなく、また個別にバイアス電圧を印加
するものでもないので、位置情報を得ることはできな
い。
By the way, US Pat.
143 "discloses an example of a photoelectron emission surface that accelerates photoelectrons using an internal electric field and emits the electrons into a vacuum.
However, position information cannot be obtained from the photoelectron emission surface described in this document. Also, see Japanese Patent Application Laid-Open No. 4-26941.
FIG. 9 "shows a photoelectron emission surface in which a Schottky electrode is formed in a pattern. However, this also does not similarly form a plurality of electrodes and does not individually apply a bias voltage. Location information cannot be obtained.

【0053】[0053]

【発明の効果】以上の通り本発明の光電子増倍管によれ
ば、光電面の光の入射位置に応じた検出出力を得ること
ができ、小型でコンパクトなものにし得る。本発明の光
電子放出面を用いることで、上記光電子増倍管を構成す
ることができる。また、本発明の光電子増倍管を用いた
光検出装置によれば、光電面へ入射光が微弱なものであ
っても、入射光について1次元的または2次元的な情報
を得ることができる。
As described above, according to the photomultiplier of the present invention, it is possible to obtain a detection output corresponding to the incident position of light on the photocathode, and to make the photomultiplier compact and compact. By using the photoelectron emission surface of the present invention, the above-described photomultiplier can be configured. Further, according to the photodetector using the photomultiplier tube of the present invention, one-dimensional or two-dimensional information on the incident light can be obtained even if the incident light on the photocathode is weak. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例に係る光電陰極およびこれを有する光電
管を示し、上側は光電陰極の上面図、下側は上側の図中
のX1 −X1 線における光電管の縦断面図である。
FIG. 1 shows a photocathode according to an embodiment and a phototube having the same, wherein the upper part is a top view of the photocathode, and the lower part is a vertical cross-sectional view of the phototube taken along line X 1 -X 1 in the upper part.

【図2】図1の光電陰極のエネルギーバンド構造を示
し、上側はバイアス電圧を印加しない状態の図、下側は
バイアス電圧を印加した状態の図である。
FIG. 2 shows an energy band structure of the photocathode of FIG. 1, in which the upper side shows a state where no bias voltage is applied, and the lower side shows a state where a bias voltage is applied.

【図3】実施例に係る光電陰極の組立体を示す斜視図で
ある。
FIG. 3 is a perspective view showing a photocathode assembly according to the embodiment.

【図4】実施例における画素電極のパターンの一例を示
す斜視図である。
FIG. 4 is a perspective view illustrating an example of a pattern of a pixel electrode in the embodiment.

【図5】実施例の光電陰極の等価回路を立体的に示した
図である。
FIG. 5 is a diagram three-dimensionally showing an equivalent circuit of the photocathode of the embodiment.

【図6】実施例の光電陰極の等価回路を平面的に示した
図である。
FIG. 6 is a plan view showing an equivalent circuit of the photocathode of the embodiment.

【図7】実施例の動作を示すタイミングチャートであ
る。
FIG. 7 is a timing chart showing the operation of the embodiment.

【図8】実施例の光電陰極を用いた光検出装置を示す図
である。
FIG. 8 is a diagram illustrating a photodetector using a photocathode according to an embodiment.

【図9】実施例の光電陰極の組立体を示す上面図、側面
図および底面図である。
FIG. 9 is a top view, a side view, and a bottom view showing the photocathode assembly of the embodiment.

【図10】実施例の画素電極の別の例を示す上面図であ
る。
FIG. 10 is a top view showing another example of the pixel electrode of the embodiment.

【図11】実施例の光電陰極を用いたヘッドオン型光電
子増倍管を示す図である。
FIG. 11 is a view showing a head-on type photomultiplier using a photocathode of an example.

【図12】実施例の光電陰極を用いたヘッドオン型光電
子増倍管を示す図である。
FIG. 12 is a diagram showing a head-on type photomultiplier using a photocathode of an example.

【図13】実施例の光電陰極を用いたサイドオン型光電
子増倍管を示す図である。
FIG. 13 is a view showing a side-on type photomultiplier using a photocathode of an example.

【図14】二次元のマトリクス状にした実施例を示す図
である。
FIG. 14 is a diagram showing an embodiment in which a two-dimensional matrix is formed.

【図15】二次元のマトリクス状にした実施例を示す図
である。
FIG. 15 is a diagram showing an embodiment in which a two-dimensional matrix is formed.

【図16】元の実施例の動作を示すタイミングチャート
である。
FIG. 16 is a timing chart showing the operation of the original embodiment.

【図17】二次元のマトリクス状にした別の実施例を示
す図である。
FIG. 17 is a diagram showing another embodiment in a two-dimensional matrix.

【図18】実施例に係る光検出器を示すブロック図であ
る。
FIG. 18 is a block diagram illustrating a photodetector according to an embodiment.

【符号の説明】[Explanation of symbols]

100…半導体層、104…オーミック電極(裏面電
極)、105…ショットキ電極(表面電極)、5…シフ
トレジスタ、21…真空容器、22…陽極、25…ダイ
ノード。
100 semiconductor layer, 104 ohmic electrode (back surface electrode), 105 Schottky electrode (front electrode), 5 shift register, 21 vacuum container, 22 anode, 25 dynode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渭原 常夫 静岡県浜松市市野町1126番地の1 浜松 ホトニクス株式会社内 (72)発明者 山田 正美 静岡県浜松市市野町1126番地の1 浜松 ホトニクス株式会社内 (72)発明者 朝倉 憲夫 静岡県浜松市市野町1126番地の1 浜松 ホトニクス株式会社内 (72)発明者 根木 康晴 静岡県浜松市市野町1126番地の1 浜松 ホトニクス株式会社内 (72)発明者 鈴木 智子 静岡県浜松市市野町1126番地の1 浜松 ホトニクス株式会社内 (56)参考文献 特開 昭62−299088(JP,A) 特開 昭62−157631(JP,A) 国際公開91/14283(WO,A) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tsuneo Weihara 1126, Nomachi, Ichinomachi, Hamamatsu City, Shizuoka Prefecture Inside (72) Inventor Masami Yamada 1126, 1126, Ichinomachi, Hamamatsu City, Shizuoka Prefecture Hamamatsu Photonics Corporation (72) Inventor Norio Asakura No. 1126, Nomachi, Hamamatsu-shi, Shizuoka Prefecture Inside Hamamatsu Photonics Co., Ltd. Tomoko Suzuki, 1126 No., Ichinomachi, Hamamatsu City, Shizuoka Prefecture Inside Hamamatsu Photonics Co., Ltd. (56) References JP-A-62-299088 (JP, A) JP-A-62-157631 (JP, A) International publication 91/14283 ( WO, A)

Claims (21)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入射光子によって内部に光電子を励起さ
せる光電変換層を含み、この光電変換層の内部で生成さ
れて加速された前記光電子を光電子放出面から外部に放
出させる半導体層と、前記光電子放出面の前記半導体層
上に形成された表面電極と、前記光電子放出面の反対面
の前記半導体層上に前記表面電極と対向して形成された
裏面電極とを備え、 前記表面電極は分割されて複数の画素電極を成すと共に
相互に電気的に絶縁され、 前記複数の画素電極は前記裏面電極に比べて正のバイア
ス電位を独立に印加する複数のバイアス印加用配線にそ
れぞれ接続されていることを特徴とする光電陰極。
1. A semiconductor layer comprising: a photoelectric conversion layer for exciting photoelectrons therein by an incident photon; and a semiconductor layer for emitting the accelerated photoelectrons generated and accelerated inside the photoelectric conversion layer from a photoelectron emission surface to the outside; A surface electrode formed on the semiconductor layer on the emission surface; and a back electrode formed on the semiconductor layer on the surface opposite to the photoelectron emission surface so as to face the surface electrode. The plurality of pixel electrodes are electrically insulated from each other, and the plurality of pixel electrodes are respectively connected to a plurality of bias application wires that independently apply a positive bias potential compared to the back electrode. A photocathode characterized by the following.
【請求項2】 前記半導体層はヘテロ接合構造を有する
請求項1記載の光電陰極。
2. The photocathode according to claim 1, wherein said semiconductor layer has a heterojunction structure.
【請求項3】 前記半導体層はGaAs、AlAsまた
はこれらの混晶のヘテロ接合構造を有する請求項2記載
の光電陰極。
3. The photocathode according to claim 2, wherein said semiconductor layer has a heterojunction structure of GaAs, AlAs, or a mixed crystal thereof.
【請求項4】 前記半導体層はInP、GaAsまたは
これらの混晶のヘテロ接合構造を有する請求項2記載の
光電陰極。
4. The photocathode according to claim 2, wherein said semiconductor layer has a heterojunction structure of InP, GaAs, or a mixed crystal thereof.
【請求項5】 前記半導体層はSi、Geまたはこれら
の混晶のヘテロ接合構造を有する請求項2記載の光電陰
極。
5. The photocathode according to claim 2, wherein said semiconductor layer has a heterojunction structure of Si, Ge or a mixed crystal thereof.
【請求項6】 前記半導体層の前記光電子放出面上に
は、アルカリ金属、アルカリ金属の化合物またはこれら
の酸化物もしくは弗化物が塗付されており、前記アルカ
リ金属はCs、K、NaまたはRbである請求項1記載
の光電陰極。
6. An alkali metal, a compound of an alkali metal, or an oxide or fluoride thereof, is applied on the photoelectron emission surface of the semiconductor layer, wherein the alkali metal is Cs, K, Na, or Rb. The photocathode according to claim 1, wherein
【請求項7】 前記半導体層と前記表面電極はショット
キー接触しており、前記半導体層と前記裏面電極はオー
ミック接触している請求項1記載の光電陰極。
7. The photocathode according to claim 1, wherein said semiconductor layer and said front electrode are in Schottky contact, and said semiconductor layer and said back electrode are in ohmic contact.
【請求項8】 前記複数の画素電極は一次元のアレイ
状、または二次元のマトリクス状に配列されている請求
項1記載の光電陰極。
8. The photocathode according to claim 1, wherein the plurality of pixel electrodes are arranged in a one-dimensional array or a two-dimensional matrix.
【請求項9】 前記表面電極は前記光電変換層で生成さ
れて前記半導体層中を加速された前記光電子を通過させ
て外部に放出させる電子透過部を有している請求項1記
載の光電陰極。
9. The photocathode according to claim 1, wherein the surface electrode has an electron transmitting portion for passing the photoelectrons generated in the photoelectric conversion layer and accelerated in the semiconductor layer and emitting the photoelectrons to the outside. .
【請求項10】 前記表面電極がAl、Au、Ag、
W、Ti、NiまたはWSiもしくはこれらの合金から
なる請求項1記載の光電陰極。
10. The method according to claim 1, wherein the surface electrode is made of Al, Au, Ag,
2. The photocathode according to claim 1, comprising W, Ti, Ni, WSi or an alloy thereof.
【請求項11】 前記表面電極が前記光電子を透過し得
る多数の開口を有する請求項1記載の光電陰極。
11. The photocathode according to claim 1, wherein said surface electrode has a number of openings through which said photoelectrons can pass.
【請求項12】 前記表面電極が10μm以下のピッチ
のストライプ、メッシュまたはグリッド形状のパターン
を成す請求項1記載の光電陰極。
12. The photocathode according to claim 1, wherein the surface electrodes form a stripe, mesh or grid pattern having a pitch of 10 μm or less.
【請求項13】 前記裏面電極が透光性の材料からな
り、または入射光子を透過し得る程度に薄い金属電極で
あり、または入射光子を透過し得る多数の開口を有する
金属電極である請求項1記載の光電陰極。
13. The back electrode is made of a translucent material, is a metal electrode that is thin enough to transmit incident photons, or is a metal electrode that has a large number of openings that can transmit incident photons. 2. The photocathode according to 1.
【請求項14】 前記光電変換層は半導体基板に構成さ
れ、かつ前記半導体基板上には前記複数の画素電極に個
々に対応して設けられた複数本のバイアス印加用配線
と、前記複数本のバイアス印加用配線と前記複数の画素
電極との接続を個々にオン、オフさせることによりバイ
アス印加を個々に切り換える複数のスイッチ素子とが形
成されている請求項1記載の光電陰極。
14. The semiconductor device, wherein the photoelectric conversion layer is formed on a semiconductor substrate, and a plurality of bias application wirings respectively provided on the semiconductor substrate so as to correspond to the plurality of pixel electrodes, respectively. 2. The photocathode according to claim 1, wherein a plurality of switch elements for individually switching bias application by individually turning on and off the connection between the bias application wiring and the plurality of pixel electrodes are formed.
【請求項15】 前記半導体基板上には前記の複数スイ
ッチ素子を個々にオン、オフさせる切換回路と、前記複
数のスイッチ素子の個々の制御端子に前記切換回路の複
数の出力端子を個々に接続する複数本の切換用配線とが
形成されている請求項14記載の光電陰極。
15. A switching circuit for individually turning on and off the plurality of switching elements on the semiconductor substrate, and a plurality of output terminals of the switching circuit individually connected to respective control terminals of the plurality of switching elements. 15. The photocathode according to claim 14, wherein a plurality of switching wirings are formed.
【請求項16】 前記スイッチ素子はトランジスタであ
り、前記切換回路は前記トランジスタのゲート端子に出
力端子が接続されたシフトレジスタである請求項15記
載の光電陰極。
16. The photocathode according to claim 15, wherein said switch element is a transistor, and said switching circuit is a shift register having an output terminal connected to a gate terminal of said transistor.
【請求項17】 前記複数の画素電極は、m行n列
(m,nは2以上の整数)で二次元のマトリクス状に配
置され、 前記複数のスイッチ素子は、前記m行n列の画素電極そ
れぞれに対応して設けられ各行ごとに並列接続されたm
xn個の第1のスイッチと、各行のそれぞれn個の前記
第1のスイッチと行ごとに直列接続されたm個の第2の
スイッチとを含み、 前記切換回路は、前記画素電極の行ごとに対応して設け
られ、各行それぞれn個の前記第1のスイッチの前記制
御端子にn個の出力端子がそれぞれ接続されたm個の第
1のシフトレジスタと、m個の前記第2のスイッチの前
記制御端子にm個の出力端子がそれぞれ接続された第2
のシフトレジスタとを含む請求項15記載の光電陰極。
17. The plurality of pixel electrodes are arranged in a two-dimensional matrix with m rows and n columns (m and n are integers of 2 or more), and the plurality of switch elements are arranged in the m rows and n columns of pixels. M provided for each electrode and connected in parallel for each row
xn first switches, and m second switches connected in series with each of the n first switches in each row, and the switching circuit comprises: M shift registers, each of which has n output terminals connected to the control terminals of the n first switches in each row, and m m second switches. A second terminal in which m output terminals are connected to the control terminal of
16. The photocathode according to claim 15, comprising a shift register.
【請求項18】 真空容器と、 この真空容器の内部に配設された光電陰極と、 前記真空容器の内部に配設され前記光電陰極から放出さ
れた光電子を受容する陽極とを備え、 前記光電陰極は、入射光子によって内部に光電子を励起
させる光電変換層を含み、この光電変換層の内部で生成
されて加速された前記光電子を光電子放出面から外部に
放出させる半導体層と、前記光電子放出面の前記半導体
層上に形成された表面電極と、前記光電子放出面の反対
面の前記半導体層上に前記表面電極と対向して形成され
た裏面電極とを有し、前記表面電極は分割されて複数の
画素電極を成すと共に相互に電気的に絶縁され、前記複
数の画素電極は前記裏面電極に比べて正のバイアス電位
を独立に印加する複数のバイアス印加用配線にそれぞれ
接続され、 更に、前記真空容器の内部には、前記複数本のバイアス
印加用配線と前記複数の画素電極との接続を個々にオ
ン、オフさせることによりバイアス印加を個々に切り換
える複数のスイッチ素子と、前記複数スイッチ素子を個
々にオン、オフさせる切換回路と、前記複数のスイッチ
素子の個々の制御端子に前記切換回路の複数の出力端子
を個々に接続する複数本の切換用配線とを有する切換制
御手段が設けられ、 前記真空容器から外部に導出された複数本のステムピン
のうち、少なくとも1本は前記裏面電極に、少なくとも
1本は前記バイアス印加用配線に、少なくとも2本は前
記切換回路の入力端子に、少なくとも1本は前記陽極に
接続されていることを特徴とする光電管。
18. A photovoltaic device comprising: a vacuum vessel; a photocathode disposed inside the vacuum vessel; and an anode disposed inside the vacuum vessel and receiving photoelectrons emitted from the photocathode. The cathode includes a photoelectric conversion layer that internally excites photoelectrons by incident photons, a semiconductor layer that emits the photoelectrons generated and accelerated inside the photoelectric conversion layer from the photoelectron emission surface to the outside, and the photoelectron emission surface. A surface electrode formed on the semiconductor layer, and a back electrode formed on the semiconductor layer opposite to the photoelectron emission surface and opposed to the surface electrode, wherein the surface electrode is divided. Forming a plurality of pixel electrodes and being electrically insulated from each other, the plurality of pixel electrodes being connected to a plurality of bias application lines for independently applying a positive bias potential compared to the back electrode, Further, inside the vacuum container, a plurality of switch elements for individually switching bias application by individually turning on and off the connection between the plurality of bias application wirings and the plurality of pixel electrodes; A switching control means having a switching circuit for individually turning on and off the switching elements, and a plurality of switching wires for individually connecting a plurality of output terminals of the switching circuit to respective control terminals of the plurality of switching elements. At least one of the plurality of stem pins led out of the vacuum vessel is provided on the back electrode, at least one is provided on the bias application wiring, and at least two are provided on the input terminal of the switching circuit. And at least one is connected to the anode.
【請求項19】 前記光電変換層は半導体基板に構成さ
れ、前記切換制御手段は前記半導体基板上に形成されて
いる請求項18記載の光電管。
19. The photoelectric tube according to claim 18, wherein said photoelectric conversion layer is formed on a semiconductor substrate, and said switching control means is formed on said semiconductor substrate.
【請求項20】 前記真空容器の内部には、前記光電陰
極から放出された光電子を二次元電子増倍する電子増倍
手段を更に有する請求項18記載の光電管。
20. The phototube according to claim 18, further comprising electron multiplying means for multiplying photoelectrons emitted from the photocathode by two-dimensional electron multiplication inside the vacuum vessel.
【請求項21】 真空容器の内部に光電陰極と陽極とを
有する光電管と、 前記光電陰極および前記陽極に電位を印加する電源と、 タイミング制御手段と、 メモリ手段とを備え、 前記光電陰極は、入射光子によって内部に光電子を励起
させる光電変換層を含み、この光電変換層の内部で生成
されて加速された前記光電子を光電子放出面から外部に
放出させる半導体層と、前記光電子放出面の前記半導体
層上に形成された表面電極と、前記光電子放出面の反対
面の前記半導体層上に前記表面電極と対向して形成され
た裏面電極とを有し、前記表面電極は分割されて複数の
画素電極を成すと共に相互に電気的に絶縁され、前記複
数の画素電極は前記裏面電極に比べて正のバイアス電位
を独立に印加する複数のバイアス印加用配線にそれぞれ
接続され、 更に、前記真空容器の内部には、前記複数本のバイアス
印加用配線と前記複数の画素電極との接続を個々にオ
ン、オフさせることによりバイアス印加を個々に切り換
える複数のスイッチ素子と、前記複数のスイッチ素子を
個々にオン、オフさせる切換回路と、前記複数のスイッ
チ素子の個々の制御端子に前記切換回路の複数の出力端
子を個々に接続する複数本の切換用配線とが設けられ、 前記タイミング制御手段は、起動信号が与えられると連
続的にタイミングパルスを前記切換回路に印加し、前記
切換回路は前記タイミングパルスに応答して前記複数の
スイッチ素子のオン、オフを順次に切換え、 前記メモリ手段は前記起動信号が与えられると記憶動作
を開始し、前記タイミングパルスにもとづいて順次に光
電子放出可能状態となった前記画素電極の位置に対応さ
せて前記陽極の出力を記憶することを特徴とする光検出
装置。
21. A phototube having a photocathode and an anode inside a vacuum vessel, a power supply for applying a potential to the photocathode and the anode, timing control means, and memory means, wherein the photocathode comprises: A semiconductor layer including a photoelectric conversion layer for exciting photoelectrons therein by incident photons, and emitting the photoelectrons generated and accelerated inside the photoelectric conversion layer from a photoelectron emission surface to the outside, and the semiconductor on the photoelectron emission surface. A surface electrode formed on a layer, and a back electrode formed on the semiconductor layer opposite to the photoelectron emission surface on the semiconductor layer so as to face the surface electrode. The surface electrode is divided into a plurality of pixels. The plurality of pixel electrodes are connected to a plurality of bias applying wires for independently applying a positive bias potential compared to the back electrode. Further, inside the vacuum container, a plurality of switch elements for individually switching bias application by individually turning on and off the connection between the plurality of bias application wirings and the plurality of pixel electrodes, and A switching circuit for individually turning on and off a plurality of switching elements, and a plurality of switching wirings for individually connecting a plurality of output terminals of the switching circuit to individual control terminals of the plurality of switching elements, The timing control means, when a start signal is given, continuously applies a timing pulse to the switching circuit, and the switching circuit sequentially turns on and off the plurality of switch elements in response to the timing pulse, The memory means starts a storage operation when the start signal is given, and sequentially becomes capable of emitting photoelectrons based on the timing pulse. A photodetector, wherein the output of the anode is stored in correspondence with the position of the pixel electrode.
JP12006194A 1993-06-02 1994-06-01 Photocathode, phototube and photodetector Expired - Fee Related JP2651352B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12006194A JP2651352B2 (en) 1993-06-02 1994-06-01 Photocathode, phototube and photodetector

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13221693 1993-06-02
JP5-132216 1993-06-02
JP12006194A JP2651352B2 (en) 1993-06-02 1994-06-01 Photocathode, phototube and photodetector

Publications (2)

Publication Number Publication Date
JPH0750149A JPH0750149A (en) 1995-02-21
JP2651352B2 true JP2651352B2 (en) 1997-09-10

Family

ID=26457708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12006194A Expired - Fee Related JP2651352B2 (en) 1993-06-02 1994-06-01 Photocathode, phototube and photodetector

Country Status (1)

Country Link
JP (1) JP2651352B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521680A (en) * 2003-03-25 2006-09-21 アイティーティー・マニュファクチャリング・エンタープライジズ・インコーポレーテッド Image intensifier and electron multiplier for the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166830B2 (en) 2002-04-17 2007-01-23 Hamamatsu Photonics K.K. Light detecting sensor
JP4521153B2 (en) * 2002-05-07 2010-08-11 株式会社山武 UV detector
EP1567850A4 (en) 2002-11-18 2010-04-21 Mitsui Shipbuilding Eng Two-dimensional weak radiation detector
JP2007080799A (en) * 2005-09-16 2007-03-29 Hamamatsu Photonics Kk Photo cathode and electron tube
JP4805043B2 (en) * 2006-07-05 2011-11-02 浜松ホトニクス株式会社 Photocathode, photocathode array, and electron tube
US8482197B2 (en) 2006-07-05 2013-07-09 Hamamatsu Photonics K.K. Photocathode, electron tube, field assist type photocathode, field assist type photocathode array, and field assist type electron tube
US8324580B1 (en) * 2011-06-06 2012-12-04 Kabushiki Kaisha Toshiba Photomultiplier tube with integrated fast analog-to-digital conversion for event derandomizer and digital time stamping
FI3631299T3 (en) 2017-05-30 2024-06-13 Carrier Corp Semiconductor film and phototube light detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521680A (en) * 2003-03-25 2006-09-21 アイティーティー・マニュファクチャリング・エンタープライジズ・インコーポレーテッド Image intensifier and electron multiplier for the same

Also Published As

Publication number Publication date
JPH0750149A (en) 1995-02-21

Similar Documents

Publication Publication Date Title
US5471051A (en) Photocathode capable of detecting position of incident light in one or two dimensions, phototube, and photodetecting apparatus containing same
JP4310190B2 (en) Intensify hybrid solid state sensor
JP2651352B2 (en) Photocathode, phototube and photodetector
US4881008A (en) Photomultiplier with plural photocathodes
US5747826A (en) Photoemitter electron tube, and photodetector
US6720996B1 (en) Imaging apparatus
JP4166990B2 (en) Transmission type photocathode and electron tube
US5180943A (en) Photomultiplier tube with dynode array having venetian-blind structure
US4177487A (en) Facsimile scanner
US5515411A (en) X-ray image pickup tube
US7208874B2 (en) Transmitting type secondary electron surface and electron tube
EP1329930B1 (en) Photocathode and electron tube
US5710435A (en) Photomultiplier having a photocathode comprised of semiconductor material
JP2923462B2 (en) Photocathode and electron tube
US5680007A (en) Photomultiplier having a photocathode comprised of a compound semiconductor material
JP3881629B2 (en) Two-dimensional position detector for incident light
US5780967A (en) Electron tube with a semiconductor anode outputting a distortion free electrical signal
JP2005243554A (en) Photomultiplier tube
JP3395255B2 (en) Photoconductive element and display device using the same
US4147929A (en) Optical photoemissive detector and photomultiplier
JPS59167946A (en) Photomultiplier tube
JPH10172503A (en) Photomultiplier
JP2719098B2 (en) Photoelectron emission surface, electron tube and photodetector using the same
JP2752312B2 (en) Photoelectron emission surface, electron tube and photodetector using the same
JPH0488745A (en) Picture reader

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees