JP2646021B2 - converter - Google Patents

converter

Info

Publication number
JP2646021B2
JP2646021B2 JP63323422A JP32342288A JP2646021B2 JP 2646021 B2 JP2646021 B2 JP 2646021B2 JP 63323422 A JP63323422 A JP 63323422A JP 32342288 A JP32342288 A JP 32342288A JP 2646021 B2 JP2646021 B2 JP 2646021B2
Authority
JP
Japan
Prior art keywords
converter
voltage
circuit
output
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63323422A
Other languages
Japanese (ja)
Other versions
JPH02174558A (en
Inventor
幸次 新井
康夫 木井
直樹 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ORIJIN DENKI KK
Nippon Telegraph and Telephone Corp
Original Assignee
ORIJIN DENKI KK
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ORIJIN DENKI KK, Nippon Telegraph and Telephone Corp filed Critical ORIJIN DENKI KK
Priority to JP63323422A priority Critical patent/JP2646021B2/en
Publication of JPH02174558A publication Critical patent/JPH02174558A/en
Application granted granted Critical
Publication of JP2646021B2 publication Critical patent/JP2646021B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンバータ,特に並列運転時に安定なコンバ
ータに関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a converter, and more particularly to a converter that is stable during parallel operation.

〔従来の技術〕[Conventional technology]

直流電源を受けて,一旦交流に変換して変圧器で交流
電圧を変成した後,整流し,再度所望の直流出力電圧に
変換する構成のコンバータは広く普及している。そして
このコンバータは,既製品のコンバータ駆動用の集積回
路によりパルス幅変調信号出力を発生してスイッチング
素子を駆動すると共に,直流出力電圧を検出して構成す
る安定化帰還ループを備えている。コンバータの変換周
波数を高くすれば,変圧器などの磁気部品及びコンデン
サの静電容量はその周波数にほぼ反比例して小さくな
る。近年では変換周波数を500kHz程度まで高周波化する
と共に,使用するコンデンサを低静電容量化して経時容
量変化のある電解コンデンサをすべて排除して,コンバ
ータを長寿命化,超小型化とする技術が普及してきてい
る。
2. Description of the Related Art Converters having a configuration in which a DC power supply is received, temporarily converted to AC, transformed into an AC voltage by a transformer, rectified, and then converted again to a desired DC output voltage are widely used. This converter includes a stabilized feedback loop configured to generate a pulse width modulation signal output by an off-the-shelf converter driving integrated circuit to drive the switching element and to detect and configure a DC output voltage. When the conversion frequency of the converter is increased, the capacitance of magnetic components such as a transformer and the capacitance of the capacitor is reduced almost in inverse proportion to the frequency. In recent years, the technology to increase the conversion frequency to about 500 kHz, reduce the capacitance used, eliminate all electrolytic capacitors that change with time, and extend the life of the converter and reduce its size Have been doing.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかるに,この種のコンバータを単体で運転する場合
は安定に動作するが,複数を並列運転すると,他のユニ
ットの動作周波数成分が出力にあらわれると共に平滑回
路の中のインダクタがカットオフするユニットがある。
これらの影響により直流出力電圧のリプルは不連続に変
化することになり,よく知られている手段として直流出
力電圧の検出回路にコンデンサと抵抗器とによる位相補
償回路を並列接続しただけでは安定に動作できなくなる
ことがある。このカットオフ時の位相変化は不連続であ
り,コンバータの動作が不安定となる問題点となってい
た。
However, when this type of converter is operated alone, it operates stably, but when multiple units are operated in parallel, there is a unit where the operating frequency component of other units appears in the output and the inductor in the smoothing circuit is cut off. .
Due to these effects, the ripple of the DC output voltage changes discontinuously. As a well-known means, it is stable if only a phase compensation circuit consisting of a capacitor and a resistor is connected in parallel to the DC output voltage detection circuit. Operation may not be possible. This phase change at the time of cutoff is discontinuous, which has been a problem that the operation of the converter becomes unstable.

〔課題を解決するための手段〕[Means for solving the problem]

本発明ではこのような従来装置の問題点を解決するた
めに,コンバータの安定化帰還ループにおいて,コンバ
ータ駆動回路のパルス幅変調信号を積分する積分回路を
備え,この積分回路により得られた微小三角波をコンバ
ータ駆動回路の電圧安定化端子に重畳する手段を提案す
るものである。
In order to solve such a problem of the conventional device, the present invention includes an integrating circuit for integrating a pulse width modulation signal of a converter driving circuit in a stabilizing feedback loop of the converter, and a small triangular wave obtained by the integrating circuit. Is superimposed on the voltage stabilizing terminal of the converter drive circuit.

この積分回路としては,コンバータ駆動回路の電圧安
定化端子とコモン線間に抵抗器とコンデンサとを互いに
直列接続すると共に,このコンデンサの両端にパルス幅
変調信号出力で駆動される半導体スイッチング素子を接
続して構成することもあわせて提案する。
As the integration circuit, a resistor and a capacitor are connected in series between the voltage stabilizing terminal of the converter drive circuit and the common line, and a semiconductor switching element driven by pulse width modulation signal output is connected to both ends of the capacitor. It is also proposed to configure.

〔実施例〕〔Example〕

第1図は本発明の一実施例である。直流電源Eを受け
て,そのプラス側は,変圧器Tの1次巻線とスイッチン
グ素子であるFET Q1のドレイン電極に順次接続され,直
流電源Eのマイナス側は,FET Q1のソース電極に接続さ
れると共に,1次側のコモン線となる。ここでFET Q1のゲ
ート電極には抵抗器R5を介してコンバータ駆動回路U1の
出力端子aからオン・オフ信号が供給されている。(第
2図にその波形を示す)。FET Q1のオン・オフにともな
い,変圧器Tの1次巻線には交流電圧を発生させるもの
である。
FIG. 1 shows an embodiment of the present invention. Receiving the DC power supply E, the plus side is connected to the primary winding of the transformer T and the drain electrode of the switching element FET Q1 sequentially, and the minus side of the DC power supply E is connected to the source electrode of the FET Q1. At the same time, it becomes the common line on the primary side. Here, an on / off signal is supplied to the gate electrode of the FET Q1 from the output terminal a of the converter drive circuit U1 via the resistor R5. (The waveform is shown in FIG. 2). As the FET Q1 is turned on and off, an AC voltage is generated in the primary winding of the transformer T.

コンバータ駆動回路U1は,既製の集積回路として普及
しているものである。内部回路は,コンバータのスイッ
チング周期を設定する基準発振回路と,この基準発振回
路に基づく三角波発生回路と,基準電圧源と,定電圧化
のための誤差増幅器と,この誤差増幅器の出力レベルと
上記の三角波発生回路の波形と比較するコンパレータ
と,このコンパレータ出力に基づいてパルス幅変調信号
出力を発生する回路とから構成される。なお,第1図に
おいては,本発明の説明に直接必要な端子のみを図示し
ている。すなわち,パルス幅変調信号出力端子aと,基
準電圧源の端子bと,電圧安定化端子c,dと,負帰還用
端子eと,基準発振回路の周期を決定するコンデンサと
抵抗器をそれぞれ接続する端子g,fと,接地端子hとを
図示している。
The converter drive circuit U1 is widely used as an off-the-shelf integrated circuit. The internal circuit includes a reference oscillation circuit for setting the switching cycle of the converter, a triangular wave generation circuit based on the reference oscillation circuit, a reference voltage source, an error amplifier for constant voltage, and an output level of the error amplifier. And a circuit for generating a pulse width modulation signal output based on the output of the comparator. FIG. 1 shows only the terminals directly necessary for the description of the present invention. That is, a pulse width modulation signal output terminal a, a reference voltage source terminal b, voltage stabilization terminals c and d, a negative feedback terminal e, and a capacitor and a resistor for determining the period of the reference oscillation circuit are connected. Terminals g and f to be grounded and a ground terminal h.

そして変圧器Tの二次巻線からダイオードD1とダイオ
ードD2とインダクタL及びコンデンサC3によって整流平
滑されて,出力端子t1,t2から目的の直流出力が得ら
れ,負荷RLに供給される。
Then, the secondary winding of the transformer T is rectified and smoothed by the diode D1, the diode D2, the inductor L and the capacitor C3, and a desired DC output is obtained from the output terminals t1 and t2, and supplied to the load RL.

直流出力電圧は抵抗器R6と抵抗器R7とからなる分圧器
で検出されて演算増幅器U2の反転端子に送られる。また
基準電圧源Vrefが演算測定器U2の非反転端子に接続さ
れている。演算増幅器U2の出力は抵抗器R5を介してフォ
トカプラPCの発光部に供給される。この光信号はフォト
カプラPCの受光トランジスタを導電度変調して,コンバ
ータ駆動回路U1の安定化端子Cに安定化信号を与える。
The DC output voltage is detected by a voltage divider including a resistor R6 and a resistor R7 and sent to the inverting terminal of the operational amplifier U2. Further, a reference voltage source Vref is connected to the non-inverting terminal of the operation measuring instrument U2. The output of the operational amplifier U2 is supplied to the light emitting section of the photocoupler PC via the resistor R5. This optical signal modulates the conductivity of the light receiving transistor of the photocoupler PC, and provides a stabilizing signal to the stabilizing terminal C of the converter drive circuit U1.

コンバータ駆動回路U1の出力端子aから抵抗器R3を介
してPNPトランジスタQ2のベースに供給される。一方コ
ンバータ駆動回路U1の基準電圧発生端子bよりフォトカ
プラPCの受光トランジスタと抵抗器R2及びコンデンサC2
が直列に接続される。そしてコンデンサC2の両端には抵
抗器R4を介してPNPトランジスタQ2のエミッタとコレク
タが接続されている。
The output is supplied from the output terminal a of the converter drive circuit U1 to the base of the PNP transistor Q2 via the resistor R3. On the other hand, the light receiving transistor of the photocoupler PC, the resistor R2 and the capacitor C2 are supplied from the reference voltage generating terminal b of the converter drive circuit U1.
Are connected in series. The emitter and the collector of the PNP transistor Q2 are connected to both ends of the capacitor C2 via the resistor R4.

ここで,コンデンサC2と抵抗器R4とトランジスタQ2と
抵抗器R3とからなる回路が積分回路を構成している。こ
れらの回路が存在せず,抵抗器R2の一端がコンデンサC2
に接続されず,直接コモン線に接続される状態が従来通
常の構成である。本発明では,抵抗器R2に上記積分回路
のコンデンサC2が挿入され,この積分回路の電圧信号が
抵抗器R2を介して重畳されるものである。
Here, a circuit including the capacitor C2, the resistor R4, the transistor Q2, and the resistor R3 constitutes an integrating circuit. These circuits do not exist and one end of resistor R2 is connected to capacitor C2
The conventional configuration is a state in which the common line is not directly connected to the common line. In the present invention, the capacitor C2 of the integration circuit is inserted into the resistor R2, and the voltage signal of the integration circuit is superimposed via the resistor R2.

次に動作を説明すると,フォトカプラPCの受光トラン
ジスタは出力電圧安定化のための誤差信号を受けて,そ
のエミッタは通常2V位の直流レベルにある。そしてこの
電圧がコンバータ駆動回路U1の安定化端子cに接続され
る。そこへ前記のトランジスタQ2に関連する積分回路の
電圧を発生するコンデンサC2の電圧信号が抵抗器R2を介
して加わる。積分回路のコンデンサC2には,抵抗器R4を
介してトランジスタQ2により,パルス幅変調信号出力に
対応してオンオフするため,ほぼゼロ値を起点とする微
小三角波が発生する。
Next, the operation will be described. The light receiving transistor of the photocoupler PC receives an error signal for stabilizing the output voltage, and its emitter is normally at a DC level of about 2V. This voltage is connected to the stabilizing terminal c of the converter drive circuit U1. The voltage signal of the capacitor C2 for generating the voltage of the integration circuit associated with the transistor Q2 is applied thereto via the resistor R2. Since the transistor Q2 is turned on / off by the transistor Q2 via the resistor R4 in the capacitor C2 of the integrating circuit, a small triangular wave starting from a substantially zero value is generated.

したがって,フォトカプラPCの受光トランジスタのエ
ミッタにはコンバータの周期に同期し,かつパルス幅変
調信号出力に対応した,第2図(U1の端子c)に示す波
形の微小三角波は重畳される。この微小三角波はコンバ
ータ駆動回路U1の出力波形を積分した波形であって,出
力端子t1,t2に現れる微小交流分波形とほぼ相似波形で
あるが,他のユニットの動作周波数の影響や出力のイン
ダクタLのカットオフの影響を受けない波形が得られ
る。またこの波形は,上記出力端子t1,t2から抵抗器R7
とコンデンサC5により検出した波形と違いFET Q1のスト
レージや出力フィルタのインダクタLとコンデンサC3の
遅れが入っていないので,系の位相遅れを補償する効果
すなわち進み補償として最適である。したがって第2図
(U1の端子c)に示す波形を安定化端子cに重畳するこ
とにより,自己の動作周波数に同期した進み補償を得る
ことができる。
Accordingly, a minute triangular wave having a waveform shown in FIG. 2 (terminal c of U1), synchronized with the period of the converter and corresponding to the output of the pulse width modulation signal, is superimposed on the emitter of the light receiving transistor of the photocoupler PC. This minute triangular wave is a waveform obtained by integrating the output waveform of the converter drive circuit U1 and is substantially similar to the minute AC component waveform appearing at the output terminals t1 and t2. However, the influence of the operating frequency of other units and the output inductor A waveform which is not affected by the cutoff of L is obtained. This waveform is output from the output terminals t1 and t2 to the resistor R7.
Unlike the waveform detected by the capacitor C5 and the storage of the FET Q1, the delay of the inductor L of the output filter and the capacitor C3 is not included, so that the effect of compensating for the phase delay of the system, that is, the advance compensation is optimal. Therefore, by superimposing the waveform shown in FIG. 2 (terminal c of U1) on the stabilizing terminal c, it is possible to obtain advance compensation synchronized with its own operating frequency.

第3図は本発明の他の実施例の中の積分回路の関連部
分を示す図である。図において,コンバータ駆動回路U1
の出力端子aから抵抗器R13と抵抗器R14で分圧して,ト
ランジスタQ5のベースに接続される。トランジスタQ5の
コレクタ・エミッタはトランジスタQ4のベース・エミッ
タにそれぞれ接続される。一方コンバータ駆動回路U1の
基準電圧発生端子bより抵抗器R15と抵抗器R16を介して
一定電位をPNPトランジスタQ3のベースに与えられる。
光信号を伝達されたフォトカプラPCの受光トランジスタ
を直列に介してPNPトランジスタQ3のエミッタ・ベース
が抵抗器R15に並列接続される。PNPトランジスタQ3は出
力電圧安定化の信号を受けて,そのコレクタはコンバー
タ駆動回路U1の安定化端子cに接続される。ここへ抵抗
器R2とコンデンサC2と抵抗器R4からなる積分回路が接続
されて,PNPトランジスタQ3のコレクタはコンバータの周
期に対応した,第2図(U1の端子c)に示す波形の微小
三角波が重畳される。この回路は第1図の回路の場合と
同様の作用をするものであるが,第1図の回路と比較し
て,フォトカプラPCの受光トランジスタが一定電圧モー
ドで動作するので応答速度が早い点と,積分回路のコン
デンサC2の放電トランジスタのオン時の飽和電圧が第1
図の回路と比べて低くなる。
FIG. 3 is a diagram showing a relevant portion of an integrating circuit in another embodiment of the present invention. In the figure, converter drive circuit U1
Is divided by a resistor R13 and a resistor R14 from the output terminal a, and is connected to the base of the transistor Q5. The collector and the emitter of the transistor Q5 are connected to the base and the emitter of the transistor Q4, respectively. On the other hand, a constant potential is applied to the base of PNP transistor Q3 from reference voltage generation terminal b of converter drive circuit U1 via resistors R15 and R16.
The emitter / base of the PNP transistor Q3 is connected in parallel to the resistor R15 via the light receiving transistor of the photocoupler PC to which the optical signal has been transmitted in series. The PNP transistor Q3 receives the output voltage stabilizing signal, and its collector is connected to the stabilizing terminal c of the converter drive circuit U1. An integrating circuit consisting of a resistor R2, a capacitor C2, and a resistor R4 is connected to the collector, and the collector of the PNP transistor Q3 is a small triangular wave having the waveform shown in FIG. 2 (terminal c of U1) corresponding to the cycle of the converter. Superimposed. This circuit operates in the same manner as the circuit of FIG. 1, but has a faster response speed than the circuit of FIG. 1 because the phototransistor of the photocoupler PC operates in the constant voltage mode. And the saturation voltage when the discharge transistor of the capacitor C2 of the integrating circuit is turned on is the first.
It is lower than the circuit in the figure.

〔作用及び発明の効果〕[Action and effect of the invention]

以上述べたように本発明は,コンバータ駆動回路のパ
ルス幅変調信号を積分して得られた微小三角波をコンバ
ータ駆動回路の電圧安定化端子に重畳することを特徴と
するので,一次側のみの回路でコンバータの安定化ルー
プの位相補正が可能となる。
As described above, the present invention is characterized in that a minute triangular wave obtained by integrating the pulse width modulation signal of the converter driving circuit is superimposed on the voltage stabilizing terminal of the converter driving circuit. Thus, the phase of the stabilization loop of the converter can be corrected.

従ってこのコンバータを単体で運転した時は勿論のこ
と,複数を並列運転した時にでも,相互干渉せずにそれ
ぞれのコンバータがそれぞれの運転モードで安定に動作
する効果を有する。
Therefore, not only when this converter is operated alone but also when a plurality of converters are operated in parallel, there is an effect that each converter operates stably in each operation mode without mutual interference.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に係るコンバータの一実施例を示す図で
あり,第2図は本発明に係るコンバータの動作を説明す
るための波形図であり,第3図は本発明に係るコンバー
タの他の実施例を示す図である。 E……直流電源,T……変圧器、D1,D2……ダイオード C1〜C5……コンデンサ、L……インダクタ、R1〜R16…
…抵抗器 U1……コンバータ駆動回路、U2……演算増幅器、PC……
フォトカプラ Q1……FET,Q2,Q3……PNPトランジスタ Q4,Q5……NPNトランジスタ、t1,t2……出力端子 Vref……基準電圧源,RL……負荷
FIG. 1 is a diagram showing an embodiment of a converter according to the present invention, FIG. 2 is a waveform diagram for explaining the operation of the converter according to the present invention, and FIG. It is a figure showing other examples. E: DC power supply, T: Transformer, D1, D2: Diode C1-C5: Capacitor, L: Inductor, R1-R16:
... resistor U1 ... converter drive circuit, U2 ... operational amplifier, PC ...
Photocoupler Q1 …… FET, Q2, Q3 …… PNP transistor Q4, Q5 …… NPN transistor, t1, t2 …… Output terminal Vref… Reference voltage source, RL …… Load

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−262081(JP,A) 実開 昭51−13515(JP,U) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-61-262081 (JP, A) JP-A-51-13515 (JP, U)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】直流電源と,変圧器と,スイッチング素子
と,該スイッチング素子をオンオフ駆動するコンバータ
駆動回路であって電圧安定化端子を有し,この電圧安定
化端子の電圧レベルに応じてパルス幅変調信号出力を発
生するコンバータ駆動回路とからなり,前記変圧器の二
次巻線の電圧を整流・平滑して直流出力電圧を得ると共
に,該直流出力電圧を検出して,基準電圧と比較して得
られた誤差信号を絶縁手段を介して,前記コンバータ駆
動回路の電圧安定化端子に与えるコンバータにおいて, 前記コンバータ駆動回路のパルス幅変調信号を積分する
積分回路を備え,この積分回路により得られた微小三角
波を前記コンバータ駆動回路の電圧安定化端子に重畳す
ることを特徴とするコンバータ。
A DC power supply, a transformer, a switching element, and a converter driving circuit for driving the switching element on and off, comprising a voltage stabilizing terminal, and a pulse according to a voltage level of the voltage stabilizing terminal. A converter drive circuit for generating a width modulation signal output, rectifying and smoothing the voltage of the secondary winding of the transformer to obtain a DC output voltage, detecting the DC output voltage, and comparing it with a reference voltage. A converter for providing the error signal obtained as described above to the voltage stabilizing terminal of the converter driving circuit via an insulating means, comprising an integrating circuit for integrating the pulse width modulation signal of the converter driving circuit, and A converter configured to superimpose the obtained minute triangular wave on a voltage stabilizing terminal of the converter drive circuit.
【請求項2】上記積分回路は,前記コンバータ駆動回路
の電圧安定化端子とコモン線間に抵抗器とコンデンサと
を互いに直列接続すると共に,該コンデンサの両端に前
記パルス幅変調信号出力で駆動される半導体スイッチン
グ素子を接続してなることを特徴とする請求項1に記載
のコンバータ。
2. The integration circuit according to claim 1, wherein a resistor and a capacitor are connected in series between a voltage stabilizing terminal of the converter drive circuit and a common line, and both ends of the capacitor are driven by the pulse width modulation signal output. The converter according to claim 1, wherein the semiconductor switching elements are connected.
JP63323422A 1988-12-23 1988-12-23 converter Expired - Lifetime JP2646021B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63323422A JP2646021B2 (en) 1988-12-23 1988-12-23 converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63323422A JP2646021B2 (en) 1988-12-23 1988-12-23 converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1464197A Division JP2729478B2 (en) 1997-01-10 1997-01-10 converter

Publications (2)

Publication Number Publication Date
JPH02174558A JPH02174558A (en) 1990-07-05
JP2646021B2 true JP2646021B2 (en) 1997-08-25

Family

ID=18154510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63323422A Expired - Lifetime JP2646021B2 (en) 1988-12-23 1988-12-23 converter

Country Status (1)

Country Link
JP (1) JP2646021B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840797Y2 (en) * 1974-07-19 1983-09-13 オリジン電気 (株) DC-DC converter
JPS61262081A (en) * 1985-05-13 1986-11-20 Sanken Electric Co Ltd Dc regulated power source

Also Published As

Publication number Publication date
JPH02174558A (en) 1990-07-05

Similar Documents

Publication Publication Date Title
JP3690814B2 (en) Switch-mode power supply with feedback via transformer and primary winding
US4717994A (en) Current mode control for DC converters operating over 50% duty cycle
US5469349A (en) Power supply circuit and control circuit for use in a power supply circuit
JPH11122926A (en) Self-oscillating switching power supply
JP2646021B2 (en) converter
JPS58112110A (en) Stabilized power supply device
JPH0139578B2 (en)
JPH0739346Y2 (en) Slope compensation circuit for current mode controller
JP2729478B2 (en) converter
JPH09265328A (en) Active dummy circuit
JP3006775B2 (en) Switching power supply
JP3191756B2 (en) Switching power supply
KR930008233Y1 (en) Trigger current control circuit
JP2591627Y2 (en) AC-DC converter
JPH0223105Y2 (en)
JPH0218623Y2 (en)
JPH07244090A (en) Voltage detector
JP2586993Y2 (en) Power supply circuit for semiconductor power converter
JPH0231913Y2 (en)
JP3029728B2 (en) Lamp lighting circuit
JPH019270Y2 (en)
JPH0530179Y2 (en)
JPH0729742Y2 (en) Switching power supply current detection circuit
JPS61288730A (en) Power source unit
JPH0545114Y2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 12