JP2643325B2 - Power supply voltage conversion circuit - Google Patents

Power supply voltage conversion circuit

Info

Publication number
JP2643325B2
JP2643325B2 JP63168387A JP16838788A JP2643325B2 JP 2643325 B2 JP2643325 B2 JP 2643325B2 JP 63168387 A JP63168387 A JP 63168387A JP 16838788 A JP16838788 A JP 16838788A JP 2643325 B2 JP2643325 B2 JP 2643325B2
Authority
JP
Japan
Prior art keywords
circuit
power supply
supply voltage
voltage conversion
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63168387A
Other languages
Japanese (ja)
Other versions
JPH0217705A (en
Inventor
洋紀 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63168387A priority Critical patent/JP2643325B2/en
Publication of JPH0217705A publication Critical patent/JPH0217705A/en
Application granted granted Critical
Publication of JP2643325B2 publication Critical patent/JP2643325B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dram (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電源電圧変換回路に関し、特に外部電源から
与えられた電圧を変換してある値の電圧を得る電源電圧
変換回路に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply voltage conversion circuit, and more particularly to a power supply voltage conversion circuit that obtains a voltage of a certain value by converting a voltage supplied from an external power supply.

〔従来の技術〕[Conventional technology]

第6図は従来の差動増幅器を用いた電源電圧変換回路
の一例を示す回路図である。
FIG. 6 is a circuit diagram showing an example of a power supply voltage conversion circuit using a conventional differential amplifier.

第6図では差動増幅器としてオペアンプが例として用
いられている。この電源電圧変換回路は例えば大負荷容
量を持つバスラインのある電圧値への充電及びその電圧
値の維持といったような用途に用いられる。各ブロック
の役割を説明すると、まず外部電源電圧(以下Vcc)を
レファレンス電圧発生回路61によってある所望の値のレ
ファレンス電圧(以下VREF)に変換する。そのVREFをオ
ペアンプ62の反転入力端子(−)に入れ、そのオペアン
プ62と負荷ドライバ63(図ではソースがVCC,ゲートがオ
ペアンプの出力,ドレインげ電源電圧変換回路の出力で
ある変換電圧ノード(以下intVCCに接続されたPチャネ
ル型MOSトランジスタ)からなり、バスライン等の充電
及び定電圧の維持を行う。
In FIG. 6, an operational amplifier is used as an example of the differential amplifier. This power supply voltage conversion circuit is used for applications such as charging a bus line having a large load capacity to a certain voltage value and maintaining the voltage value. Explaining the role of each block, first, an external power supply voltage (hereinafter, V cc ) is converted into a reference voltage (hereinafter, V REF ) of a desired value by a reference voltage generation circuit 61. The V REF is input to the inverting input terminal (-) of the operational amplifier 62, and the operational amplifier 62 and the load driver 63 (in the figure, the source is V CC , the gate is the output of the operational amplifier, and the conversion voltage node whose output is the output of the drain power supply voltage converter circuit) It consists (hereinafter intV CC connected to the P-channel type MOS transistor), and the maintenance of charge and constant voltage such as a bus line.

例えばintVCCの電位がVREFよりも低くなるとオペアン
プ62の出力はローレベルへと向い、従って、負荷ドライ
バ63のPMOSトランジスタが導通してintVCCへ電流が供給
され、intVCCの電位が上がる。逆にintVCCの電位がVREF
よりも高くなるとオペアンプ62の出力が高電位になりin
tVCCへの電流の供給が止まる。この一連の動作によりin
tVCCレベルが変換電圧に保たれるのである。
For example, when the potential of intV CC becomes lower than V REF , the output of the operational amplifier 62 goes to a low level, so that the PMOS transistor of the load driver 63 is turned on to supply current to intV CC and raise the potential of intV CC . Conversely, the potential of intV CC is V REF
If it becomes higher, the output of the operational amplifier 62 becomes high potential and
Supply of current to tV CC stops. With this series of operations,
The tV CC level is kept at the conversion voltage.

しかし、第6図に示したような従来の電源電圧変換回
路を用いて大きな負荷容量をもつバスライン等を定電圧
に充電あるいは維持を行う時には、差動増幅器に多大な
電流を供給していなければならない。従ってこの差動増
幅器に電流を供給するトランジスタも電流駆動能力のあ
るものにする必要がある。これは、例えばこの電源電圧
変換回路をDRAMのビット線のハイレベルの供給に応用す
ると、実際に変換電圧に必要とされるのはセンスアンプ
起動時であるといったように全回路動作のうちのある特
定の期間だけである場合にはスタンバイ時の消費電力の
浪費につながる。
However, when a conventional power supply voltage conversion circuit as shown in FIG. 6 is used to charge or maintain a bus line or the like having a large load capacitance to a constant voltage, a large amount of current must be supplied to the differential amplifier. Must. Therefore, it is necessary that the transistor supplying the current to the differential amplifier also has a current driving capability. This is because, for example, when this power supply voltage conversion circuit is applied to the high-level supply of the bit line of the DRAM, the conversion voltage is actually required when the sense amplifier is activated, such as when the sense amplifier is activated. If it is only for a specific period, power consumption during standby is wasted.

この問題の解決策としては、既に用いられている方法
として、1986年発行のアイ・イー・イー・イー,ジャー
ナル・オブ・ソリッド・ステート・サーキット第21巻の
5(IEEE,Journal of Solid State Circuit vol.SC−21
No.5)608ページのFig.7に示されているものがある。
この文献の例は前述のように電源電圧変換回路をDRAMの
ビット線電位の供給に応用したものであるが、その概念
を第7図で説明する。第7図は第6図に示した従来例の
改良形を示す回路図である。まず、センスアンプ起動
時、すなわち変換電圧(本例では3.5V)が必要な時には
クロックφをローレベルにおとし、トランジスタQ1(コ
ンダクタンス大)を導通させてアンプに大電流を供給し
て大負荷の駆動を行う。一方、センスが終了し、もはや
変換電圧を必要としない時にはクロックφをハイレベル
にしてアンプに流れる電流をトランジスタQ2(コンダク
タンス小)による分のみにし、消費電流を小さくしてい
る。
As a solution to this problem, a method that has already been used is described in IEE, 1986, Journal of Solid State Circuit, Vol. 21, 5 (IEEE, Journal of Solid State Circuit). vol.SC-21
No.5) Some are shown in Fig.7 on page 608.
In the example of this document, the power supply voltage conversion circuit is applied to supply the bit line potential of the DRAM as described above, and the concept will be described with reference to FIG. FIG. 7 is a circuit diagram showing an improved version of the conventional example shown in FIG. First, when the sense amplifier is activated, that is, when a conversion voltage (3.5 V in this example) is required, the clock φ is set to low level, the transistor Q1 (large conductance) is turned on to supply a large current to the amplifier, and a large load is applied. Drive. On the other hand, when the sensing is completed and the conversion voltage is no longer required, the clock φ is set to the high level, and the current flowing through the amplifier is made only by the transistor Q2 (small conductance), thereby reducing the current consumption.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら、第7図に示した従来回路ではトランジ
スタQ1が非導通状態となった瞬間に、出力ノードOUTの
電位が下がってしまう。そして、この時のトランジスタ
Q2の電流供給能力が小さいため、出力ノードOUTのレベ
ルは再度トランジスタQ1が導通しない限りハイにならな
い。このことにより、次にこの電源電圧変換回路を用い
る際にドライバトランジスタQDが導通となっているため
にintVCCレベルが所望の変換電圧を越える高電位にな
る。すると前記のメモリへの応用の例で、intVCCを介し
て必要以上の高電圧が変換電圧として耐圧の小さいメモ
リセル部のトランジスタに供給されてしまい、トランジ
スタの破壊を引き起こすという重大な問題を生ずる。
However, in the conventional circuit shown in FIG. 7, the instant at which the transistor Q1 becomes non-conductive, the potential of the output node OUT drops. And the transistor at this time
Since the current supply capability of Q2 is small, the level of the output node OUT does not become high unless the transistor Q1 conducts again. As a result, when the power supply voltage conversion circuit is used next time, the driver transistor QD is conductive, so that the intV CC level becomes a high potential exceeding the desired conversion voltage. Then, in the example of the application to the memory described above, a higher voltage than necessary is supplied as a conversion voltage to the transistor in the memory cell unit having a small withstand voltage via intV CC , which causes a serious problem that the transistor is destroyed. .

本発明の目的は上記問題点を解決し、本電源電圧変換
回路を内部のスイッチによって非活性化した時にもオペ
アンプの出力ノードOUTのレベルをハイレベルに保ち、
ドライバトランジスタQDを非導通にしておくことによ
り、intVCCレベルを定電圧にしておく電源電圧変換回路
を提供することにある。
The object of the present invention is to solve the above problems, and to keep the level of the output node OUT of the operational amplifier at a high level even when the power supply voltage conversion circuit is inactivated by an internal switch,
An object of the present invention is to provide a power supply voltage conversion circuit that keeps the intV CC level at a constant voltage by keeping the driver transistor QD non-conductive.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の電源電圧変換回路は、レファレンス電圧発生
回路と差動増幅器と負荷ドライブ回路とを備え、前記差
動増幅器の一方の入力端子に前記レファレンス電圧発生
回路からの出力を、もう一方の入力端子に電源電圧変換
回路の出力をフィードバック入力し、前記差動増幅器の
出力を前記負荷ドライブ回路の入力としてなる電源電圧
変換回路において、前記差動増幅器はこの差動増幅器の
動作/非動作を制御するためのスイッチを内蔵し且つこ
のスイッチは差動増幅器非動作時に前記負荷ドライブ回
路が働かないように設けられていることを特徴とする。
A power supply voltage conversion circuit according to the present invention includes a reference voltage generation circuit, a differential amplifier, and a load drive circuit, and outputs an output from the reference voltage generation circuit to one input terminal of the differential amplifier and another input terminal. The differential amplifier controls the operation / non-operation of the differential amplifier in a power supply voltage conversion circuit in which the output of the power supply voltage conversion circuit is input as feedback to the input of the load drive circuit. And a switch for preventing the load drive circuit from operating when the differential amplifier is not operating.

〔作用〕[Action]

本発明の電源電圧変換回路は、変換電圧必要時には、
内部スイッチによって本回路を活性化して定電圧を供給
し、逆に変換電圧を要しない場合には内部スイッチを遮
断して本回路を非活性化し回路に流れる電流を節約する
とともに、その時負荷ドライブ部の回路を働かせないよ
うに前記内部スイッチを設ける。それによって、電源電
圧変換回路非活性時に必要以上の高電位を本回路の出力
である変換電圧ノードに与えないようにすることによ
り、消費電力削減をはかるとともに本電源電圧変換回路
を内蔵する回路の正常な動作を保証するものである。
The power supply voltage conversion circuit of the present invention, when a conversion voltage is required,
This circuit is activated by an internal switch to supply a constant voltage, and conversely, when no conversion voltage is required, the internal switch is shut off to deactivate the circuit and save current flowing through the circuit. The internal switch is provided so as not to operate the circuit of (1). As a result, when the power supply voltage conversion circuit is inactive, an unnecessarily high potential is not applied to the conversion voltage node, which is the output of the circuit, to reduce power consumption and to reduce the power consumption of the circuit incorporating the power supply voltage conversion circuit. Normal operation is guaranteed.

〔実施例〕〔Example〕

次に、本発明の実施例について第1図〜第5図を参照
して説明する。
Next, an embodiment of the present invention will be described with reference to FIGS.

第1図,第2図,第3図は本発明の電源電圧変換回路
の第1,第2,第3の実施例を示す回路図、第4図,第5図
は本発明の電源電圧変換回路に用いられる差動増幅器の
第1,第2の例を示す回路図である。
1, 2 and 3 are circuit diagrams showing first, second and third embodiments of a power supply voltage conversion circuit according to the present invention, and FIGS. 4 and 5 are power supply voltage conversion circuits according to the present invention. FIG. 4 is a circuit diagram showing first and second examples of a differential amplifier used in a circuit.

第1図に示す第1の実施例と第2図に示す第2の実施
例は差動増幅器として差動入力部にPチャネル型MISFET
であるようなカレントミラー型アンプを用いた例、第3
図に示す第3の実施例は差動入力部がNチャネル型MISF
ETであるようなカレントミラー型アンプを用いた例であ
る。
The first embodiment shown in FIG. 1 and the second embodiment shown in FIG.
Example using a current mirror type amplifier that is
In the third embodiment shown in the figure, the differential input section is an N-channel type MISF.
This is an example using a current mirror type amplifier such as an ET.

まず第1図で、第1のブロックはVREFを発生するレフ
ァレンス電圧発生回路11、第2のブロックは本回路の出
力のintVCCとレファレンス電圧発生回路11により発生し
たVREFの差電圧を増幅して出力する差動増幅器12、第3
のブロックはintVCCのノードへ電流を供給し負荷を駆動
するドライバ回路13である。レファレンス電圧発生回路
は外部から与えられるVCCを変換してある値のVREFを提
供する回路であればどんな形式の回路でもよい。また、
差動増幅器は第1の実施例ではMISFETにより構成される
カレントミラー型アンプが用いられているが、実際には
差動増幅器であればどのような回路でもよく、第4図に
示すようなバイポーラトランジスタから構成されるアン
プを用いてもよいし、第5図に示すようなカレントミラ
ー型でない定電流回路を用いたアンプでもよい。また、
バイポーラトランジスタとMISFET複合の回路で構成され
たアンプでもよい。第5図に示す例ではアンプの定電流
回路部51として単純な抵抗Rを用いている。ドライバ回
路は外部電源より内部電源線intVCCに電流を供給する回
路で、第1の実施例ではPチャネル型MISFETが例示され
ているが、これも上記目的を果たすものであればNチャ
ネル型MISFETでも、バイポーラトランジスタでも、ある
いは複数のトランジスタからなる回路を用いてもよい。
First, in FIG. 1, the first block amplifies the difference voltage between intV CC of the output of this circuit and V REF generated by the reference voltage generation circuit 11, and the second block amplifies the difference voltage between the intV CC of the output of this circuit and the V REF generated by the reference voltage generation circuit 11. And output differential amplifier 12, third
Is a driver circuit 13 that supplies a current to the node of intV CC and drives a load. The reference voltage generation circuit may be any type of circuit as long as it converts the externally applied V CC to provide a certain value of V REF . Also,
In the first embodiment, a current mirror type amplifier constituted by a MISFET is used as the differential amplifier. However, in practice, any circuit may be used as long as it is a differential amplifier, and a bipolar amplifier as shown in FIG. An amplifier composed of a transistor may be used, or an amplifier using a non-current mirror type constant current circuit as shown in FIG. Also,
An amplifier constituted by a circuit combining a bipolar transistor and a MISFET may be used. In the example shown in FIG. 5, a simple resistor R is used as the constant current circuit section 51 of the amplifier. The driver circuit is a circuit for supplying a current from an external power supply to the internal power supply line intV CC . In the first embodiment, a P-channel MISFET is exemplified. However, a bipolar transistor or a circuit including a plurality of transistors may be used.

ここで、本発明の特徴的な点について説明する。 Here, the characteristic points of the present invention will be described.

第1の実施例では、本電源電圧変換回路の動作/非動
作を制御するスイッチをドライバがPチャネル型MISFET
の場合差動増幅器の出力のノードと接地点の間に設けて
いる。こうすることにより、本発明の主旨の一つである
「差動増幅器非活性時に負荷ドライブ回路が働かない」
構造のうちの一つを達成できたことになる。逆に、ドラ
イバがNチャネル型MISFETの場合はスイッチを差動増幅
器出力ノードと電源の間に入れる。ドライバにバイポー
ラを用いる時も同様の考慮を払う。本実施例ではソース
を接地点に、ドレインを差動増幅器の(本発明のスイッ
チを設けない場合における)接地点に接続されるノード
に、そしてゲートに本電源電圧変換回路の動作/非動作
を制御するクロックφを入れたNチャネル型MISFETがこ
のスイッチQSWに相当する。このようにスイッチを設け
ると、QSWが非導通になった際にはオペアンプの出力ノ
ードOUTの電位は高くなり、ドライバトランジスタQDは
非導通となりintVCCへ電流が流れ込むことはない。第2
の実施例は第1の実施例と異なる方法でスイッチを設け
た例である。本実施例では電源電圧変換回路の動作/非
動作を制御するスイッチQSW,QSW´を差動増幅器22の差
動入力部と定電流回路部の間に設けている。本実施例で
も、スイッチQSW及びQSW´が非導通になる際のintVCC
の電流の流れ込みはない。
In the first embodiment, the driver for controlling the operation / non-operation of the power supply voltage conversion circuit is a P-channel type MISFET.
In the case of (1), it is provided between the output node of the differential amplifier and the ground point. By doing so, one of the gist of the present invention is that “the load drive circuit does not work when the differential amplifier is inactive”.
You have achieved one of the structures. Conversely, if the driver is an N-channel MISFET, a switch is inserted between the differential amplifier output node and the power supply. Similar considerations apply when using bipolar drivers. In the present embodiment, the operation / non-operation of the power supply voltage conversion circuit is set to the source connected to the ground point, the drain connected to the node connected to the ground point (in the case where the switch of the present invention is not provided) and the gate. An N-channel MISFET in which a clock φ to be controlled is input corresponds to the switch QSW. With such a switch, the potential of the output node OUT of the operational amplifier when the QSW becomes nonconductive high, the driver transistor QD has does not flow current to intV CC becomes non-conductive. Second
This embodiment is an example in which switches are provided by a method different from that of the first embodiment. In this embodiment, switches QSW and QSW 'for controlling the operation / non-operation of the power supply voltage conversion circuit are provided between the differential input section of the differential amplifier 22 and the constant current circuit section. Also in this embodiment, the switch QSW and QSW' is flow no current into intV CC when rendered non-conductive.

第3の実施例は第1及び第2の実施例と異なり、オペ
アンプへの電流供給トランジスタQ1が差動部分と接地点
の間に入っている例である。このタイプのオペアンプを
使用した場合、PチャネルMISFETのドライバ回路13を駆
動するようなこれまでの例ではオペアンプへの電流供給
トランジスタQ1がそのまま電源電圧変換回路の制御スイ
ッチになり得、電流供給トランジスタQ1のゲートにクロ
ックφを入れることによってそのまま本電源電圧変換回
路の活性/非活性を制御するスイッチとなり得るので、
第1または第2の実施例のように従来の電源電圧変換回
路にトランジスタを新たに付け加えることなく本発明の
効果を得ることができる。
The third embodiment differs from the first and second embodiments in that the current supply transistor Q1 to the operational amplifier is located between the differential portion and the ground point. When an operational amplifier of this type is used, in a conventional example in which the driver circuit 13 of the P-channel MISFET is driven, the current supply transistor Q1 to the operational amplifier can directly serve as a control switch of the power supply voltage conversion circuit, and the current supply transistor Q1 Can be used as a switch for controlling the activation / inactivation of the power supply voltage conversion circuit by inputting the clock φ to the gate of
The effect of the present invention can be obtained without adding a transistor to the conventional power supply voltage conversion circuit as in the first or second embodiment.

〔発明の効果〕〔The invention's effect〕

以上の説明から明らかなように、本発明の電源電圧変
換回路を用いることにより、従来の電源電圧変換回路よ
りも消費電力の大幅な削減をはかれる。すなわち、「従
来の技術」の項で記した本電源電圧変換回路のメモリへ
の応用では、本回路を必要とするビット線の充電時のみ
電流を消費し、それ以外の時にはトランジスタのリーク
等による極く小さい電流を無視すれば消費電流がゼロと
なるので、従来の電源電圧変換回路を用いたものと比
べ、大きく消費電力を削減することができる。それと同
時に、電源電圧変換回路の活性/非活性切替え時に必要
以上の高電位を与えることがなく定電圧を供給できると
いう効果が得られる。
As is apparent from the above description, by using the power supply voltage conversion circuit of the present invention, the power consumption can be significantly reduced as compared with the conventional power supply voltage conversion circuit. In other words, in the application of the present power supply voltage conversion circuit to the memory described in the section of “Prior Art”, current is consumed only when charging the bit line that requires this circuit, and in other cases, the current is consumed due to transistor leakage or the like. Since the current consumption becomes zero if a very small current is ignored, the power consumption can be greatly reduced as compared with the conventional power supply voltage conversion circuit. At the same time, an effect is obtained that a constant voltage can be supplied without applying an unnecessarily high potential at the time of switching between activation and deactivation of the power supply voltage conversion circuit.

【図面の簡単な説明】[Brief description of the drawings]

第1図,第2図,第3図は本発明の電源電圧変換回路の
第1,第2,第3の実施例を示す回路図、第4図,第5図は
本発明の電源電圧変換回路に用いられる差動増幅器の第
1,第2の例を示す回路図、第6図は従来の差動増幅器を
用いた電源電圧変換回路の一例を示す回路図、第7図は
第6図に示した従来例の改良形を示す回路図である。 11……レファレンス電圧発生回路、12,22,32……差動増
幅器、13……ドライバ回路、41,51……定電流回路部、4
2……差動入力部、QSW,QSW´……スイッチ、Q1……電流
供給トランジスタ、QD……ドライバトランジスタ。
1, 2 and 3 are circuit diagrams showing first, second and third embodiments of a power supply voltage conversion circuit according to the present invention, and FIGS. 4 and 5 are power supply voltage conversion circuits according to the present invention. Of the differential amplifier used in the circuit
1, a circuit diagram showing a second example, FIG. 6 is a circuit diagram showing an example of a power supply voltage conversion circuit using a conventional differential amplifier, and FIG. 7 is an improved version of the conventional example shown in FIG. FIG. 11 Reference voltage generation circuit, 12, 22, 32 Differential amplifier, 13 Driver circuit, 41, 51 Constant current circuit section, 4
2 ... Differential input section, QSW, QSW '... Switch, Q1 ... Current supply transistor, QD ... Driver transistor.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】レファレンス電圧発生回路と差動増幅器と
負荷ドライブ回路とを備え、前記差動増幅器の一方の入
力端子に前記レファレンス電圧発生回路からの出力を、
もう一方の入力端子に電源電圧変換回路の出力をフィー
ドバック入力し、前記差動増幅器の出力を前記負荷ドラ
イブ回路の入力としてなる電源電圧変換回路において、
前記差動増幅器はこの差動増幅器の動作/非動作を制御
するためのスイッチを内蔵し且つこのスイッチは差動増
幅器非動作時に前記負荷ドライブ回路が働かないように
設けられていることを特徴とする電源電圧変換回路。
An output from the reference voltage generating circuit is provided to one input terminal of the differential amplifier, comprising a reference voltage generating circuit, a differential amplifier, and a load drive circuit.
In the power supply voltage conversion circuit, the output of the power supply voltage conversion circuit is fed back to the other input terminal, and the output of the differential amplifier is used as an input of the load drive circuit.
The differential amplifier includes a switch for controlling the operation / non-operation of the differential amplifier, and the switch is provided so that the load drive circuit does not operate when the differential amplifier is not operating. Power supply voltage conversion circuit.
JP63168387A 1988-07-05 1988-07-05 Power supply voltage conversion circuit Expired - Lifetime JP2643325B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63168387A JP2643325B2 (en) 1988-07-05 1988-07-05 Power supply voltage conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63168387A JP2643325B2 (en) 1988-07-05 1988-07-05 Power supply voltage conversion circuit

Publications (2)

Publication Number Publication Date
JPH0217705A JPH0217705A (en) 1990-01-22
JP2643325B2 true JP2643325B2 (en) 1997-08-20

Family

ID=15867164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63168387A Expired - Lifetime JP2643325B2 (en) 1988-07-05 1988-07-05 Power supply voltage conversion circuit

Country Status (1)

Country Link
JP (1) JP2643325B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5934432A (en) * 1982-08-23 1984-02-24 Toyota Motor Corp Air-fuel ratio controller of internal-combustion engine
EP1270104B1 (en) 2000-02-17 2009-11-04 Sanoh Kogyo Kabushiki Kaisha Bending machine
US7776194B2 (en) 2004-04-16 2010-08-17 Denso Corporation Gas concentration measuring apparatus designed to compensate for output error

Also Published As

Publication number Publication date
JPH0217705A (en) 1990-01-22

Similar Documents

Publication Publication Date Title
KR960009394B1 (en) Power supply start-up circuit for dynamic random access memory
US5656946A (en) Mode-selectable voltage driving circuit for use in semiconductor memory device
EP2022056B1 (en) Sram leakage reduction circuit
EP0822477B1 (en) Charge pump for a semiconductor substrate
JP2806324B2 (en) Internal step-down circuit
JP3123463B2 (en) Level conversion circuit
US5889431A (en) Current mode transistor circuit method
US5184030A (en) Back bias generating circuit
US6025707A (en) Internal voltage generator
JP2734551B2 (en) Power supply voltage conversion circuit
JP3652793B2 (en) Voltage conversion circuit for semiconductor devices
JP2643325B2 (en) Power supply voltage conversion circuit
US6157581A (en) Semiconductor memory having a restore voltage control circuit
JPH05114291A (en) Generating circuit of reference voltage
US5889430A (en) Current mode transistor circuit
JPH0765571A (en) Semiconductor storage device
JP2008259420A (en) Charge pump for semiconductor substrate
KR20030097024A (en) Internal voltage generating circuit capable for use of array of supplying stable output voltage regardless of external input voltage
JP2737943B2 (en) Power supply voltage conversion circuit
JPH1074394A (en) Semiconductor storage device
JP2643325C (en)
US20020079955A1 (en) Circuit for generating internal power voltage in a semiconductor device
KR100282437B1 (en) Internal voltage generator
KR20010025819A (en) Internal voltage generating circuit of semiconductor memory device
KR100506046B1 (en) Internal voltage generator

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 12