JP2638213B2 - トラヒックシミュレーション方式 - Google Patents
トラヒックシミュレーション方式Info
- Publication number
- JP2638213B2 JP2638213B2 JP20235289A JP20235289A JP2638213B2 JP 2638213 B2 JP2638213 B2 JP 2638213B2 JP 20235289 A JP20235289 A JP 20235289A JP 20235289 A JP20235289 A JP 20235289A JP 2638213 B2 JP2638213 B2 JP 2638213B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- simulation model
- pattern
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ATM（Asynchronous Transfer Mode;非同期
転送モード）方式を用いた装置におけるセル廃棄率，遅
延時間等のトラヒック特性のシミュレーションに適用す
るトラヒックシミュレーション方式に関する。
転送モード）方式を用いた装置におけるセル廃棄率，遅
延時間等のトラヒック特性のシミュレーションに適用す
るトラヒックシミュレーション方式に関する。
従来、トラヒックシミュレーションとしては、汎用シ
ミュレーション言語のGPSS（General Purpose System S
imulator）若しくは事務用，科学用に広く使用されてい
るプログラミング言語のFORTRAN（Formula Translating
System;フォートラン）等のソフトウェアでシミュレー
ションモデルを作成して行なうか、又は、実際に使用す
るシステムを用いて負荷をかけて実施している。
ミュレーション言語のGPSS（General Purpose System S
imulator）若しくは事務用，科学用に広く使用されてい
るプログラミング言語のFORTRAN（Formula Translating
System;フォートラン）等のソフトウェアでシミュレー
ションモデルを作成して行なうか、又は、実際に使用す
るシステムを用いて負荷をかけて実施している。
上述した従来のトラヒックシミュレーションのうち、
汎用言語を用いてソフトウェアでシミュレーションモデ
ルを作成する場合、ATM交換機では、150Mbpsの高速転送
を行うと共にセルの廃棄率を10-8〜10-10付近に設定す
るので、評価を行うためには、1010〜1012、すなわち10
0億個〜１兆個のセルを発生させ、且つそれらを音声，
画像等異なった種別の複数呼設定しなければならず、ス
ーパーコンピュータを用いても極めて困難であり不可能
に近いという問題点がある。又、実際に使用するシステ
ムを用いる方法では、ATM交換機は開発中段階にあり、
開発されるATM交換システムのセル廃棄率，遅延時間等
のトラヒック特性を評価するために事前にシミュレーシ
ョンを行うのであるから、これも矛盾をかかえているこ
とになる。
汎用言語を用いてソフトウェアでシミュレーションモデ
ルを作成する場合、ATM交換機では、150Mbpsの高速転送
を行うと共にセルの廃棄率を10-8〜10-10付近に設定す
るので、評価を行うためには、1010〜1012、すなわち10
0億個〜１兆個のセルを発生させ、且つそれらを音声，
画像等異なった種別の複数呼設定しなければならず、ス
ーパーコンピュータを用いても極めて困難であり不可能
に近いという問題点がある。又、実際に使用するシステ
ムを用いる方法では、ATM交換機は開発中段階にあり、
開発されるATM交換システムのセル廃棄率，遅延時間等
のトラヒック特性を評価するために事前にシミュレーシ
ョンを行うのであるから、これも矛盾をかかえているこ
とになる。
本発明の目的は、ATM交換機のトラヒック特性を評価
することが可能なトラヒックシミュレーション方式を提
供することにある。
することが可能なトラヒックシミュレーション方式を提
供することにある。
本発明のトラヒックシミュレーション方式は、セルと
呼ばれる固定長のパケットの発生パターンを設定するパ
ターン指定回路及び前記パターン指定回路で指定された
パターンに従ってセルを発生送出するセル送出回路を有
するセルパターン発生回路と、発生したセルの到着時刻
を記憶する記憶回路と、シミュレーションの対象となる
シミュレーションモデル条件の情報信号の授受を行うイ
ンタフェース回路とを設け、前記パターン指定回路は汎
用シミュレーション言語で作成したシミュレーションモ
デルから前記インタフェース回路を介し起動され前記シ
ミュレーションモデル条件に従った情報信号を前記セル
送出回路に送出し、前記記憶回路は記憶したセルの到着
時刻の情報を前記シミュレーションモデルからの指示に
より前記インタフェース回路に出力する。
呼ばれる固定長のパケットの発生パターンを設定するパ
ターン指定回路及び前記パターン指定回路で指定された
パターンに従ってセルを発生送出するセル送出回路を有
するセルパターン発生回路と、発生したセルの到着時刻
を記憶する記憶回路と、シミュレーションの対象となる
シミュレーションモデル条件の情報信号の授受を行うイ
ンタフェース回路とを設け、前記パターン指定回路は汎
用シミュレーション言語で作成したシミュレーションモ
デルから前記インタフェース回路を介し起動され前記シ
ミュレーションモデル条件に従った情報信号を前記セル
送出回路に送出し、前記記憶回路は記憶したセルの到着
時刻の情報を前記シミュレーションモデルからの指示に
より前記インタフェース回路に出力する。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す構成図である。第１
図において、ハードウェア回路７は、セルの発生パター
ンを設定するパターン指定回路11,21〜n1及びパターン
指定回路11,21〜n1で指定されたパターンに従ってセル
を発生送出するセル送出回路12,22〜n2を有するセルパ
ターン発生回路1,2〜ｎと、発生したセルの到着時刻を
記憶するメモリ３と、シミュレーションの対象となるシ
ミュレーションモデル条件の情報信号の授受を行うイン
タフェース回路5,6とを備える。コンピュータ内のGPSS
等の汎用シミュレーショ言語で作成したシミュレーショ
ンモデル４は、インタフェース回路5,6を介してハード
ウェア回路７に接続されている。シミュレーションはソ
フトウェアのみで行うことも可能であるが、セルの発生
に要するソフト処理が膨大で、多大な時間を要するた
め、第１図で示すパターン指定回路11およびセル送出回
路12からなるセルパターン発生回路１とメモリ（記憶回
路）３とインタフェース回路5,6とで構成されるハード
ウェアと、コンピュータ上のソフトウェアで作られたシ
ミュレーションモデルとを組み合わせることにより、セ
ルの発生をハードで行わせ、モデルの状態管理と統計処
理をソフトで行わせて、実際のハードの動作時間が数秒
から数分の短時間でシミュレーションできるようにする
ものである。
図において、ハードウェア回路７は、セルの発生パター
ンを設定するパターン指定回路11,21〜n1及びパターン
指定回路11,21〜n1で指定されたパターンに従ってセル
を発生送出するセル送出回路12,22〜n2を有するセルパ
ターン発生回路1,2〜ｎと、発生したセルの到着時刻を
記憶するメモリ３と、シミュレーションの対象となるシ
ミュレーションモデル条件の情報信号の授受を行うイン
タフェース回路5,6とを備える。コンピュータ内のGPSS
等の汎用シミュレーショ言語で作成したシミュレーショ
ンモデル４は、インタフェース回路5,6を介してハード
ウェア回路７に接続されている。シミュレーションはソ
フトウェアのみで行うことも可能であるが、セルの発生
に要するソフト処理が膨大で、多大な時間を要するた
め、第１図で示すパターン指定回路11およびセル送出回
路12からなるセルパターン発生回路１とメモリ（記憶回
路）３とインタフェース回路5,6とで構成されるハード
ウェアと、コンピュータ上のソフトウェアで作られたシ
ミュレーションモデルとを組み合わせることにより、セ
ルの発生をハードで行わせ、モデルの状態管理と統計処
理をソフトで行わせて、実際のハードの動作時間が数秒
から数分の短時間でシミュレーションできるようにする
ものである。
動作を説明する前にシミュレーションモデルの説明を
行う。説明における「ハード」は本発明に示されるハー
ド、「ソフト」と記載されているものは第１図のシミュ
レーションモデル４で示されるもので、実際は外付けの
パソコン、汎用コンピュータなどにおいてはプログラミ
ングされたものを指す。その場合、ソフトで「セル発生
指示」というプログラミング記述があれば、そのプログ
ラムが搭載されているパソコンなどから、I/O（入出
力）制御オーダで外部のハードに指示がいくことにな
る。本発明の場合、インタフェース回路5,6がこのハー
ドに相当するが、これは通常のコンピュータシステムに
おいて行われている手法であり、周知の技術のため記述
は省略する。
行う。説明における「ハード」は本発明に示されるハー
ド、「ソフト」と記載されているものは第１図のシミュ
レーションモデル４で示されるもので、実際は外付けの
パソコン、汎用コンピュータなどにおいてはプログラミ
ングされたものを指す。その場合、ソフトで「セル発生
指示」というプログラミング記述があれば、そのプログ
ラムが搭載されているパソコンなどから、I/O（入出
力）制御オーダで外部のハードに指示がいくことにな
る。本発明の場合、インタフェース回路5,6がこのハー
ドに相当するが、これは通常のコンピュータシステムに
おいて行われている手法であり、周知の技術のため記述
は省略する。
シミュレーションモデル例を以下のとおりとする。
１）端末（入回線）は８回線とする（ハード：セルパタ
ーン発生回路１）。
ーン発生回路１）。
２）各端末の伝送スピードは最大155Mbpsの速度で、指
数分布にしたがってセルを発生させる（ソフトウェアで
設定しセルパターン発生回路１に通知する）。セルパタ
ーン発生回路１は36バイトのセルの場合、最大1.85μｓ
ごとにセルを送出するが、指数分布と指定された場合
は、乱数を用いて得られる時間間隔で送出する（ハー
ド）。
数分布にしたがってセルを発生させる（ソフトウェアで
設定しセルパターン発生回路１に通知する）。セルパタ
ーン発生回路１は36バイトのセルの場合、最大1.85μｓ
ごとにセルを送出するが、指数分布と指定された場合
は、乱数を用いて得られる時間間隔で送出する（ハー
ド）。
３）メモリ３の１アドレス＝1.85μｓと定義する（ハー
ド）。32Mバイトのメモリを設置していれば、32M×1.85
μｓ＝約59秒の間の状態を記憶できることになる。
ド）。32Mバイトのメモリを設置していれば、32M×1.85
μｓ＝約59秒の間の状態を記憶できることになる。
４）各アドレスのバイト方向の８ビットに各端末（回
線）を対応させる。
線）を対応させる。
５）ATM交換機は入回線数８、入力バッファ方式、バッ
ファ数128セル分とする。また、出回線は１回線で155Mb
psとする（ソフト上の仮想交換機）。
ファ数128セル分とする。また、出回線は１回線で155Mb
psとする（ソフト上の仮想交換機）。
６）入力バッファの状態管理とオーバーフローしたとき
の廃棄はソフト管理で行う（ソフト）。
の廃棄はソフト管理で行う（ソフト）。
７）特性などの統計処理はソフトで行う（ソフト）。
以下に動作を説明する。まず始めに、シミュレーショ
ンモデル４は、インタフェース回路６を介してセルパタ
ーン発生回路1,2〜ｎのおのおのパターン指定回路11,21
〜n1へ指数分布，幾何分布等発生パターンの指示を与え
る。その後、セル送出回路12,22〜n2のそれぞれへシミ
ュレーションモデル４で発生させた呼の生起，消滅等の
シミュレーションモデル条件に従った情報を送り、セル
送出回路12,22〜n2から個別にセルの送出，停止を行わ
せる。セル送出回路12,22〜n2から送出されたセルは、
時刻別にメモリ３へ蓄積される。蓄積方法の一例として
は、メモリ３の0,1〜ｍのビット列をセルパターン発生
回路に対応させ、メモリ３の1,2,3〜ｋのアドレス列に
時刻を対応させる。例えば、155Mbpsで36バイトの長さ
のセルの場合、約1.85μs/アトレスとなる。シミュレー
ションモデル４は、メモリ３からインタフェース回路５
を介してセルの到着状況を知り、度数分布，到着間隔，
プログラムで想定したバッファでのセル廃棄率，遅延時
間等の情報により統計処理を行う。次に、上述したシミ
ュレーションモデルにおける動作の詳細を説明する。
ンモデル４は、インタフェース回路６を介してセルパタ
ーン発生回路1,2〜ｎのおのおのパターン指定回路11,21
〜n1へ指数分布，幾何分布等発生パターンの指示を与え
る。その後、セル送出回路12,22〜n2のそれぞれへシミ
ュレーションモデル４で発生させた呼の生起，消滅等の
シミュレーションモデル条件に従った情報を送り、セル
送出回路12,22〜n2から個別にセルの送出，停止を行わ
せる。セル送出回路12,22〜n2から送出されたセルは、
時刻別にメモリ３へ蓄積される。蓄積方法の一例として
は、メモリ３の0,1〜ｍのビット列をセルパターン発生
回路に対応させ、メモリ３の1,2,3〜ｋのアドレス列に
時刻を対応させる。例えば、155Mbpsで36バイトの長さ
のセルの場合、約1.85μs/アトレスとなる。シミュレー
ションモデル４は、メモリ３からインタフェース回路５
を介してセルの到着状況を知り、度数分布，到着間隔，
プログラムで想定したバッファでのセル廃棄率，遅延時
間等の情報により統計処理を行う。次に、上述したシミ
ュレーションモデルにおける動作の詳細を説明する。
ソフトはインタフェース回路６を通じて８つのセルパ
ターン発生回路１に指数分布でのセルの発生を指示す
る。このとき、「指数分布」、「平均発生間隔」の２点
を送るだけでよい。セルパターン発生回路１はハード的
に発生させた乱数を用いてセルを送出する。送出された
セルは起動からの発生した時刻対応のアドレスの回線対
応ビットに“１＝到着”をたてる。
ターン発生回路１に指数分布でのセルの発生を指示す
る。このとき、「指数分布」、「平均発生間隔」の２点
を送るだけでよい。セルパターン発生回路１はハード的
に発生させた乱数を用いてセルを送出する。送出された
セルは起動からの発生した時刻対応のアドレスの回線対
応ビットに“１＝到着”をたてる。
ソフトはインタフェース回路６を用いて155Mbpsの出
回線相当の速度（1.85μｓで１アドレス対応）でメモリ
を読みとり、到着ビットを“０＝出回線に出力”にして
いくとともに、“1"のたっている数をカウントする。ビ
ット対応のアドレス方向の“1"の数が128を超えれば、
その分は廃棄されたセルと判断するとともに“0"に置き
換える。
回線相当の速度（1.85μｓで１アドレス対応）でメモリ
を読みとり、到着ビットを“０＝出回線に出力”にして
いくとともに、“1"のたっている数をカウントする。ビ
ット対応のアドレス方向の“1"の数が128を超えれば、
その分は廃棄されたセルと判断するとともに“0"に置き
換える。
以上の動作を約59秒間（32Mバイト分）行った後、ソ
フトはインタフェース回路６経由でセルパターン発生回
路１に停止をかける。なお、メモリの先頭に戻りサイク
リックに行うことも可能である。
フトはインタフェース回路６経由でセルパターン発生回
路１に停止をかける。なお、メモリの先頭に戻りサイク
リックに行うことも可能である。
ソフトは、廃棄されたセル数、バッファの保留時間、
バッファの使用率などの統計処理を行い、結果をパソコ
ンなどに出力する。
バッファの使用率などの統計処理を行い、結果をパソコ
ンなどに出力する。
本例の場合、32Mバイトのメモリであり、約59秒間の
データ収集と統計処理を行ったが、メモリを増やせばい
くらでも長くできる。また、ソフトで、128のバッファ
をオーバしたセルや1.85μｓごとに出回線へ出力された
としてソフトがインタフェース回路５を通じて該当メモ
リを“0"に書き換えたが、約59秒で終了するならば、そ
の必要はない。この動作は、メモリをサイクリックに再
利用する場合に必要となる。メモリ量を大きくし、メモ
リ容量の最大範囲内でシミュレーションを終了すれば、
メモリの中のセル到着情報“1"をインタフェース回路５
でクリアする必要もなく、メモリ最大容量時間相当後に
セルパターン発生回路１に停止をかければ、ゆっくりと
統計処理、パターンの分析を行うことも可能である。
データ収集と統計処理を行ったが、メモリを増やせばい
くらでも長くできる。また、ソフトで、128のバッファ
をオーバしたセルや1.85μｓごとに出回線へ出力された
としてソフトがインタフェース回路５を通じて該当メモ
リを“0"に書き換えたが、約59秒で終了するならば、そ
の必要はない。この動作は、メモリをサイクリックに再
利用する場合に必要となる。メモリ量を大きくし、メモ
リ容量の最大範囲内でシミュレーションを終了すれば、
メモリの中のセル到着情報“1"をインタフェース回路５
でクリアする必要もなく、メモリ最大容量時間相当後に
セルパターン発生回路１に停止をかければ、ゆっくりと
統計処理、パターンの分析を行うことも可能である。
第２図は複数のノード（局）にわたるネットワークレ
ベルに対し本発明を応用した場合を説明するための構成
図である。ハードウェア回路7a〜7fは、第１図に示すハ
ードウェア回路７と同様のもので、インタフェース回路
5,6を含めシミュレーションモデルに必要な数量のセル
パターン発生回路1,2〜ｎを準備する。シミュレーショ
ンモデル4a〜4cは、第１図に示すシミュレーションモデ
ル４と同様のもので、実際には、１つのシミュレーショ
ンモデルが作成され、共通に使用される。第２図におい
ては、ハードウェア回路7a−7b間,7c−7d間,7e−7f間の
トラヒックシミュレーションが行われる場合が示されて
いる。
ベルに対し本発明を応用した場合を説明するための構成
図である。ハードウェア回路7a〜7fは、第１図に示すハ
ードウェア回路７と同様のもので、インタフェース回路
5,6を含めシミュレーションモデルに必要な数量のセル
パターン発生回路1,2〜ｎを準備する。シミュレーショ
ンモデル4a〜4cは、第１図に示すシミュレーションモデ
ル４と同様のもので、実際には、１つのシミュレーショ
ンモデルが作成され、共通に使用される。第２図におい
ては、ハードウェア回路7a−7b間,7c−7d間,7e−7f間の
トラヒックシミュレーションが行われる場合が示されて
いる。
本発明は以上説明したように、指定されたパターンに
従ってセルを発生送出するセルパターン発生回路と、発
生したセルの到着時刻を記憶する記憶回路と、シミュレ
ーションモデル条件の情報信号の授受を行うインタフェ
ース回路とを設け、セルの発生制御をシミュレーション
ソフトウェアで行わずに、1010〜1012個のセルの発生を
セルパターン発生回路で行うようにしたので、ATM交換
機のトラヒック特性を評価することが可能になるという
効果を有する。
従ってセルを発生送出するセルパターン発生回路と、発
生したセルの到着時刻を記憶する記憶回路と、シミュレ
ーションモデル条件の情報信号の授受を行うインタフェ
ース回路とを設け、セルの発生制御をシミュレーション
ソフトウェアで行わずに、1010〜1012個のセルの発生を
セルパターン発生回路で行うようにしたので、ATM交換
機のトラヒック特性を評価することが可能になるという
効果を有する。
第１図は本発明の一実施例を示す構成図、第２図は複数
のノード（局）にわたるネットワークレベルに対し本発
明を応用した場合を説明するための構成図である。 1,2〜ｎ……セルパターン発生回路、11,21〜n1……パタ
ーン指定回路、12,22〜n2……セル送出回路、３……メ
モリ、4,4a〜4c……シミュレーションモデル、5,6……
インタフェース回路、7,7a〜7f……ハードウェア回路。
のノード（局）にわたるネットワークレベルに対し本発
明を応用した場合を説明するための構成図である。 1,2〜ｎ……セルパターン発生回路、11,21〜n1……パタ
ーン指定回路、12,22〜n2……セル送出回路、３……メ
モリ、4,4a〜4c……シミュレーションモデル、5,6……
インタフェース回路、7,7a〜7f……ハードウェア回路。
Claims (1)
- 【請求項１】セルと呼ばれる固定長のパケットの発生パ
ターンを設定するパターン指定回路及び前記パターン指
定回路で指定されたパターンに従ってセルを発生送出す
るセル送出回路を有するセルパターン発生回路と、発生
したセルの到着時刻を記憶する記憶回路と、シミュレー
ションの対象となるシミュレーションモデル条件の情報
信号の授受を行うインタフェース回路とを設け、前記パ
ターン指定回路は汎用シミュレーション言語で作成した
シミュレーションモデルから前記インタフェース回路を
介し起動され前記シミュレーションモデル条件に従った
情報信号を前記セル送出回路に送出し、前記記憶回路は
記憶したセルの到着時刻の情報を前記シミュレーション
モデルからの指示により前記インタフェース回路に出力
することを特徴とするトラヒックシミュレーション方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20235289A JP2638213B2 (ja) | 1989-08-03 | 1989-08-03 | トラヒックシミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20235289A JP2638213B2 (ja) | 1989-08-03 | 1989-08-03 | トラヒックシミュレーション方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0365835A JPH0365835A (ja) | 1991-03-20 |
| JP2638213B2 true JP2638213B2 (ja) | 1997-08-06 |
Family
ID=16456104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20235289A Expired - Lifetime JP2638213B2 (ja) | 1989-08-03 | 1989-08-03 | トラヒックシミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638213B2 (ja) |
-
1989
- 1989-08-03 JP JP20235289A patent/JP2638213B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365835A (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2329542C (en) | System and method for scheduling message transmission and processing in a digital data network | |
| JPH04328926A (ja) | 地域的に分散したパケット・スイッチング・ネットワークの動的な機能動作を試験及び評価するための方法 | |
| US4546429A (en) | Interactive communication channel | |
| US5732082A (en) | System and method for multi-frame received queuing with sorting in an asynchronous transfer mode (ATM) system | |
| Shin et al. | Analysis and implementation of hybrid switching | |
| JP2000022707A (ja) | データ伝送方法、およびデータ伝送システム | |
| JPS61140253A (ja) | パケツト転送方式 | |
| US5197065A (en) | Distribution mechanism for establishing communications between user interfaces of a communication system | |
| JP2638213B2 (ja) | トラヒックシミュレーション方式 | |
| Antchev et al. | The CMS event builder demonstrator based on Myrinet | |
| Jung et al. | Analysis of a finite-buffer polling system with exhaustive service based on virtual buffering | |
| Horst et al. | Performance modeling of ServerNet topologies | |
| JP3044653B2 (ja) | ゲートウェイ装置 | |
| Bhimani et al. | Modeling and distributed simulation of complex broadband ISDN networks under overload on loosely-coupled parallel processors | |
| JP2001326683A (ja) | パケット交換機、パケット交換方法 | |
| KR100483546B1 (ko) | 에이티엠 입력 셀 복제에 의한 멀티캐스트 스위칭 장치 및방법 | |
| Schormans et al. | From Erlangs to excess rate | |
| de los Santos et al. | Buffer design under bursty traffic with applications in FCoE storage area networks | |
| Davie | ATM network modeung and design for bursty traffic | |
| Dobinson et al. | Triggering and event building results using the C104 packet routing chip | |
| Coll et al. | Collective communication patterns on the quadrics network | |
| Emerson | Performance evaluation of switched fibre channel I/O system using-FCP for SCSI | |
| Leung | BANCS Special Feature the Concept and Implementation of BANCS | |
| Kwok et al. | On transparent bridging of CSMA/CD networks | |
| Chamberlain et al. | The Gemini interconnect: Data path measurements and performance analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |