JP2637175B2 - Method of manufacturing multi-pin lead frame for semiconductor - Google Patents

Method of manufacturing multi-pin lead frame for semiconductor

Info

Publication number
JP2637175B2
JP2637175B2 JP63167533A JP16753388A JP2637175B2 JP 2637175 B2 JP2637175 B2 JP 2637175B2 JP 63167533 A JP63167533 A JP 63167533A JP 16753388 A JP16753388 A JP 16753388A JP 2637175 B2 JP2637175 B2 JP 2637175B2
Authority
JP
Japan
Prior art keywords
lead frame
etching
manufacturing
semiconductor
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63167533A
Other languages
Japanese (ja)
Other versions
JPH0216759A (en
Inventor
則夫 岡部
修 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP63167533A priority Critical patent/JP2637175B2/en
Publication of JPH0216759A publication Critical patent/JPH0216759A/en
Application granted granted Critical
Publication of JP2637175B2 publication Critical patent/JP2637175B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は半導体用多ピンリードフレームの製造方法に
関する。特に多ピン化の可能なエッチング加工による半
導体用多ピンリードフレームの製造方法に関する。
The present invention relates to a method for manufacturing a multi-pin lead frame for semiconductors. In particular, the present invention relates to a method for manufacturing a multi-pin lead frame for a semiconductor by etching processing capable of increasing the number of pins.

<従来の技術> 近年、半導体集積回路は高密度化、高集積化が進めら
れている。それに伴ない、このような半導体集積回路に
使用されるリードフレームも、特に論理素子用を中心に
多ピン化が進められている。
<Prior Art> In recent years, semiconductor integrated circuits have been increased in density and integration. Accordingly, the number of pins of lead frames used in such semiconductor integrated circuits has been increasing especially for logic devices.

リードフレームの製造方法には、通常、プレス法とエ
ッチング法とがあるが、特に100ピン級以上の多ピンリ
ードフレームの製造には微細加工に適したエッチング
法、特にフォトエッチング法が用いられている。
Lead frame manufacturing methods usually include a pressing method and an etching method.Especially, for manufacturing a multi-pin lead frame of 100 pin class or more, an etching method suitable for fine processing, particularly a photo etching method is used. I have.

通常、フォトエッチング法によるリードフレームの製
造方法は、まず、素材となる金属薄板にフォトレジスト
液を塗布、乾燥する。その後、所定パターンのフォトマ
スクを用いて露光・現像し、所定パターン形状のフォト
レジスト層を形成する。次いで、前記フォトレジスト層
をマスクとしてエッチング液を吹き付け、不要部の素材
金属を溶解除去し、所定のパターンのリードフレームを
形成し、最後に不要となったレジスト膜を剥離除去する
ことにより製造される。
Generally, in a method of manufacturing a lead frame by a photoetching method, first, a photoresist liquid is applied to a thin metal plate as a material and dried. Thereafter, exposure and development are performed using a photomask having a predetermined pattern to form a photoresist layer having a predetermined pattern shape. Next, an etching solution is sprayed using the photoresist layer as a mask to dissolve and remove unnecessary material metals, form a lead frame of a predetermined pattern, and finally remove and remove the unnecessary resist film. You.

そして、このようなリードフレームにおいては、半導
体素子と結線されるインナーリードは、通常、素子配設
部に対向し、矩形の片持梁状に形成される。
In such a lead frame, the inner lead connected to the semiconductor element is usually formed in a rectangular cantilever shape facing the element arrangement portion.

<発明が解決すべき課題> ところがこのようなフォトエッチング法よるリードフ
レームの製造方法においては、先端部分のフォトレジス
ト層にエッチング液の流入を防ぐレジストパターンが無
い。
<Problems to be Solved by the Invention> However, in such a method of manufacturing a lead frame by a photoetching method, there is no resist pattern for preventing the inflow of an etching solution into a photoresist layer at a tip portion.

そのため、特にインナーリードの先端部分は金属薄板
とフォトレジスト層との隙間からエッチング液が流入し
易く、第4a図に示されるように、A−A′線で示される
インナーリード4の先端部ほどサイドエッチ量(フォト
レジスト層8内側への面方向のエッチング量)が大きく
なり、インナーリード4の先端部15が針状の形状になっ
てしまい、半導体素子とのワイヤボンディングに必要な
寸法、形状の精度を得ることが困難であるという問題が
あった。
Therefore, particularly at the tip of the inner lead, the etching liquid easily flows through the gap between the metal thin plate and the photoresist layer, and as shown in FIG. The amount of side etching (the amount of etching into the photoresist layer 8 in the in-plane direction) increases, and the tip 15 of the inner lead 4 becomes needle-shaped, so that the dimensions and shape required for wire bonding with the semiconductor element are obtained. There is a problem that it is difficult to obtain the accuracy of the above.

また、インナーリード先端部15を正確な寸法・形状と
するために、第4b図に示されるようにサイドエッチ量を
考慮して、フォトレジスト層8をインナーリード4の先
端部15部分ほど巾広にしたり、インナーリード4の先端
角部に当る部分のフォトレジスト層8に、サイドエッチ
を抑制するための種々の形状の突起16を設ける等の補正
を加える方法も行われている。
In order to make the tip 15 of the inner lead accurate in size and shape, the photoresist layer 8 is made wider as the tip 15 of the inner lead 4 in consideration of the amount of side etching as shown in FIG. 4b. There is also a method of making a correction such as providing projections 16 of various shapes for suppressing side etching on the photoresist layer 8 at a portion corresponding to the corner of the tip of the inner lead 4.

しかし、このような補正法は一般にフォトマスクの形
状設計、原版の作成等に複雑な操作を必要とする。ま
た、目的とするリードフレームのパターンに応じフォト
レジスト層の形状(フォトマスクの形状)を変える必要
があるため、最適なインナーリード形状を得るために
は、試行錯誤的にエッチングによる確認実験とフォトマ
スク形状の修正作業を繰返す必要があり非常に手間がか
かる。
However, such a correction method generally requires complicated operations for designing the shape of a photomask, creating an original plate, and the like. In addition, since it is necessary to change the shape of the photoresist layer (the shape of the photomask) according to the desired pattern of the lead frame, in order to obtain the optimum inner lead shape, it is necessary to carry out trial and error confirmation experiments by etching and photolithography. The work of correcting the mask shape must be repeated, which is very troublesome.

また、エッチング作業による金属溶解量の増加に伴な
い、エッチング液の劣化が激しくなり、エッチング速度
が低下したり、サイドエッチ特性が変化するため、一定
形状のリードフレーム、特にインナーリード先端部が一
定形状のリードフレームを得るのは困難である。
In addition, as the amount of metal dissolved by the etching operation increases, the deterioration of the etching solution becomes severe, the etching rate decreases, and the side etch characteristics change. It is difficult to obtain a shaped lead frame.

さらに、リードフレームの多ピン化に伴ない各リード
間のピッチ巾が狭くなり、事実上、第4b図に示されるよ
うなフォトレジスト層の形状(フォトマスクの形状)の
補正によるインナーリード先端部形状の補正自体が不可
能となってきている。
Further, the pitch width between the leads becomes narrower as the number of pins of the lead frame increases, and in fact, the tip of the inner lead is corrected by correcting the photoresist layer shape (photomask shape) as shown in FIG. 4b. It is becoming impossible to correct the shape itself.

そのため、インナーリード先端部が正確な寸法・形状
を有するリードフレームを、容易に製造できるリードフ
レームの製造方法の開発が望まれている。
Therefore, it is desired to develop a lead frame manufacturing method capable of easily manufacturing a lead frame in which the tip of the inner lead has an accurate size and shape.

本発明の目的は、前記従来技術の問題点を解決するこ
とにあり、フォトレジスト層の形状(フォトマスクの形
状)による複雑かつ困難な補正を必要とせず、100ピン
級以上の多ピンであっても容易に正確な寸法・形状のイ
ンナーリード部を有するリードフレームを製造すること
ができる、半導体用多ピンリードフレームの製造方法を
提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, and does not require complicated and difficult correction by the shape of a photoresist layer (shape of a photomask). Another object of the present invention is to provide a method for manufacturing a multi-pin lead frame for a semiconductor, which can easily manufacture a lead frame having an inner lead portion having a correct size and shape.

<課題を解決するための手段> 前記の目的を達成するために、本発明は、半導体素子
と結線されるインナーリードを有する半導体用リードフ
レームを、金属薄板を所定のパターンにエッチング加工
することにより製造するに際し、前記エッチング加工に
より得られる前記インナーリードの寸法を最終の所定寸
法より長く形成すると同時に該エッチング加工により前
記インナーリードの最終の所定寸法位置にハーフエッチ
ングされたノッチを形成し、前記エッチング加工後に前
記インナーリードの先端部を切断して所定の長さに加工
することを特徴とする半導体用多ピンリードフレームの
製造方法を提供する。
<Means for Solving the Problems> In order to achieve the above object, the present invention provides a semiconductor lead frame having inner leads connected to a semiconductor element by etching a thin metal plate into a predetermined pattern. In manufacturing, the size of the inner lead obtained by the etching process is formed to be longer than the final predetermined size, and at the same time, the notch half-etched is formed at the final predetermined dimension position of the inner lead by the etching process, and the etching is performed. A method of manufacturing a multi-pin lead frame for a semiconductor, characterized in that a tip portion of the inner lead is cut and processed to a predetermined length after the processing.

以下、本発明の半導体用リードフレームの製造方法に
ついて詳細に説明する。
Hereinafter, the method for manufacturing a semiconductor lead frame of the present invention will be described in detail.

本発明の製造方法が適用される金属薄板の構成材料は
特に限定はなく、鉄、鉄系合金、銅、銅系合金等、通常
のリードフレームに用いられるものはいずれも適用可能
である。中でも特に42アロイ(Fe−42%Ni合金)、コバ
ール(Fe−29%Ni−17%CO合金)、リン青銅、錫入り銅
等は好適に用いられる。
The constituent material of the metal sheet to which the manufacturing method of the present invention is applied is not particularly limited, and any of those used for ordinary lead frames such as iron, iron-based alloy, copper, and copper-based alloy can be applied. Among them, 42 alloy (Fe-42% Ni alloy), Kovar (Fe-29% Ni-17% CO alloy), phosphor bronze, tin-containing copper and the like are particularly preferably used.

なお、本発明に用いられる金属薄板の板厚は、通常の
リードフレームと同様でよく、0.1〜0.25mm程度であ
る。
The thickness of the metal sheet used in the present invention may be the same as that of a normal lead frame, and is about 0.1 to 0.25 mm.

本発明の半導体用多ピンリードフレームの製造方法
は、このような金属薄板をエッチング加工するものであ
るが、この際に、半導体素子と結線されるインナーリー
ドの寸法を最終の所定寸法より長く形成すると同時に前
記所定寸法の位置にハーフエッチングされたノッチを形
成し、後にその先端部をプレス切断等にて切断すること
により所定の寸法に加工するものである。
The method for manufacturing a multi-pin lead frame for a semiconductor according to the present invention involves etching such a thin metal plate. At this time, the size of the inner lead connected to the semiconductor element is formed longer than the final predetermined size. At the same time, a half-etched notch is formed at the position of the predetermined dimension, and then the tip is cut by press cutting or the like to be processed to a predetermined dimension.

第1図に本発明の製造方法にて得られる、半導体用リ
ードフレームの一例が示される。
FIG. 1 shows an example of a semiconductor lead frame obtained by the manufacturing method of the present invention.

第1図に示されるリードフレーム1は、ガイド孔6を
有する支持枠2から、内部に向ってアウターリード3
と、ワイヤーボンディング等により半導体素子と結線さ
れるインナーリード4とが連続的に形成され、インナー
リード4の先端部を延長した方向のリードフレーム1の
中心部に、素子配設部5を有するものである。
The lead frame 1 shown in FIG. 1 has an outer lead 3 extending from a support frame 2 having a guide hole 6 toward the inside.
And an inner lead 4 connected to the semiconductor element by wire bonding or the like, formed continuously, and having an element disposing portion 5 at the center of the lead frame 1 in a direction in which the tip of the inner lead 4 is extended. It is.

本発明の半導体用多ピンリードフレームの製造方法に
おいては、このようなリードフレーム1はエッチング加
工により製造される。
In the method of manufacturing a multi-pin lead frame for a semiconductor according to the present invention, such a lead frame 1 is manufactured by etching.

本発明に用いられるエッチング加工法は特に制限はな
いが、微細パターンの形成が容易である、加工精度が高
い等の点で、フォトエッチングを用いることが好まし
い。
The etching method used in the present invention is not particularly limited, but it is preferable to use photoetching in terms of easy formation of a fine pattern and high processing accuracy.

本発明の製造方法においては、まず前記のような金属
薄板を洗浄し、その表面にフォトレジストを塗布する。
In the manufacturing method of the present invention, the above-mentioned thin metal plate is first washed, and a photoresist is applied to the surface thereof.

適用可能なフォトレジストには特に制限はなく通常に
市販されているものを用いればよい。
There is no particular limitation on the applicable photoresist, and a commercially available photoresist may be used.

また、ネガ形、ポジ形いずれのものを用いてもよい。 Either a negative type or a positive type may be used.

具体的には、FPER,FR−15(富士薬品工業(株)、KP
R,KTFR,KMER(コダック社製)、AZ1350(シップレイ社
製)、G−90,PMER(東京応化工業(株)製)等が例示
される。
Specifically, FPER, FR-15 (Fuji Pharmaceutical Co., Ltd., KP
R, KTFR, KMER (manufactured by Kodak), AZ1350 (manufactured by Shipley), G-90, PMER (manufactured by Tokyo Ohka Kogyo Co., Ltd.) and the like are exemplified.

フォトレジストの塗布方法は、必要に応じ各種の溶剤
により適正粘度に調整し、スピンコート、スプレーコー
ト、ロールコート、ディップコート等公知の方法にて塗
布すればよく、中でもスピンコート、ディップコートは
好適に適用される。
The method of applying the photoresist may be adjusted to an appropriate viscosity with various solvents as necessary, and may be applied by a known method such as spin coating, spray coating, roll coating, dip coating, among which spin coating and dip coating are preferred. Applied to

次いで、所定パターンのレジスト層を形成するため
に、フオトマスクを用い塗布したフォトレジストを露光
・現像し、所定パターンのレジスト層を得る。
Next, in order to form a resist layer having a predetermined pattern, the applied photoresist is exposed and developed using a photomask to obtain a resist layer having a predetermined pattern.

本発明の製造方法においては、エッチング加工により
形成されるインナーリードは最終の所定寸法より長く形
成されるものであるので、第2a図に示されるように、得
られるレジスト層8は、インナーリード4の最終の所定
寸法であるA−A′線よりも長くなるように(素子配設
側に延長して)形成する。また、このレジスト層形成の
際、第3図のように金属薄板9のいずれか一方の面のA
−A′線の位置に微小巾のレジスト開口部11を設けてお
く。
In the manufacturing method of the present invention, since the inner leads formed by the etching process are formed to be longer than the final predetermined dimensions, as shown in FIG. (Extended toward the element disposition side) so as to be longer than the line A-A ', which is the final predetermined dimension. In forming the resist layer, as shown in FIG.
A resist opening 11 having a very small width is provided at the position of the line -A '.

ここで、本発明の製造方法では、初めにエッチング加
工により形成されるインナーリード4は、最終の所定寸
法より長く形成され、後にその先端部を所定長(第2a図
においてはA−A′の長さ)に切断する。
Here, in the manufacturing method of the present invention, the inner lead 4 formed first by etching is formed to be longer than the final predetermined dimension, and the tip thereof is later formed to a predetermined length (A-A 'in FIG. 2a). Length).

従って、先端部におけるサイドエッチの影響を考慮す
る必要がないので、前記の第4b図に示されるようなレジ
スト層8のレジストパターンによる先端部形状の特別な
補正は不要であり、レジストパターンはインナーリード
4の巾方向のサイドエッチ量dのみを考慮すればよいの
で、非常に容易にレジスト層8を形成することができ
る。
Therefore, since it is not necessary to consider the influence of side etching at the tip, special correction of the tip shape by the resist pattern of the resist layer 8 as shown in FIG. Since only the side etch amount d in the width direction of the lead 4 needs to be considered, the resist layer 8 can be formed very easily.

なお、現像での不要部分のフォトレジストの除去は、
用いたフォトレジストの種類に応じて、各種の有機溶剤
等を用いて溶解除去すればよい。
In addition, removal of unnecessary portions of the photoresist during development
Depending on the type of photoresist used, it may be dissolved and removed using various organic solvents and the like.

次いで、レジスト層8の形成されない金属の露出部分
をエッチング液にて溶解除去し、所定のパターン例えば
第1図に示すパターンを有するリードフレームを得る。
このエッチング処理の際、インナーリード4の所定寸法
の位置に設けられた前記微小巾のレジスト開口部11がハ
ーフエッチングされてノッチ12が形成される。
Next, the exposed portion of the metal where the resist layer 8 is not formed is dissolved and removed with an etching solution to obtain a lead frame having a predetermined pattern, for example, the pattern shown in FIG.
In this etching process, the notch 12 is formed by half-etching the minute-width resist opening 11 provided at a position of a predetermined dimension of the inner lead 4.

本発明の製造方法においては、前記したようにレジス
ト層8を調整し、エッチング加工により得られるインナ
ーリード4は第2a図に示されるように、A−A′線より
半導体素子配設側の先端部7の分だけその最終の所定寸
法よりも長く形成される。
In the manufacturing method of the present invention, the resist layer 8 is adjusted as described above, and the inner lead 4 obtained by the etching process is, as shown in FIG. The part 7 is formed longer than its final predetermined dimension.

従って、形成されたインナーリード4は、先端部7は
サイドエッチの影響を受け針状の形状を有しているが、
最終の所定寸法であるA−A′線の位置は、巾方向のサ
イドエッチ量dの影響しか受けていない。
Therefore, the formed inner lead 4 has a needle-like shape at the tip end portion 7 under the influence of the side etch.
The position of the line A-A ', which is the final predetermined dimension, is affected only by the side etch amount d in the width direction.

なお、このような先端部7は、その長さが素子配設部
5方向に向って500μm以上あることが好ましく、この
時、後の先端部7の切断により、インナーリード4の先
端部が正確な形状・寸法を有するリードフレームを得る
ことができる。また、前記のレジスト層8もこれに応じ
て形成されるのが好ましい。
In addition, it is preferable that the length of such a tip 7 is 500 μm or more in the direction of the element disposing portion 5, and at this time, the tip of the inner lead 4 can be accurately formed by cutting the tip 7 later. A lead frame having various shapes and dimensions can be obtained. Further, it is preferable that the above-mentioned resist layer 8 is also formed according to this.

本発明においてエッチング処理に用いられるエッチン
グ液は、用いる金属薄板の組成に応じ適宜決定すればよ
く、例えば金属薄板として42アロイを用いた際には、塩
化第2鉄を主成分とする腐食液が、銅または銅合金の場
合には塩化第2鉄または1、塩化第2銅を主成分とする
腐食液等が用いられる。
The etchant used in the etching treatment in the present invention may be appropriately determined according to the composition of the metal sheet to be used. For example, when 42 alloy is used as the metal sheet, a corrosive solution containing ferric chloride as a main component is used. In the case of copper or a copper alloy, a corrosive solution containing ferric chloride or 1, or cupric chloride as a main component is used.

このようなエッチング処理に際して、温度、圧力、エ
ッチング速度、エッチング液の排除効率等の各種のエッ
チング条件は、エッチングの精度が高くなるよう各種の
条件を適宜決定すればよい。
In such an etching process, various etching conditions such as a temperature, a pressure, an etching rate, and an efficiency of removing an etchant may be appropriately determined so as to increase the etching accuracy.

エッチング処理の終了後、レジスト層8を剥離除去
し、所定長よりも長く形成されたインナーリード4の先
端部7をハーフエッチングされてノッチ12が設けられた
A−A′線の位置で切断し、インナーリード4を所定の
長さにする。
After completion of the etching process, the resist layer 8 is peeled off and the tip 7 of the inner lead 4 formed longer than a predetermined length is half-etched and cut at the position of the line AA 'provided with the notch 12. The inner lead 4 is set to a predetermined length.

ここで、前記したように、インナーリード4の先端部
7はサイドエッチの影響を受け針状の形状となってしま
っているが、A−A′線で示される最終の所定寸法の部
分は、巾方向のサイドエッチ量dのみの影響しか受けて
いない。
Here, as described above, the distal end portion 7 of the inner lead 4 has a needle-like shape under the influence of the side etch, but a portion having a final predetermined size indicated by the line AA ′ is: Only the side etch amount d in the width direction is affected.

従って、エッチング加工にてインナーリード4をあら
かじめ最終の所定寸法より長く形成しておき、その先端
部7を所定の長さ(A−A′線)にて切断することによ
り、インナーリード4は第2b図に示されるように先端部
が正確な寸法・形状を有する良好なものとなり、半導体
素子を実装した際に、ワイヤーボンディング等の電気的
接続を良好かつ正確に行うことが可能となる。
Therefore, the inner lead 4 is formed to be longer than the final predetermined dimension in advance by etching, and the tip 7 is cut at a predetermined length (line AA '), so that the inner lead 4 is As shown in FIG. 2b, the tip has a favorable shape having an accurate size and shape, and when the semiconductor element is mounted, it is possible to make good and accurate electrical connection such as wire bonding.

先端部7を切断する方法は特に制限はなく、プレス切
断、カッターによる切断、放電加工、レーザー加工等各
種の方法が適用可能であるが、生産性等の点でプレス切
断を用いるのが好ましい。
There is no particular limitation on the method for cutting the tip 7, and various methods such as press cutting, cutting with a cutter, electric discharge machining, and laser machining can be applied. However, it is preferable to use press cutting in terms of productivity and the like.

なお、本発明の製造方法においては、前記のレジスト
層8形成の際に、第3図に示されるように、金属薄板9
のいずれか一方の面のA−A′線の位置に、微小巾のレ
ジスト開口部11を設けておき、ここをエッチング処理の
際にハーフエッチングすることによりノッチ12を設けて
おくので、切断時の破断荷重を小さくすることができ
る。従って切断時の応力によるリードフレーム1の変形
を防止でき、より良好なリードフレーム1を製造するこ
とができる。
In the manufacturing method of the present invention, when the resist layer 8 is formed, as shown in FIG.
A resist opening 11 having a very small width is provided at the position of the line AA 'on one of the surfaces, and a notch 12 is provided by half-etching the opening at the time of the etching process. Can be reduced in breaking load. Therefore, deformation of the lead frame 1 due to stress at the time of cutting can be prevented, and a better lead frame 1 can be manufactured.

<実施例> 以下に、本発明の半導体用多ピンリードフレームの製
造方法の具体的実施例を挙げ、本発明をより詳細に説明
する。
<Example> Hereinafter, the present invention will be described in more detail with reference to specific examples of a method for manufacturing a multi-pin lead frame for a semiconductor according to the present invention.

(実施例) 下記の方法にて、第1図に示されるようなリードフレ
ーム1(ピンは省略する)を製造した。
(Example) A lead frame 1 (pins are omitted) as shown in FIG. 1 was manufactured by the following method.

厚さ0.15mmの42アロイの薄板に、フォトレジスト(G
−90、東京応化工業(株)製)をスピンコートにより塗
布し、乾燥した。
A 0.15mm thick 42 alloy thin plate was coated with a photoresist (G
-90, manufactured by Tokyo Ohka Kogyo Co., Ltd.) by spin coating and drying.

次いで、フォトマスクを通して前記のフォトレジスト
を露光し、温水を用いて余分なフォトレジストを溶解除
去(現像)し、所定のパターンのレジスト層8を形成し
た。ここで、インナーリードの先端部のレジスト層8
は、第2a図にA−A′線で示されるインナーリードの最
終の所定寸法より約800μm素子配置部5方向に長いも
のであった。
Next, the photoresist was exposed through a photomask, and excess photoresist was dissolved and removed (developed) using warm water to form a resist pattern 8 having a predetermined pattern. Here, the resist layer 8 at the tip of the inner lead is used.
Was about 800 μm longer than the final predetermined dimension of the inner lead indicated by the line AA ′ in FIG.

その後、エッチング液として塩化第2鉄液を用いてエ
ッチング処理を行い、不要部分の42アロイを溶解除去
し、支持枠2に連結したアウターリード3およびインナ
ーリード4を有する160ピンリードフレーム1を得た。
ここで、インナーリード4の先端形状は、第2a図に示さ
れるようなものであった。
Thereafter, an etching treatment is performed using a ferric chloride solution as an etchant to dissolve and remove unnecessary 42 alloy, thereby obtaining a 160-pin lead frame 1 having outer leads 3 and inner leads 4 connected to the support frame 2. Was.
Here, the tip shape of the inner lead 4 was as shown in FIG. 2a.

エッチング処理終了後、レジスト層8を剥離除去し、
ついで、プレスにより第2a図の予めハーフエッチングに
よるノッチが設けられているA−A′線にて先端部7を
切断除去した。
After completion of the etching process, the resist layer 8 is peeled off and removed.
Then, the tip 7 was cut and removed by pressing along the line AA 'provided with a notch by half etching in advance in FIG. 2a.

このようにして得られたリードフレーム1は、インナ
ーリード4の先端形状が第2b図に示されるような正確な
矩形形状であり、また、インナーリード4の巾、長さ共
に所定の寸法を有する良好なものであった。
In the lead frame 1 thus obtained, the tip shape of the inner lead 4 is an accurate rectangular shape as shown in FIG. 2b, and both the width and the length of the inner lead 4 have predetermined dimensions. It was good.

<発明の効果> 本発明の半導体用多ピンコードフレームの製造方法に
よれば、形成するフォトレジスト層の形状(フォトマス
クの形状)による複雑かつ困難な補正を行う必要なし
に、100ピン級以上の多ピンのものでも、容易に正確な
寸法・形状のインナーリード部を有するリードフレーム
を製造することができる。
<Effects of the Invention> According to the method for manufacturing a multi-pin code frame for a semiconductor of the present invention, it is not necessary to perform complicated and difficult correction by the shape of a photoresist layer to be formed (shape of a photomask), and it is necessary to perform 100 pin class or more. Even with this multi-pin type, a lead frame having an inner lead portion having accurate dimensions and shape can be easily manufactured.

また、本発明の製造方法にて得られたリードフレーム
は、インナーリードの寸法・形状が正確でかつ、ボンデ
ィングに適した形状のものが得られるので、リードフレ
ームと半導体素子との接続を確実に行うことができ、信
頼性の高い半導体素子を得ることができる。
In addition, the lead frame obtained by the manufacturing method of the present invention has an accurate size and shape of the inner lead and a shape suitable for bonding is obtained, so that the connection between the lead frame and the semiconductor element is ensured. And a highly reliable semiconductor element can be obtained.

さらに、金属溶解に伴なうエッチング液の劣化に対し
ても、エッチング速度の低下に応じてエッチング時間を
変えるだけで、インナーリードの先端形状に悪影響を与
えることなく対応できるので、一定形状のリードフレー
ムを安定的に製造することができる。
Furthermore, even if the etching solution is deteriorated due to metal dissolution, it can be dealt with without adversely affecting the tip shape of the inner lead simply by changing the etching time according to the decrease in the etching rate. The frame can be manufactured stably.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明の半導体用多ピンリードフレームの製
造方法にて製造されるリードフレームの一例の平面図で
ある。 第2a図は、本発明の半導体用多ピンリードフレームの製
造方法の一実施例を示す部分拡大平面図である。 第2b図は、本発明の半導体用多ピンリードフレームの製
造方法で製造されるリードフレームのインナーリード先
端部を示す部分拡大平面図である。 第3図は、本発明の半導体用多ピンリードフレームの製
造方法により製造されるリードフレームのインナーリー
ド先端部の所定寸法に切断される前の状態を示す部分拡
大断面図である。 第4a図および第4b図は、従来の半導体用リードフレーム
の製造方法を示す部分拡大平面図である。 符号の説明 1……リードフレーム、 2……支持枠、 3……アウターリード、 4……インナーリード、 5……素子配設部、 6……ガイド孔、 7,15……先端部、 8,10……レジスト層、 9……金属薄板、 11……レジスト開口部、 12……ノッチ 16……突起
FIG. 1 is a plan view of an example of a lead frame manufactured by the method for manufacturing a multi-pin lead frame for semiconductor according to the present invention. FIG. 2a is a partially enlarged plan view showing one embodiment of the method for manufacturing a multi-pin lead frame for semiconductor of the present invention. FIG. 2b is a partially enlarged plan view showing a tip portion of an inner lead of a lead frame manufactured by the method of manufacturing a multi-pin lead frame for semiconductor of the present invention. FIG. 3 is a partially enlarged cross-sectional view showing a state before the lead frame tip portion of the lead frame manufactured by the method of manufacturing a multi-pin lead frame for semiconductor according to the present invention is cut to a predetermined size. 4a and 4b are partially enlarged plan views showing a conventional method for manufacturing a lead frame for a semiconductor. DESCRIPTION OF SYMBOLS 1 ... lead frame, 2 ... support frame, 3 ... outer lead, 4 ... inner lead, 5 ... element disposition part, 6 ... guide hole, 7,15 ... tip part, 8 , 10 ... resist layer, 9 ... metal sheet, 11 ... resist opening, 12 ... notch 16 ... projection

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体素子と結線されるインナーリードを
有する半導体用リードフレームを、金属薄板を所定のパ
ターンにエッチング加工することにより製造するに際
し、前記エッチング加工により得られる前記インナーリ
ードの寸法を最終の所定寸法より長く形成すると同時
に、該エッチング加工により前記インナーリードの最終
の所定寸法位置にハーフエッチングされたノッチを形成
し、前記エッチング加工後に前記インナーリードの先端
部を前記ノッチ部分より切断して所定の長さに加工する
ことを特徴とする半導体用多ピンリードフレームの製造
方法。
When manufacturing a lead frame for a semiconductor having inner leads connected to a semiconductor element by etching a thin metal plate into a predetermined pattern, the dimensions of the inner leads obtained by the etching process are finally adjusted. At the same time as being formed longer than a predetermined dimension, a half-etched notch is formed at the final predetermined dimension position of the inner lead by the etching process, and the tip of the inner lead is cut from the notch portion after the etching process. A method for manufacturing a multi-pin lead frame for a semiconductor, comprising processing to a predetermined length.
JP63167533A 1988-07-05 1988-07-05 Method of manufacturing multi-pin lead frame for semiconductor Expired - Lifetime JP2637175B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63167533A JP2637175B2 (en) 1988-07-05 1988-07-05 Method of manufacturing multi-pin lead frame for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63167533A JP2637175B2 (en) 1988-07-05 1988-07-05 Method of manufacturing multi-pin lead frame for semiconductor

Publications (2)

Publication Number Publication Date
JPH0216759A JPH0216759A (en) 1990-01-19
JP2637175B2 true JP2637175B2 (en) 1997-08-06

Family

ID=15851460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63167533A Expired - Lifetime JP2637175B2 (en) 1988-07-05 1988-07-05 Method of manufacturing multi-pin lead frame for semiconductor

Country Status (1)

Country Link
JP (1) JP2637175B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010759A (en) * 1983-06-30 1985-01-19 Toshiba Corp Lead frame

Also Published As

Publication number Publication date
JPH0216759A (en) 1990-01-19

Similar Documents

Publication Publication Date Title
US5683943A (en) Process for etching a semiconductor lead frame
JPH07297149A (en) Semiconductor device and fabrication thereof
US3079254A (en) Photographic fabrication of semiconductor devices
US6008068A (en) Process for etching a semiconductor lead frame
JPH10229153A (en) Manufacturing method of lead frame
JP2637175B2 (en) Method of manufacturing multi-pin lead frame for semiconductor
JPH0245967A (en) Manufacture of lead frame for semiconductor device
KR100231836B1 (en) Etching method of leadframe
JPH08316392A (en) Lead frame and manufacture thereof
JP2003204024A (en) Method for producing lead frame
JP6156745B2 (en) Lead frame for semiconductor device and manufacturing method thereof
JPH05299810A (en) Etching solution for forming wiring pattern
JP3418769B2 (en) Lead frame manufacturing method and lead frame
KR100375099B1 (en) Lead frame and manufacturing method
JPS6218059A (en) Manufacture of lead frame
JPH0548928B2 (en)
JPS6372889A (en) Production of lead frame
JPH06161093A (en) Photomask for production of lead frame
JPS5824020B2 (en) semiconductor equipment
KR100379094B1 (en) A structure and manufacturing method of the lead frame for semiconductor packages
JPH07231061A (en) Processing of lead frame
JPH01147848A (en) Manufacture of lead frame for ic
JPH11126859A (en) Manufacture of lead frame
JPH02284453A (en) Manufacture of lead frame for semiconductor integrated circuit
JPS6229511B2 (en)