JP2636339B2 - On-screen mixing circuit - Google Patents

On-screen mixing circuit

Info

Publication number
JP2636339B2
JP2636339B2 JP14108088A JP14108088A JP2636339B2 JP 2636339 B2 JP2636339 B2 JP 2636339B2 JP 14108088 A JP14108088 A JP 14108088A JP 14108088 A JP14108088 A JP 14108088A JP 2636339 B2 JP2636339 B2 JP 2636339B2
Authority
JP
Japan
Prior art keywords
signal
circuit
screen
input
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14108088A
Other languages
Japanese (ja)
Other versions
JPH01309590A (en
Inventor
千里 中尾
健二 原
洋一 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14108088A priority Critical patent/JP2636339B2/en
Publication of JPH01309590A publication Critical patent/JPH01309590A/en
Application granted granted Critical
Publication of JP2636339B2 publication Critical patent/JP2636339B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、文字多重内蔵テレビジョン受像機のオンス
クリーン混合回路に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an on-screen mixing circuit of a television receiver with built-in character multiplexing.

従来の技術 当初、テレビジョン受像機に対し、文字多重デコーダ
はアダプタ形式で別個に形成され、別々に販売されてい
た。従って、今日の文字多重内蔵テレビジョン受像機
は、単に文字多重アダプタを内蔵したテレビジョンであ
り、オンスクリーン混合回路は、第3図に示す様に集積
回路化された切換回路30によって、オンスクリーン信号
と文字多重信号を切換えて、文字多重信号とオンスクリ
ーン信号を合わせていた。
2. Description of the Related Art Initially, for a television receiver, a character multiplex decoder was formed separately in the form of an adapter and sold separately. Therefore, today's television receivers with built-in character multiplexing are simply televisions with built-in character multiplexing adapters, and the on-screen mixing circuit is switched on-screen by a switching circuit 30 integrated as shown in FIG. The signal and the character multiplex signal are switched to match the character multiplex signal and the on-screen signal.

すなわち、オンスクリーン・ブランキング信号(以後
O−BLKと呼ぶ)およびO−BLK信号を受けるトランジス
タ31によって、O−BLKの期間のみオンスクリーン信号
とし、それ以外は文字多重信号となる出力信号を切換回
路30の出力端より得ていた。この信号は、図示していな
いが後段でテレビ放送によるRGB信号と切換られ、画面
に表示される。第3図で、オンスクリーン信号と、文字
多重信号を切換える切換回路30は1・2・3ピンに文字
多重のRGB信号、11・12・13ピンにオンスクリーンのRGB
信号がそれぞれ入力され、4ピンに加えられるO−BLK
信号により文字多重RGB信号とオンスクリーンRGB信号と
が切換られ、5・6・8ピンより、オンスクリーン信号
を合わせた文字多重信号が出力される。この信号は後段
でO−BLK信号と文字多重のYs信号によりテレビジョン
のRGB信号と切換られる。
That is, the on-screen blanking signal (hereinafter referred to as "O-BLK") and the transistor 31 receiving the O-BLK signal are used to switch the output signal which is an on-screen signal only during the O-BLK period and which is otherwise a character multiplex signal. It was obtained from the output of circuit 30. Although not shown, this signal is switched to an RGB signal by television broadcasting at a later stage and displayed on a screen. In FIG. 3, a switching circuit 30 for switching between an on-screen signal and a character multiplex signal has a character multiplex RGB signal on pins 1, 2, and 3 and an on-screen RGB signal on pins 11, 12, and 13.
O-BLK to which signals are respectively input and added to pin 4
The signal is switched between a character multiplexed RGB signal and an on-screen RGB signal, and a character multiplexed signal combining the on-screen signals is output from pins 5, 6, and 8. This signal is switched to a television RGB signal by an O-BLK signal and a character multiplexed Ys signal at a later stage.

発明が解決しようとする課題 ところが、この文字多重のRGB信号は、全輝度信号と
半輝度信号と全黒信号(信号無しの状態)より構成され
ており、第4図に示す様に、半輝度信号の有無を現わす
信号で、半輝度時に“L"レベルを示すZ信号と、R・G
・B信号により作られている。すなわち、文字多重回路
40で信号処理がなされて、第3図の切換回路30にR、
G、B信号として加えられているのである。第4図にお
いて、41、42はTTLのAND回路であり、43はエミッタ・ホ
ロアのICである。R信号は、TTL AND回路41の10・12ピ
ンより入力され、11ピンよりバッファされたR信号が出
力される。一方、9ピンにはZ信号が印加され、そのAN
D出力は8ピンより出力される。この出力(11ピンと8
ピン)を抵抗R1とR2により混合し、エミッタ・ホロアIC
43の10ピンに入力し、その4ピンより文字多重のR信号
として出力される。G信号・B信号は同様に処理され、
文字多重のR、G、B信号となる。この様に従来は、文
字多重信号を完全な信号としてからオンスクリーン信号
を加えていた為、回路が複雑で、文字多重内蔵テレビジ
ョンの利点が生かされていないものであった。従って、
コストも高かった。
However, the character multiplexed RGB signal is composed of a full luminance signal, a half luminance signal, and a full black signal (no signal), and as shown in FIG. A signal indicating the presence or absence of a signal, a Z signal indicating “L” level at half luminance,
-Made by B signal. That is, a character multiplexing circuit
Signal processing is performed at 40, and R,
It is added as G and B signals. In FIG. 4, 41 and 42 are TTL AND circuits, and 43 is an emitter-follower IC. The R signal is input from pins 10 and 12 of the TTL AND circuit 41, and the buffered R signal is output from pin 11. On the other hand, the Z signal is applied to pin 9 and its AN
The D output is output from pin 8. This output (pins 11 and 8
Pin) is mixed by resistors R1 and R2, and emitter-follower IC
It is input to the 10th pin 43, and is output as a character multiplexed R signal from the 4th pin. G signal and B signal are processed in the same way,
It becomes character multiplexed R, G, B signals. As described above, conventionally, an on-screen signal is added after converting a character multiplex signal into a complete signal, so that the circuit is complicated, and the advantage of the television with built-in character multiplex is not utilized. Therefore,
The cost was also high.

本発明は、上記問題点に鑑み、文字多重信号とオンス
クリーン信号を安価な簡単な回路で合成できる文字多重
回路内蔵のテレビジョン受像機を提供しようとするもの
である。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a television receiver with a built-in character multiplexing circuit that can combine a character multiplexed signal and an on-screen signal with a simple and inexpensive circuit.

課題を解決するための手段 本発明のオンスクリーン混合回路は、オンスクリーン
R、G、B信号およびオンスクリーン・ブランキング信
号を入力し、波形整形してそれぞれの信号を出力する2
入力のAND TTL回路と、文字多重R、G、B信号と極性
が反転されたオンスクリーン・ブランキング信号を入力
とする2入力のAND TTL回路と、文字多重R、G、B信
号と極性の反転されたオンスクリーン・ブランキング信
号と文字多重半輝度信号とを入力する3入力AND TTL回
路と、各AND TTL回路の出力を抵抗結合にて混合して出
力する出力回路とを備えるものである。
Means for Solving the Problems An on-screen mixing circuit according to the present invention receives an on-screen R, G, B signal and an on-screen blanking signal, shapes the waveform, and outputs each signal.
An input AND TTL circuit, a two-input AND TTL circuit that receives a character multiplexed R, G, B signal and an inverted on-screen blanking signal, and a character multiplexed R, G, B signal and polarity It has a three-input AND TTL circuit for inputting an inverted on-screen blanking signal and a character multiplexed half-brightness signal, and an output circuit for mixing and outputting the outputs of the respective AND TTL circuits by resistance coupling. .

作用 本発明のオンスクリーン混合回路は、文字多重内蔵テ
レビジョンの利点を生かし、文字多重信号とオンスクリ
ーン信号を簡単な回路で混合することができ安価に供給
することができるものである。
Function The on-screen mixing circuit of the present invention makes it possible to mix a character multiplexed signal and an on-screen signal with a simple circuit and supply them at low cost, taking advantage of the advantage of a television with built-in character multiplexing.

実 施 例 以下、本発明の一実施例を第1図、第2図を参照して
説明する。
Embodiment An embodiment of the present invention will be described below with reference to FIG. 1 and FIG.

第1図において、入力信号として、オンスクリーンRG
B信号とO−BLK信号、さらに文字多重のRGB信号とZ信
号(文字多重半輝度信号)がある。オンスクリーンのR,
G,B信号とO−BLK信号は、2入力のAND TTL回路1に入
力され、それぞれバッファをされ、それぞれ8、11、
3、6ピンより出力される。6ピンより出力されたO−
BLK信号は、後段の回路へ接続されると同時にトランジ
スタ4にて反転され、2入力のAND TTL回路3の4、
9、12ピンと3入力のAND TTL回路4の3、11、13ピン
に入力される。2入力AND TTL回路2の各ANDゲートZ
R、ZG、ZBの他方の入力には、13、10、5ピンを通して
文字多重のR、G、B信号が加えられる。また、3入力
AND TTL回路3の各ANDゲートHR、HG、HBの残りの2つ
の入力には、文字多重のR、G、B信号とZ信号が加え
られる。従って、O−BLK期間はAND TTL回路3、4の
全てのAND TTL出力は“L"レベルとなり、オンスクリー
ンのRGB信号は、周辺の抵抗値によって決定されるレベ
ルで出力される。
In FIG. 1, on-screen RG is used as an input signal.
There are a B signal and an O-BLK signal, and a character multiplexed RGB signal and a Z signal (character multiplexed half-brightness signal). On-screen R,
The G and B signals and the O-BLK signal are input to a two-input AND TTL circuit 1 and buffered, and are respectively 8, 11, and
Output from pins 3 and 6. O- output from pin 6
The BLK signal is inverted by the transistor 4 at the same time when the BLK signal is connected to the circuit at the subsequent stage.
Input to pins 3, 11, and 13 of AND TTL circuit 4 with pins 9 and 12 and 3 inputs. Each AND gate Z of 2-input AND TTL circuit 2
Character multiplexed R, G, and B signals are applied to the other inputs of R, ZG, and ZB through pins 13, 10, and 5, respectively. Also, 3 inputs
The remaining two inputs of each of the AND gates HR, HG, HB of the AND TTL circuit 3 are supplied with R, G, B and Z signals of character multiplex. Accordingly, during the O-BLK period, all the AND TTL outputs of the AND TTL circuits 3 and 4 are at the “L” level, and the on-screen RGB signals are output at a level determined by the peripheral resistance value.

又、文字多重のR信号は、2入力AND TTL回路2の13
ピンと3入力AND TTL回路3の10ピンに入力され、2入
力AND TTL回路2の11ピンにはO−BLK期間を除いた文
字多重のR信号が出力される。3入力AND TTL回路3の
9ピンにはZ信号が入力されており、8ピンには、O−
BLK期間と文字多重の半輝度期間を除いた文字多重のR
信号が出力される。この2入力AND TTL回路2の11ピン
の出力と3入力AND TTL回路3の8ピンの出力は抵抗を
介して混合され、文字多重のR信号となり、さらにオン
スクリーンのR信号と混合され、後段回路へ接続され
る。第4図に、この信号の波形例を示す。
In addition, the character multiplexed R signal is input to the 13
The input is input to the pin 10 of the 3-input AND TTL circuit 3 and the 11-pin of the 2-input AND TTL circuit 2 outputs a character multiplexed R signal excluding the O-BLK period. The Z signal is input to pin 9 of the 3-input AND TTL circuit 3, and the O-
Character multiplexing R excluding BLK period and character multiplexing half-brightness period
A signal is output. The output of pin 11 of the 2-input AND TTL circuit 2 and the output of pin 8 of the 3-input AND TTL circuit 3 are mixed via a resistor to form a character multiplexed R signal, and further mixed with an on-screen R signal. Connected to the circuit. FIG. 4 shows a waveform example of this signal.

以下同様にG、B信号も処理され、後段回路へ接続さ
れ、後段回路にてテレビ信号と切換られ、画面に表示さ
れる。
Similarly, the G and B signals are processed in the same manner, connected to the subsequent circuit, switched to the television signal in the subsequent circuit, and displayed on the screen.

発明の効果 以上のように本発明のオンスクリーン混合回路は、文
字多重内蔵テレビジョンの利点である同一機器内に文字
多重信号とオンスクリーン信号が共存している点を生か
し、安価に文字多重信号とオンスクリーン信号とを混合
することができるようにしたものであり、特にコスト的
に実用上きわめて有利なものである。
Effect of the Invention As described above, the on-screen mixing circuit of the present invention makes use of the advantage that a character multiplex signal and an on-screen signal coexist in the same device, which is an advantage of a television with a built-in character multiplex, and makes it possible to use a character multiplex signal at low cost. And an on-screen signal can be mixed, which is particularly advantageous in terms of cost and practicality.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明の一実施例におけるオンスクリーン混
合回路の回路図、第2図は、第1図の動作説明のための
信号波形図、第3図は、従来のオンスクリーン信号と文
字多重信号の混合回路の回路図、第4図は、従来の文字
多重信号の処理回路の回路図である。 1、2……2入力AND TTL回路、3……3入力AND TTL
回路、4……トランジスタ。
FIG. 1 is a circuit diagram of an on-screen mixing circuit according to one embodiment of the present invention, FIG. 2 is a signal waveform diagram for explaining the operation of FIG. 1, and FIG. FIG. 4 is a circuit diagram of a conventional circuit for processing a character multiplexed signal. 1, 2, ... 2 input AND TTL circuit, 3 ... 3 input AND TTL
Circuit 4, transistor.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】オンスクリーンR、G、B信号とオンスク
リーン・ブランキング信号を入力し、波形整形してそれ
ぞれの信号を出力する第1の2入力AND TTL回路と、文
字多重R、G、B信号と極性の反転された上記オンスク
リーン・ブランキング信号を入力とする第2の2入力AN
D TTL回路と、上記文字多重R、G、B信号と極性の反
転されたオンスクリーン・ブランキング信号と文字多重
半輝度信号とを入力とする3入力AND TTL回路と、第1
の2入力AND TTL回路のR、G、B出力信号と第2の2
入力AND TTL回路および3入力AND TTL回路の各出力信
号を抵抗結合して出力する出力回路とを備えたオンスク
リーン混合回路。
1. A first two-input AND TTL circuit for receiving on-screen R, G, B signals and an on-screen blanking signal, shaping waveforms and outputting respective signals, and character multiplexing R, G, A second two-input AN that receives the B signal and the on-screen blanking signal whose polarity is inverted.
A D TTL circuit, a three-input AND TTL circuit that receives the character multiplexed R, G, B signals, an on-screen blanking signal with inverted polarity, and a character multiplexed half-brightness signal;
R, G, B output signals of the two-input AND TTL circuit of
An on-screen mixing circuit comprising an output circuit that outputs each output signal of an input AND TTL circuit and a three-input AND TTL circuit by resistance coupling.
JP14108088A 1988-06-08 1988-06-08 On-screen mixing circuit Expired - Lifetime JP2636339B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14108088A JP2636339B2 (en) 1988-06-08 1988-06-08 On-screen mixing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14108088A JP2636339B2 (en) 1988-06-08 1988-06-08 On-screen mixing circuit

Publications (2)

Publication Number Publication Date
JPH01309590A JPH01309590A (en) 1989-12-13
JP2636339B2 true JP2636339B2 (en) 1997-07-30

Family

ID=15283747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14108088A Expired - Lifetime JP2636339B2 (en) 1988-06-08 1988-06-08 On-screen mixing circuit

Country Status (1)

Country Link
JP (1) JP2636339B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132781U (en) * 1991-05-30 1992-12-09 三洋電機株式会社 television receiver

Also Published As

Publication number Publication date
JPH01309590A (en) 1989-12-13

Similar Documents

Publication Publication Date Title
KR900017293A (en) Audio and video switching device
EP0355724A3 (en) Two-level ecl multiplexer without emitter dotting
MY105963A (en) Television apparatus with picture in picture processing
KR900017420A (en) TV device
JP2636339B2 (en) On-screen mixing circuit
KR910019461A (en) Color tv receiver
KR970007479B1 (en) Compensation circuit of background display using signal of on screen-display
KR910009856B1 (en) Picture image processing apparatus
JPS63287178A (en) Picture display circuit
CA1207430A (en) Video signal impose circuit
US5561478A (en) Tri-state controlled video switch
KR100223206B1 (en) Apparatus and method for selecting output signal in a video signal processing system
KR850001849Y1 (en) Singnal matching circuit
JPH026470B2 (en)
KR940005992Y1 (en) Apparatus for displaying osd signal and caption signal selectively
JPH036072Y2 (en)
JPH0779475B2 (en) Character multiplex broadcasting receiver
JPH0617391Y2 (en) Television receiver
KR900008099Y1 (en) Common 1h delay circuit for ntsc and pal
JPH09181995A (en) Mixing circuit for video signal and osd signal
KR900006835Y1 (en) Teletext chrominance out put device
KR900006723Y1 (en) Image mixing circuit for digital tv
JPH0556365A (en) On-screen display circuit
JP2538091Y2 (en) Multiplex signal processor
JPH04324772A (en) On-screen display circuit