JP2634814B2 - デイジタル位相制御回路 - Google Patents
デイジタル位相制御回路Info
- Publication number
- JP2634814B2 JP2634814B2 JP62134002A JP13400287A JP2634814B2 JP 2634814 B2 JP2634814 B2 JP 2634814B2 JP 62134002 A JP62134002 A JP 62134002A JP 13400287 A JP13400287 A JP 13400287A JP 2634814 B2 JP2634814 B2 JP 2634814B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- phase control
- digital phase
- loop
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000013016 damping Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はスタツフ同期装置の受信側の平滑回路に用い
られるデイジタル位相制御ループ回路に関する。
られるデイジタル位相制御ループ回路に関する。
（従来技術） 従来、この種の位相制御回路においては、過渡応答速
度を最適化するために、系の制動係数ρをρ＝１に設定
するのが一般的であつた。
度を最適化するために、系の制動係数ρをρ＝１に設定
するのが一般的であつた。
（発明が解決しようとする問題点） 上述の従来の方式においては、完全２次系のデイジタ
ル位相制御回路を用いた場合、固有周波数ωｎの点にお
いて系のループゲインがプラスになる点が生じるという
欠点がある。また完全２次系のデイジタル位相制御回路
を用いた場合、制動係数ρ＝１にしても過渡応答速度は
必ずしも最適化されていないことが判明した。
ル位相制御回路を用いた場合、固有周波数ωｎの点にお
いて系のループゲインがプラスになる点が生じるという
欠点がある。また完全２次系のデイジタル位相制御回路
を用いた場合、制動係数ρ＝１にしても過渡応答速度は
必ずしも最適化されていないことが判明した。
本発明は上述の問題点を解決し、固有周波数ωｎの点
における系のループゲインがプラスになるのを抑制し、
かつステツプ応答特性を改善し得るデイジタル位相制御
回路を提供することにある。
における系のループゲインがプラスになるのを抑制し、
かつステツプ応答特性を改善し得るデイジタル位相制御
回路を提供することにある。
（問題点を解決するための手段） 本発明は、完全２次系のデイジタル位相制御回路にお
いて、系の制動係数ρをρ≫１となるように設定したも
のである。
いて、系の制動係数ρをρ≫１となるように設定したも
のである。
（実施例） 次に、本発明を、図面を参照して実施例につき説明す
る。
る。
第１図は本発明の実施例に係る完全２次系のデイジタ
ル位相制御回路のブロック図であり、また第２図は本発
明の実施例を線形ループモデルで示した図である。第１
図において、本実施例のデイジタル位相制御回路は、多
値量子化位相比較器11と、K1,K2,K3のカウンタ12,13,14
と、レートマルチプライヤ回路15と、１パルス付加／除
去回路18と、Ｒ分周器19と、前記位相比較器11および１
パルス付加／除去回路18にクロツクパルスを与える高速
クロツク発振器20と、ORゲート23,26,17および21と、ゲ
ート16,22とを有している。24および25はそれぞれ多値
量子化位相比較器11の入力信号および出力信号である。
ル位相制御回路のブロック図であり、また第２図は本発
明の実施例を線形ループモデルで示した図である。第１
図において、本実施例のデイジタル位相制御回路は、多
値量子化位相比較器11と、K1,K2,K3のカウンタ12,13,14
と、レートマルチプライヤ回路15と、１パルス付加／除
去回路18と、Ｒ分周器19と、前記位相比較器11および１
パルス付加／除去回路18にクロツクパルスを与える高速
クロツク発振器20と、ORゲート23,26,17および21と、ゲ
ート16,22とを有している。24および25はそれぞれ多値
量子化位相比較器11の入力信号および出力信号である。
第２図を参照すれば、ループの順方向利得は、 μ＝K1・K2（１＋K3・K4/S）・KT/S で与えられる。ここで１＋K3・K4/Sはループフイルタと
して作用し、伝達関数Ｆ（ｓ）となる。したがつて、 μ＝（K1・K2）・｛Ｆ（ｓ）｝・（KT/S） ＝Ｋ・Ｆ（ｓ）/S となる。また帰還量はβ＝１である。
して作用し、伝達関数Ｆ（ｓ）となる。したがつて、 μ＝（K1・K2）・｛Ｆ（ｓ）｝・（KT/S） ＝Ｋ・Ｆ（ｓ）/S となる。また帰還量はβ＝１である。
ここで入出力の伝達関数を求めると、負帰還方程式
は、 上記式の分母は次の形の２次式であると考えることが
出来る。即ち、 従つて、 と変形すると、固有周波数ωｎは で与えられる。
は、 上記式の分母は次の形の２次式であると考えることが
出来る。即ち、 従つて、 と変形すると、固有周波数ωｎは で与えられる。
また制動係数（ダンピング率）ρは、 で与えられる。
従つて、２次ループの伝達関数は、 として完全２次系の伝達関数が得られる。ここで正弦波
Jitterに対する応答を求めると、正弦波Jitterに対する
応答はＳ＝ｊωと置くことによつて得られる。ここで複
素数の乗算法則から、 が得られ、従つて２次ループ系の伝達関数のパワーゲイ
ン|H（ω）|2を求めると、 で与えられる。
Jitterに対する応答を求めると、正弦波Jitterに対する
応答はＳ＝ｊωと置くことによつて得られる。ここで複
素数の乗算法則から、 が得られ、従つて２次ループ系の伝達関数のパワーゲイ
ン|H（ω）|2を求めると、 で与えられる。
ここで正規化周波数ω／ωｎを変数として制動係数ρ
をパラメータにして周波数応答、即ち減衰量を求める
と、第３図のような応答特性が得られる。第３図から明
らかなように、制動係数ρが小さくなるにつれて、固有
周波数ωｎの点でループゲインがプラスになつてゆくの
が分る。
をパラメータにして周波数応答、即ち減衰量を求める
と、第３図のような応答特性が得られる。第３図から明
らかなように、制動係数ρが小さくなるにつれて、固有
周波数ωｎの点でループゲインがプラスになつてゆくの
が分る。
次に、完全２次系デイジタル位相制御回路における過
渡応答を求める。今、系の総合変換関数をｈ（ｔ）で表
現し、入力信号をｘ（ｔ）で表わすと、その出力波形ｙ
（ｔ）は、 ｙ（ｔ）＝Ｈ（ｔ）＊Ｘ（ｔ） なるたたみこみ（Convolution）で表わされる。
渡応答を求める。今、系の総合変換関数をｈ（ｔ）で表
現し、入力信号をｘ（ｔ）で表わすと、その出力波形ｙ
（ｔ）は、 ｙ（ｔ）＝Ｈ（ｔ）＊Ｘ（ｔ） なるたたみこみ（Convolution）で表わされる。
これはラプラス変換を施せば、 Ｙ（ｓ）＝Ｈ（ｓ）・Ｘ（ｓ） で表わされ、再度逆変換を施せば、 ｙ（ｔ）＝L-1〔Ｈ（ｓ）・Ｘ（ｓ）〕 で与えられる。
ここでは単位ステツプ関数を入力した場合の系の応答
を求める。この場合、入力信号は、 ｘ（ｔ）＝ｕ（ｔ）すなわち である。従つて ここで判別方程式は、 Ｄ＝４（ωｎ）２（ρ２−１） である。
を求める。この場合、入力信号は、 ｘ（ｔ）＝ｕ（ｔ）すなわち である。従つて ここで判別方程式は、 Ｄ＝４（ωｎ）２（ρ２−１） である。
今、判別方程式がＤ＜１の場合すなわちρ＜１の場合
には、 ここで K0＝１ を得る。ここで逆変換を行うと、 又、判別方程式がＤ＞１すなわちρ＞１の場合は、 次に、判別方程式がＤ＝１すなわちρ＝１の場合につ
いて求める。
には、 ここで K0＝１ を得る。ここで逆変換を行うと、 又、判別方程式がＤ＞１すなわちρ＞１の場合は、 次に、判別方程式がＤ＝１すなわちρ＝１の場合につ
いて求める。
ここで K0＝１ K1＝ωｎ K2＝−１ を得る。ここで逆変換を行うと、 ステツプ応答特性を制動係数ρをパラメータにして計
算した結果を第４図ないし第11図に示す。これからも明
らかなように制動特性ρが大となる程、応答特性が改善
されるのが分る。
算した結果を第４図ないし第11図に示す。これからも明
らかなように制動特性ρが大となる程、応答特性が改善
されるのが分る。
（発明の効果） 以上説明したように本発明は、完全２次系のデイジタ
ル位相制御回路において、系の制動係数ρをρ≫１に設
定することにより、固有周波数ωｎの点における系のル
ープゲインがプラスになることを抑制し、それと同時に
第11図にも示すようにステツプ応答の応答特性を改善で
きるという効果がある。
ル位相制御回路において、系の制動係数ρをρ≫１に設
定することにより、固有周波数ωｎの点における系のル
ープゲインがプラスになることを抑制し、それと同時に
第11図にも示すようにステツプ応答の応答特性を改善で
きるという効果がある。
第１図は本発明の実施例に係る完全２次系デイジタル位
相制御回路のブロツク図、第２図は本発明の実施例を系
の線形モデルで示した図、第３図は系の周波数応答を示
す図、第４図〜第11図は種々の制動係数に対する系のス
テツプ応答を示す図である。 11……多値量子化位相比較器、 12……K1カウンタ、13……K2カウンタ、 14……K3カウンタ、 15……レートマルチプライヤ回路、 16,22……ゲート、 17,21,23,26……ORゲート、 18……１パルス付加／除去回路、 19……Ｒ分周器、 20……高速クロツク発振器、 24……入力信号、25……出力信号。
相制御回路のブロツク図、第２図は本発明の実施例を系
の線形モデルで示した図、第３図は系の周波数応答を示
す図、第４図〜第11図は種々の制動係数に対する系のス
テツプ応答を示す図である。 11……多値量子化位相比較器、 12……K1カウンタ、13……K2カウンタ、 14……K3カウンタ、 15……レートマルチプライヤ回路、 16,22……ゲート、 17,21,23,26……ORゲート、 18……１パルス付加／除去回路、 19……Ｒ分周器、 20……高速クロツク発振器、 24……入力信号、25……出力信号。
Claims (1)
- 【請求項１】完全２次系デイジタル位相制御回路におい
て、系の制御係数（ダンピング率）ρが１よりもはるか
に大きな値に設定されることを特徴とするデイジタル位
相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62134002A JP2634814B2 (ja) | 1987-05-29 | 1987-05-29 | デイジタル位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62134002A JP2634814B2 (ja) | 1987-05-29 | 1987-05-29 | デイジタル位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299542A JPS63299542A (ja) | 1988-12-07 |
| JP2634814B2 true JP2634814B2 (ja) | 1997-07-30 |
Family
ID=15118084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62134002A Expired - Lifetime JP2634814B2 (ja) | 1987-05-29 | 1987-05-29 | デイジタル位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634814B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683135A (en) * | 1979-12-10 | 1981-07-07 | Sony Corp | Pll circuit |
| JPS6047513A (ja) * | 1983-08-26 | 1985-03-14 | Nec Corp | 周波数ずれ吸収回路 |
-
1987
- 1987-05-29 JP JP62134002A patent/JP2634814B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63299542A (ja) | 1988-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0227172B1 (en) | Phase-locked loop coefficient generator for a filter arrangement having a non-rational ratio between input and output sampling frequencies | |
| DE3853669T2 (de) | Schaltung und Verfahren zur Umsetzung der Abtastratenfrequenz. | |
| DE69916585T2 (de) | Einrichtung und verfahren zum takten von digitalen und analogen schaltungen auf einem gemeinsam substrat zur geräuschverminderung | |
| CN108258973B (zh) | 一种马达驱动信号的生成方法及装置 | |
| EP0353399B1 (de) | Digital einstellbare Frequenzteilungsanordnung, insbesondere für Frequenzsynthesizer | |
| JP2634814B2 (ja) | デイジタル位相制御回路 | |
| Bertran | Approximation of digital filters in one and two dimensions | |
| DE69026865T2 (de) | Rauschformungsrequantisierungsschaltkreis | |
| Larssen et al. | When are HJB-equations for control problems with stochastic delay equations finite dimensional | |
| Wan et al. | A simplified approach to analyze complementary sensitivity tradeoffs in continuous-time and discrete-time systems | |
| DE69105132T2 (de) | Digitaler fm-synthesizer für aufnahmeschaltungen. | |
| JPH06105867B2 (ja) | フィルタ係数演算装置 | |
| Hillerström et al. | Robustness properties of repetitive controllers | |
| EP1625655B1 (en) | Method of estimating an intersection between at least two continuous signal representations | |
| CN112072967B (zh) | 一种电机驱动脉冲产生方法、装置及可读存储介质 | |
| Colonius | The maximum principle for relaxed hereditary differential systems with function space end condition | |
| Unbehauen | Low-pass filters with predetermined phase or delay and Chebyshev stopband attenuation | |
| Ishitobi et al. | Zeros of sampled systems with fractional order hold implemented by zero order hold | |
| Nelatury | Additional correction to the impulse invariance method for the design of IIR digital filters | |
| CN118659695B (zh) | 一种控制输入电压的获取方法及相关装置 | |
| Collins et al. | Robust H/sub 2/estimation using the Popov-Tsypkin multiplier | |
| EP0461703A2 (de) | Schaltungsanordnung zur Bitratenanpassung | |
| Chirarattananon et al. | Stable fixed-lag smoothing of continuous time processes | |
| JP2002228693A (ja) | 周波数測定方法および装置およびその処理プログラムを記憶した媒体 | |
| Corthay | Oversampled digital leapfrog filters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |