JP2625802B2 - Recording and playback device - Google Patents

Recording and playback device

Info

Publication number
JP2625802B2
JP2625802B2 JP63004196A JP419688A JP2625802B2 JP 2625802 B2 JP2625802 B2 JP 2625802B2 JP 63004196 A JP63004196 A JP 63004196A JP 419688 A JP419688 A JP 419688A JP 2625802 B2 JP2625802 B2 JP 2625802B2
Authority
JP
Japan
Prior art keywords
signal
memory
recording
address
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63004196A
Other languages
Japanese (ja)
Other versions
JPH01184698A (en
Inventor
彰 松本
和穂 梅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63004196A priority Critical patent/JP2625802B2/en
Publication of JPH01184698A publication Critical patent/JPH01184698A/en
Application granted granted Critical
Publication of JP2625802B2 publication Critical patent/JP2625802B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば定時に放送される天気予報やニュ
ース等の放送番組を記録し再生する場合等に用いて好適
な記録再生装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording / reproducing apparatus suitable for recording and reproducing a broadcast program such as a weather forecast and news broadcast on a regular basis.

〔発明の概要〕[Summary of the Invention]

この発明は、ディジタル信号に変換された入力アナロ
グ信号を記録し再生するメモリを設け、このメモリの記
録時間を設定すると共に再生開始時間を任意に設定する
ようにし、記録し乍ら記録情報を任意の点より再生する
ようにすることにより、記録途中であっても再生開始の
指示をすれば記録開始時又は任意の時点から内容を再生
することができ、常に任意の時点の情報を即座に把握で
きると共に回路の有効利用を図るようにしたものであ
る。
According to the present invention, a memory for recording and reproducing an input analog signal converted into a digital signal is provided, the recording time of the memory is set, and the reproduction start time is arbitrarily set. By playing back from the point, if the playback start instruction is given even during recording, the contents can be played back from the start of recording or any time, and the information at any time can be immediately grasped immediately It is intended to make possible the effective use of the circuit.

〔従来の技術〕[Conventional technology]

例えば定時に放送される天気予報やニュース等の放送
番組を記録する場合に最新の情報を常に保持するために
は現在ではタイマ機能付きのテープレコーダの如き記録
再生装置が用いられている。
For example, a recording / reproducing device such as a tape recorder with a timer function is currently used in order to always keep the latest information when recording a broadcast program such as a weather forecast or news broadcast at a regular time.

また、従来記録情報の再生時における頭切れを防止す
るために半導体メモリを用いた記録再生装置も提案され
ている(特開昭61−225930号公報)。
Further, a recording / reproducing apparatus using a semiconductor memory has been proposed in order to prevent a head break at the time of reproducing recorded information (JP-A-61-225930).

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところで、上述したタイマ機能付のテープレコーダの
如き従来の記録再生装置の場合、所定の記録動作が終了
するまで再生できないので、不便であり、また記録中は
再生回路は休止状態にあるので回路の有効利用を図るこ
とができなかった。
By the way, in the case of a conventional recording / reproducing apparatus such as a tape recorder with a timer function as described above, it is inconvenient because reproduction cannot be performed until a predetermined recording operation is completed. It could not be used effectively.

また、半導体メモリを用いた従来の記録再生装置の場
合、常に頭切れ防止様のために半導体メモリを用いるた
め、記録し乍ら既に記録された情報或いは直前に記録さ
れた情報を再生できない欠点があった。
Further, in the case of a conventional recording / reproducing apparatus using a semiconductor memory, since the semiconductor memory is always used to prevent a break in the head, there is a disadvantage that it is not possible to reproduce already recorded information or information recorded immediately before recording. there were.

この発明は斯る点に鑑みてなされたもので、記録し乍
ら既に記録された情報或いは直前に記録された情報を任
意の点により再生することができる記録再生装置を提供
するものである。
The present invention has been made in view of the above points, and an object of the present invention is to provide a recording / reproducing apparatus which can reproduce information already recorded or information recorded immediately before at any point while recording.

〔課題を解決するための手段〕[Means for solving the problem]

入力アナログ信号をディジタル信号に変換するA/D変
換器(7)と、A/D変換器(7)からのディジタル信号
を所定時間記録し再生するメモリ(9)と、メモリ
(9)から再生されたディジタル信号をアナログ信号に
変換するD/A変換器(10)と、所定周波数のクロック信
号を発生するクロック信号発生器(14)と、このクロッ
ク信号が供給され、メモリ(9)の書き込み制御信号、
読み出し制御信号及びアドレス制御信号を発生すると共
に、前記所定周波数のクロック信号の各周期毎にメモリ
(9)に対して書き込み制御信号と読み出し制御信号を
交互に出力する制御手段(8)及び(15)〜(18)と、
書き込み制御信号によるメモリ(9)への記録時間を予
め設定するタイマ手段(19)と、メモリ(9)に所定時
間記録されたディジタル信号の任意の読み出しアドレス
を設定するアドレス設定手段(20)及び(21)とを備
え、制御手段(8)及び(15)〜(18)は、タイマ手段
(19)の設定開始から設定終了までの間アドレス制御信
号を発生すると共に、メモリ(9)に記録したディジタ
ル信号をアドレス設定手段(20)及び(21)により設定
されたアドレスより記録と同時に再生するように構成し
ている。
A / D converter (7) for converting an input analog signal into a digital signal, memory (9) for recording and reproducing a digital signal from A / D converter (7) for a predetermined time, and reproduction from memory (9) A digital-to-analog converter (10) for converting the converted digital signal into an analog signal, a clock signal generator (14) for generating a clock signal of a predetermined frequency, and the clock signal being supplied to the memory (9). Control signal,
Control means (8) and (15) for generating a read control signal and an address control signal and alternately outputting a write control signal and a read control signal to the memory (9) for each cycle of the clock signal having the predetermined frequency. ) To (18),
Timer means (19) for presetting a recording time in the memory (9) by the write control signal; address setting means (20) for setting an arbitrary read address of the digital signal recorded in the memory (9) for a predetermined time; (21), and the control means (8) and (15) to (18) generate an address control signal from the start of setting of the timer means (19) to the end of setting, and record the address control signal in the memory (9). The digital signal obtained is reproduced simultaneously with recording from the address set by the address setting means (20) and (21).

〔作用〕[Action]

タイマ手段(19)によりメモリ(9)への記録時間が
予め設定され、A/D変換された入力信号が制御手段
(8)及び(15)〜(18)によりこの設定された時間だ
けメモリ(9)に記録されると共に、メモリ(9)に記
録したディジタル信号がアドレス設定手段(20)及び
(21)により設定された任意のアドレスから制御手段
(8)及び(15)〜(18)により記録と同時に再生され
る。これにより、常に任意の時点の情報を即座に把握で
きると共に回路の有効利用を図ることができる。
The recording time in the memory (9) is set in advance by the timer means (19), and the A / D-converted input signal is stored in the memory (9) by the control means (8) and (15) to (18) for the set time. 9), the digital signal recorded in the memory (9) is converted by the control means (8) and (15) to (18) from an arbitrary address set by the address setting means (20) and (21). It is played back simultaneously with recording. As a result, information at any time can always be immediately grasped, and the circuit can be effectively used.

〔実施例〕〔Example〕

以下、この発明の一実施例をラジオ受信機に適用した
場合を例にとり、第1図〜第3図に基づいて詳しく説明
する。
Hereinafter, an embodiment in which one embodiment of the present invention is applied to a radio receiver will be described in detail with reference to FIGS. 1 to 3.

第1図は本実施例の回路構成を示すもので、同図にお
いて、(1)は受信アンテナ、(2)は高周波回路、
(3)は混合回路、(4)は局部発振回路、(5)は中
間周波回路、(6)は検波回路である。
FIG. 1 shows a circuit configuration of the present embodiment. In FIG. 1, (1) is a receiving antenna, (2) is a high-frequency circuit,
(3) is a mixing circuit, (4) is a local oscillation circuit, (5) is an intermediate frequency circuit, and (6) is a detection circuit.

検波回路(6)からの可聴周波信号(アナログ信号)
はA〜D変換器(7)に供給され、ここでマイクロコン
ピュータ(以下、マイコンと云う)(8)からの制御信
号に基づいてディジタル信号に変換され、記録モード時
メモリ(9)の所定位置にマイコン(8)からのアドレ
ス信号に従って記録される。
Audio signal (analog signal) from the detection circuit (6)
Is supplied to an A to D converter (7), where it is converted into a digital signal based on a control signal from a microcomputer (8), and is stored in a predetermined position of a memory (9) in a recording mode. Is recorded according to an address signal from the microcomputer (8).

メモリ(9)に記録されたディジタル信号は再生モー
ド時マイコン(8)からのアナログ信号に従って所定位
置より読み出されてD/A変換器(10)に供給され、ここ
でマイコン(8)からの制御信号に基づいてアナログ信
号に変換され、スイッチ回路(11)を介して低周波回路
(12)に供給されて増幅され、スピーカ(13)より放音
される。スイッチ回路(11)はマイコン(8)からの制
御信号により制御され、通常モードのときは接点N側に
接続され、検波回路(6)からの出力信号を低周波回路
(12)へ通し、特殊モードのときは接点S側に接続さ
れ、D/A変換器(10)からの出力信号を低周波回路(1
2)へ通すように働く。
The digital signal recorded in the memory (9) is read from a predetermined position in accordance with the analog signal from the microcomputer (8) in the reproduction mode, and is supplied to the D / A converter (10). The signal is converted into an analog signal based on the control signal, supplied to a low-frequency circuit (12) via a switch circuit (11), amplified, and emitted from a speaker (13). The switch circuit (11) is controlled by a control signal from the microcomputer (8). In the normal mode, the switch circuit (11) is connected to the contact N side, and passes an output signal from the detection circuit (6) to the low-frequency circuit (12) to perform special operation. In the mode, it is connected to the contact S side and outputs the output signal from the D / A converter (10) to the low-frequency circuit (1
2) Work to pass.

(14)は第2図Aに示すようなクロック信号S1を発生
するクロック発生回路であり、このクロック発生回路
(14)からのクロック信号S1の周波数はA/D変換器
(7)からのディジタル信号の周波数をfsとすると例え
ば2fsに設定される。クロック信号S1はメモリ(9)へ
チップエナーブル(CE)信号として供給されると共にマ
イコン(8)へマスタクロック信号として供給される。
また、クロック信号S1はアンド回路(15),(16)の一
方の入力端に供給されると共に1/2分周器(17)へ供給
され、ここで1/2分周されてその出力側に第2図Bに示
すような信号S2が得られる。この信号S2はアンド回路
(15)の他方の入力端にインバータ(18)を介して供給
されると共にアンド回路(16)の他方の入力端に直接供
給される。従って、アンド回路(15)及び(16)の出力
側には夫々第2図C及びDに示すような信号S3及びS4
得られる。信号S3はメモリ(9)へリードイネーブル
(RE)信号として供給され、信号S4はメモリ(9)へラ
イトイネーブル(WE)信号として供給される。従って、
メモリ(9)は信号S2の立上りで読出しモードとなり、
立下りでは書込みモードとなる。
(14) is a clock generating circuit for generating a clock signals S 1 as shown in FIG. 2 A, from the frequency of the clock signals S 1 from the clock generator circuit (14) is A / D converter (7) the frequency of the digital signal is set to f s to the example 2f s. Clock signals S 1 is supplied as the master clock signal to the microcomputer (8) is supplied as the chip Zener Bull (CE) signal to the memory (9).
The clock signals S 1 the AND circuit (15) is supplied to the (16) one of the 1/2 frequency divider is supplied to an input terminal (17), whose output is 1/2 frequency-divided here signal S 2 as shown in FIG. 2 B on the side is obtained. The signal S 2 is supplied directly to the other input terminal of the AND circuit (16) is supplied through an inverter (18) to the other input terminal of the AND circuit (15). Therefore, the AND circuit (15) and (16) respectively to the output side of Figure 2 C and signals S 3 and S 4 as shown in D is obtained. Signal S 3 is the memory (9) is supplied as a read enable (RE) signal, the signal S 4 is supplied as a write enable (WE) signal to the memory (9). Therefore,
Memory (9) becomes the read mode at the rising edge of the signal S 2,
At the fall, the mode is the write mode.

(19)はメモリ(9)の記録時間を選択的に設定する
タイマ、(20)は複数の操作キーを有する操作卓、(2
1)はメモリ(9)の再生開始時間を任意に設定する再
生開始アドレス設定回路である。
(19) a timer for selectively setting the recording time of the memory (9), (20) a console having a plurality of operation keys, (2)
Reference numeral 1) denotes a reproduction start address setting circuit for arbitrarily setting the reproduction start time of the memory (9).

タイマ(19)でメモリ(9)の記録時間を予め何時か
ら何時までと設定すると、その時間になるとタイマ(1
9)からの指令によりマイコン(8)からアドレス信号
がメモリ(9)に供給されてそのアドレス信号に従って
所定位置にA/D変換器(7)からのディジタル信号が記
録され、時間が来ると終了する。
If the recording time of the memory (9) is set in advance from what time to what time with the timer (19), the timer (1
An address signal is supplied from the microcomputer (8) to the memory (9) in response to a command from 9), and a digital signal from the A / D converter (7) is recorded at a predetermined position in accordance with the address signal. I do.

一方、操作卓(20)の例えば第1操作キー(図示せ
ず)を押すと、その指令信号が再生開始アドレス設定回
路(21)に供給され、ここでメモリ(9)に記録された
ディジタル信号の例えば最初のアドレスより読出すよう
にアドレスが設定され、このアドレス設定に基づくマイ
コン(8)からのアドレス信号により既にメモリ(9)
に記録されているディジタル信号の最初のアドレスより
読出しが行われる。
On the other hand, when, for example, a first operation key (not shown) of the console (20) is pressed, the command signal is supplied to the reproduction start address setting circuit (21), where the digital signal recorded in the memory (9) is stored. For example, the address is set so as to be read from the first address, and the memory (9)
Is read from the first address of the digital signal recorded in the.

また、操作卓(20)の例えば第2操作キー(図示せ
ず)を押すと、その指令信号が再生開始アドレス設定回
路(21)に供給され、ここでメモリ(9)に記録された
ディジタル信号の例えば10番目のアドレスより読出すよ
うにアドレスが設定され、このアドレス設定に基づくマ
イコン(8)からのアドレス信号により既にメモリ
(9)に記録されているディジタル信号の10番目のアド
レスより読出しが行われる。
When a second operation key (not shown) of the console (20) is pressed, for example, the command signal is supplied to the reproduction start address setting circuit (21), where the digital signal recorded in the memory (9) is sent. For example, an address is set so as to be read from the tenth address of the digital signal, and an address signal from the microcomputer (8) based on the address setting makes it possible to read the digital signal already recorded in the memory (9) from the tenth address. Done.

このように操作卓(20)には記録情報の任意の点より
再生できるようにその再生アドレスに対応して複数の操
作キーが設けられており、再生時はこれ等の操作キーを
任意に選択すればよい。
As described above, the operation console (20) is provided with a plurality of operation keys corresponding to the reproduction address so that the recorded information can be reproduced from an arbitrary point. At the time of reproduction, these operation keys are arbitrarily selected. do it.

なお、メモリ(9)としては例えば半導体メモリ、固
体メモリ、磁気ディスク、光ディスク等記憶作用を有す
る任意のものを用いてよい。
The memory (9) may be any memory having a storage function, such as a semiconductor memory, a solid-state memory, a magnetic disk, and an optical disk.

いま、マイコン(8)によりスイッチ回路(11)が接
点N側に接続されて通常モードとされているときは検波
回路(6)からの可聴周波信号が低周波回路(2)に直
接供給されて増幅され、スピーカ(13)より放音され
る。
Now, when the microcomputer (8) connects the switch circuit (11) to the contact N side and is in the normal mode, the audio frequency signal from the detection circuit (6) is directly supplied to the low frequency circuit (2). It is amplified and emitted from the speaker (13).

一方マイコン(8)によりスイッチ回路(11)が接点
S側に接続されて特殊モードとされているときは、常に
A/D変換器(7)から第3図Aに示すようなディジタル
信号(記録用データ)がメモリ(9)に供給されている
ので、タイマ(19)で設定した時間になると、このディ
ジタル信号がマイコン(8)からのアドレス信号に基づ
いてメモリ(9)の所定位置に記録される。
On the other hand, when the switch circuit (11) is connected to the contact S side by the microcomputer (8) to set the special mode,
Since a digital signal (recording data) as shown in FIG. 3A is supplied from the A / D converter (7) to the memory (9), when the time set by the timer (19) is reached, this digital signal Is recorded at a predetermined position in the memory (9) based on an address signal from the microcomputer (8).

そして、この記録中に操作卓(20)の例えば第1操作
キーを押すと、これにより再生開始アドレス設定回路
(21)により記録情報の最初のアドレス位置が設定さ
れ、このアドレス位置設定に基づくマイコン(8)から
のアドレス信号により既に記録されている最初のアドレ
ス位置よりディジタル信号が順次読出され、メモリ
(9)からは第3図Bに示すようなディジタル信号(再
生用データ)が取り出され、D/A変換器(10)でアナロ
グ信号に変換されてスイッチ回路(11)及び低周波回路
(12)を通り、スピーカ(13)より放音される。
Then, when, for example, the first operation key of the console (20) is pressed during the recording, the first address position of the record information is set by the reproduction start address setting circuit (21), and the microcomputer based on this address position setting is set. The digital signal is sequentially read from the first address position already recorded by the address signal from (8), and a digital signal (reproduction data) as shown in FIG. 3B is taken out from the memory (9). The signal is converted into an analog signal by a D / A converter (10), passes through a switch circuit (11) and a low-frequency circuit (12), and is emitted from a speaker (13).

勿論操作卓(20)では任意の操作キーを押して、記録
情報の任意の点より再生するようにしてもよい。
Of course, any operation key may be pressed on the console (20) to reproduce the recorded information from any point.

このようにして本実施例では記録し乍ら同時に既に記
録した情報を任意の点から再生して聞くことができる。
そして記録中に低周波回路(12)等の再生回路を動作さ
せることができるので、回路を有効に利用できる。
In this manner, in this embodiment, the information already recorded can be reproduced and heard from any point at the same time as recording.
Since the reproducing circuit such as the low frequency circuit (12) can be operated during recording, the circuit can be used effectively.

なお、上述の実施例では記録中に既に記録してある別
な情報を再生するようにしたが、記録と同時にその記録
情報を再生するようにしてもよい。また、上述の実施例
では実質的に音声信号を記録再生する場合であるが、映
像信号等その他の信号を記録再生する場合にも同様に適
用可能である。
In the above-described embodiment, other information already recorded is reproduced during recording. However, the recorded information may be reproduced simultaneously with recording. In the above-described embodiment, the case where the audio signal is substantially recorded and reproduced is described. However, the present invention can be similarly applied to the case where the other signals such as the video signal are recorded and reproduced.

〔発明の効果〕〔The invention's effect〕

上述の如くこの発明によれば、メモリの記録時間を設
定すると共に再生開始時間を任意に設定し、記録し乍ら
記録情報を任意の点より再生できるようにしたので、記
録途中であっても再生開始の指示をすれば、記録開始又
は任意の時点からの内容を再生でき、常に任意の時点の
情報を即座に把握できると共に回路の有効利用を図るこ
とができる。
As described above, according to the present invention, the recording time of the memory is set and the reproduction start time is arbitrarily set, so that the recorded information can be reproduced from any point while recording. By instructing the start of reproduction, the contents can be reproduced from the start of recording or from an arbitrary point in time, so that the information at any point in time can be immediately grasped and the circuit can be effectively used.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例を示す回路構成図、第2図
及び第3図は第1図の動作説明に供するための信号波形
図である。 (7)はA/D変換器、(8)はマイクロコンピュータ、
(9)はメモリ、(10)はD/A変換器、(19)はタイ
マ、(20)は操作卓、(21)は再生開始アドレス設定回
路である。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIGS. 2 and 3 are signal waveform diagrams for explaining the operation of FIG. (7) is an A / D converter, (8) is a microcomputer,
(9) is a memory, (10) is a D / A converter, (19) is a timer, (20) is a console, and (21) is a reproduction start address setting circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力アナログ信号をディジタル信号に変換
するA/D変換器と、 前記A/D変換器からのディジタル信号を所定時間記録し
再生するメモリと、 前記メモリから再生されたディジタル信号をアナログ信
号に変換するD/A変換器と、 所定周波数のクロック信号を発生するクロック信号発生
器と、 前記クロック信号が供給され、前記メモリの書き込み制
御信号、読み出し制御信号及びアドレス制御信号を発生
すると共に、前記所定周波数のクロック信号の各周期毎
に前記メモリに対して前記書き込み制御信号と前記読み
出し制御信号を交互に出力する制御手段と、 前記書き込み制御信号による前記メモリへの記録時間を
予め設定するタイマ手段と、 前記メモリに所定時間記録されたディジタル信号の任意
の読み出しアドレスを設定するアドレス設定手段と を備え、前記制御手段は、前記タイマ手段の設定開始か
ら設定終了までの間前記アドレス制御信号を発生すると
共に、前記メモリに記録したディジタル信号を前記アド
レス設定手段により設定されたアドレスより記録と同時
に再生するようにしたことを特徴とする記録再生装置。
An A / D converter for converting an input analog signal into a digital signal; a memory for recording and reproducing a digital signal from the A / D converter for a predetermined time; and a digital signal reproduced from the memory. A D / A converter for converting to an analog signal; a clock signal generator for generating a clock signal of a predetermined frequency; and the clock signal being supplied to generate a write control signal, a read control signal, and an address control signal for the memory. Control means for alternately outputting the write control signal and the read control signal to the memory for each cycle of the clock signal having the predetermined frequency; and a preset recording time for the memory by the write control signal. Timer means for setting an arbitrary read address of a digital signal recorded in the memory for a predetermined time; Setting means, wherein the control means generates the address control signal from the start of setting to the end of setting of the timer means, and converts the digital signal recorded in the memory from the address set by the address setting means. A recording / reproducing apparatus characterized in that reproduction is performed simultaneously with recording.
JP63004196A 1988-01-12 1988-01-12 Recording and playback device Expired - Lifetime JP2625802B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63004196A JP2625802B2 (en) 1988-01-12 1988-01-12 Recording and playback device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63004196A JP2625802B2 (en) 1988-01-12 1988-01-12 Recording and playback device

Publications (2)

Publication Number Publication Date
JPH01184698A JPH01184698A (en) 1989-07-24
JP2625802B2 true JP2625802B2 (en) 1997-07-02

Family

ID=11577924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63004196A Expired - Lifetime JP2625802B2 (en) 1988-01-12 1988-01-12 Recording and playback device

Country Status (1)

Country Link
JP (1) JP2625802B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57173198U (en) * 1981-04-25 1982-11-01
JPS5963813A (en) * 1982-10-02 1984-04-11 Kazuyoshi Kanematsu Delay circuit
JPH087600B2 (en) * 1985-03-13 1996-01-29 日本電信電話株式会社 Simultaneous recording / playback device
JPS62219172A (en) * 1986-03-20 1987-09-26 Mitsubishi Electric Corp Picture recording and reproducing device

Also Published As

Publication number Publication date
JPH01184698A (en) 1989-07-24

Similar Documents

Publication Publication Date Title
JP2722193B2 (en) Recording device for electronic still camera
JPS6342341B2 (en)
JP2625802B2 (en) Recording and playback device
JPS61280004A (en) Electronic camera
JPS6142328B2 (en)
JPS63107382A (en) Disk reproducer
JPH0341322Y2 (en)
US5499317A (en) Audio message storing circuit and control method therefor
JPH0510473Y2 (en)
JPS63282961A (en) Adding device for tape recorder
JPS6342340B2 (en)
JPH0643897Y2 (en) Flag signal detection device for electronic still camera
KR910004616B1 (en) Recording circuit without any signal for an interval of image recording and reproducting apparatus
JPH0732476B2 (en) Still image playback device
JP2723107B2 (en) Additional device for recording / reproducing device
KR100209567B1 (en) Control device for edit and record of vcr in one body type with disk reproducer
JP3080648B2 (en) Switching device for playback speed of optical disc
JPH0356937Y2 (en)
JP3203155B2 (en) Magnetic recording / reproducing device
JP3039227B2 (en) Digital audio signal playback device
JP2661980B2 (en) Magnetic recording / reproducing device
JPS61145783A (en) Digital data reproducer and reproduction signal recording system
KR19980079073A (en) Apparatus and method for temporarily recording audio and voice in an audio system
JPH01245466A (en) Disk reproducing device
JPH06176544A (en) Reproducing device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 11