JP2624834B2 - Label conversion circuit - Google Patents

Label conversion circuit

Info

Publication number
JP2624834B2
JP2624834B2 JP15231889A JP15231889A JP2624834B2 JP 2624834 B2 JP2624834 B2 JP 2624834B2 JP 15231889 A JP15231889 A JP 15231889A JP 15231889 A JP15231889 A JP 15231889A JP 2624834 B2 JP2624834 B2 JP 2624834B2
Authority
JP
Japan
Prior art keywords
cell
circuit
call
input
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15231889A
Other languages
Japanese (ja)
Other versions
JPH0319452A (en
Inventor
義人 櫻井
史朗 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15231889A priority Critical patent/JP2624834B2/en
Publication of JPH0319452A publication Critical patent/JPH0319452A/en
Application granted granted Critical
Publication of JP2624834B2 publication Critical patent/JP2624834B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル電子交換機に係り、特にヘッダ部
及び情報部からなる固定長パケット(以下、「セル」と
称する)を用いて通信情報を交換する自己ルーティング
型交換機における、ヘッダ部の内容を書き換えるラベル
変換回路、及び交換機内部で呼を識別するための参照番
号を割り当てる参照番号割当回路の構成に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital electronic exchange, and in particular, exchanges communication information using a fixed-length packet (hereinafter, referred to as a "cell") comprising a header section and an information section. The present invention relates to a configuration of a label conversion circuit for rewriting the contents of a header portion and a reference number assignment circuit for assigning a reference number for identifying a call inside the exchange in a self-routing type exchange.

〔従来の技術〕[Conventional technology]

従来の代表的な例としては、電子情報通信学会技術報
告(交換システム研究会)SSE88−29「広帯域ISDN用ATM
交換機の試作」(加藤,初鹿野,下江,村上)に示され
ている交換機がある。ラベル変換の方法については上記
文献の図3に示されているが、それによるとラベル変換
テーブルをスイッチに前置し、入力セルの呼識別子をア
ドレスとしてこの変換テーブルを引き、スイッチ内のル
ーティング情報と新たな呼識別子を得る構成となってい
る。ラベル変換テーブルの内容は、呼設定時に交換機の
制御系からデータを送って書き込むようになっている。
A typical example of the conventional technology is the IEICE technical report (switching system workshop) SSE88-29 "ATM for wideband ISDN.
There is an exchange shown in "Prototype of exchange" (Kato, Hatsukano, Shimoe, Murakami). The label conversion method is shown in FIG. 3 of the above-mentioned document. According to this method, a label conversion table is provided in front of a switch, the conversion table is drawn using the call identifier of an input cell as an address, and routing information in the switch is obtained. And a new call identifier. The contents of the label conversion table are written by sending data from the control system of the exchange at the time of call setting.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記従来技術では、大容量のラベル変換テープルが必
要になるという問題があった。呼識別子は通信量に対し
て十分な余裕を持ったビット長にしておく必要があり、
また伝送路の管理単位であるパスの識別と呼の識別子に
相当する回線の識別が必要な場合もあるので、ビット長
としては20ビット以上になると考えられる。従って、変
換テーブルとして用いるメモリは、アドレスだけでも2
20になるため1回線当り数10Mビットから数100Mビット
の容量が必要となる。メモリの高集積化が進んでいると
はいうものの、これは非現実的な値である。
In the above-mentioned prior art, there is a problem that a large-capacity label conversion table is required. The call identifier must have a bit length with sufficient margin for the communication volume.
In some cases, it is necessary to identify a path, which is a management unit of a transmission path, and a line corresponding to a call identifier, so that the bit length is considered to be 20 bits or more. Therefore, the memory used as the conversion table is only 2 addresses.
Since the capacity is 20 , a capacity of several tens of Mbits to several hundreds of Mbits per line is required. This is an unrealistic value, although the integration of the memory is increasing.

本発明の目的は、ラベル変換テーブルの記憶容量が比
較的少なくて済むラベル変換回路を提供することにあ
る。また、本発明の他の目的は、このラベル変換回路を
実現するために必要な参照番号割当回路を提供すること
である。
An object of the present invention is to provide a label conversion circuit that requires a relatively small storage capacity for a label conversion table. Another object of the present invention is to provide a reference number assigning circuit necessary for realizing the label converting circuit.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するための基本的考え方は、呼識別子
を分解し、複数の変換テーブルを用いて一つのテーブル
ガ1チップのメモリ素子で実現可能とすることと、変換
テーブルを階層化し、階層を移るときにアドレス空間を
圧縮することにある。具体的手段を以下に述べる。
The basic idea for achieving the above object is to decompose the call identifier, make it possible to use a plurality of conversion tables and realize it with one table memory device of one chip, make the conversion tables hierarchical, and The idea is to compress the address space when moving. Specific means will be described below.

まず上記第1の目的を達成するために、ヘッダ部に含
まれる呼識別子のビット列を複数に分割し、分割したそ
れぞれをそれぞれに対応する参照番号に変換する複数の
変換テーブルと、該複数の参照番号ビット列を結合した
スイッチ内呼識別番号をスイッチの出端子番号および新
たな呼識別子に変換する変換テーブルとを持つラベル変
換回路を考案した。
First, in order to achieve the first object, a plurality of conversion tables for dividing a bit string of a call identifier included in a header portion into a plurality of parts and converting each of the divided parts into corresponding reference numbers, We have devised a label conversion circuit having a conversion table for converting a call identification number in a switch to which a number bit string is connected into an output terminal number of a switch and a new call identifier.

また、上記ラベル変換回路に、交換制御のための信号
の通信のために用いる信号セルが入力しても回路動作に
不都合をきたさないために、ヘッダ部に含まれるセル種
別情報を検出し、該セルが交換制御のための信号セルか
否かを検出する手段と信号セルであった場合には、呼識
別子を変換しないようにする手段と、該セルの内容を交
換機の制御機構部に伝達する手段とを設けた。
Further, in order to prevent a problem in circuit operation even if a signal cell used for communication of a signal for exchange control is input to the label conversion circuit, cell type information included in a header portion is detected, and Means for detecting whether the cell is a signaling cell for switching control and, if the signaling cell is a signaling cell, means for not converting the call identifier, and transmitting the contents of the cell to the control mechanism of the exchange. Means.

次に、上記第2の目的を達成するために、信号セルを
入力情報とし、該信号セルのヘッダ部に含まれる呼識別
子のビット列を複数に分割し、分割したそれぞれをそれ
ぞれに対応する参照番号に変換する複数の変換テーブル
を持つ参照番号割当回路を考案した。
Next, in order to achieve the second object, a signal cell is used as input information, and a bit string of a call identifier included in a header portion of the signal cell is divided into a plurality of parts, and each of the divided parts is referred to by a corresponding reference numeral. We devised a reference number assignment circuit that has multiple conversion tables that convert to.

さらに、上記参照番号割当回路において、変換テーブ
ルの記憶容量を最小限とするために、分割した呼識別子
を参照番号に変換する変換テーブルの内容が特定のビッ
トパターン(例えばオールゼロ)であることを検出する
比較回路と、比較の結果が特定のビットパターンである
ときに上記変換テーブに新たな参照番号を書き込む手段
と、比較の結果が特定のビットパターンでないときに該
ビットパターンをアドレスとして、書き込み、及び読み
出しが出来る参照番号管理テーブルと、該管理テーブル
の内容がゼロであるか否かを検出し、ゼロである場合に
上記変換テーブル内の上記ビットパターンを特定のビッ
トパターンに書き換える手段と、該管理テーブルの内容
を信号セルに含まれる信号識別情報に基づいつて増減さ
せる手段とを持つ参照番号割当回路を考案した。
Further, in the reference number assignment circuit, in order to minimize the storage capacity of the conversion table, it is detected that the content of the conversion table for converting the divided call identifier into the reference number is a specific bit pattern (for example, all zeros). A comparison circuit that performs a comparison, a means for writing a new reference number to the conversion table when the result of the comparison is a specific bit pattern, and writing the bit pattern as an address when the result of the comparison is not a specific bit pattern, And a reference number management table that can be read, and means for detecting whether or not the content of the management table is zero, and rewriting the bit pattern in the conversion table to a specific bit pattern when the content is zero. Means for increasing or decreasing the content of the management table based on the signal identification information included in the signal cell. It has devised a number assignment circuit.

〔作用〕[Action]

ラベル変換回路の複数の変換テーブルは、情報通信フ
ェーズに於て、情報通信用セルから取り出し、分割され
た呼識別子のビット列を、それぞれそれより少ない桁数
からなる参照番号に変換する。この複数の参照番号を、
結合したビット列で呼を一意に識別する。このビット列
のビット長は、1回線で同時に通信される呼の数に対し
て十分余裕のある数値が表現できるものであればよい。
したがって、本変換テーブルは、呼識別子を参照番号に
変換することでビット長を削減し、呼識別に必要なアド
レス空間を縮小する役目を果たしている。
In the information communication phase, the plurality of conversion tables of the label conversion circuit are extracted from the cell for information communication and convert the bit strings of the divided call identifiers into reference numbers each having a smaller number of digits. These multiple reference numbers,
The call is uniquely identified by the combined bit string. The bit length of this bit string may be any value as long as it can express a numerical value with a sufficient margin for the number of calls simultaneously communicated on one line.
Therefore, the present conversion table serves to reduce the bit length by converting the call identifier into the reference number, and to reduce the address space required for the call identification.

参照番号割当回路は、呼設定フェーズに於て信号セル
に含まれている呼識別子のビット列を分解し、参照番号
に変換する。分解されたビット列は、他の呼識別子を分
解したビット列と値が同等である場合があるが、この場
合は同じ参照番号を割り当てる。但し、同じ参照番号を
割り当てたときは、別に設けてある参照番号管理テーブ
ルにてその参照番号を何回用いたかを記憶する。この記
憶のために要するビット長は、参照番号自体のビット長
よりさらに少なくて済むため、全体のテーブルとして必
要なメモリ量が削減できる。
The reference number assignment circuit decomposes the bit string of the call identifier included in the signal cell in the call setting phase and converts the bit string into a reference number. The disassembled bit string may have the same value as the disassembled bit string in other call identifiers. In this case, the same reference number is assigned. However, when the same reference number is assigned, how many times the reference number is used is stored in a separately provided reference number management table. Since the bit length required for this storage can be even smaller than the bit length of the reference number itself, the amount of memory required for the entire table can be reduced.

〔実施例〕〔Example〕

以下、本発明の実施例を図を用いて説明する。まず第
2図は、自己ルーティング型交換機の構成例の概略ブロ
ック図である。本交換機では、l本の回線を収容し、自
己ルーティングスイッチ300によってセルのスイッチン
グを行う。回線対応部(入線側)100、及び回線対応部
(出線側)200は、回線毎に設けられる回路である。こ
のうち回線対応部(入線側)100は、スイッチに前置さ
れ、1本の入り回線が入力して、またスイッチの入力端
子が出力として接続される。この回線対応部100は、入
力セルの呼識別子の付け替えやスイッチ内ルーティング
情報の付加などラベル変換機能を持つ。一方回線対応部
(出線側)200は、スイッチに後置され、スイッチから
の出力の1本が入力として、また出力回線が出力として
接続される。この回線対応部200では、制御機構400から
の信号セルを受信し、回線対応部(入線側)100の変換
テーブルを書き換える機能を持つ。制御機構部400は、
スイッチの出力のうちの1本が入力として接続され、ス
イッチの入力のうちの1本が出力として接続される。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. First, FIG. 2 is a schematic block diagram of a configuration example of a self-routing type exchange. In this exchange, one line is accommodated, and cell switching is performed by the self-routing switch 300. The line corresponding unit (input line side) 100 and the line corresponding unit (outgoing line side) 200 are circuits provided for each line. Among them, the line corresponding unit (input side) 100 is provided before the switch, one input line is input, and the input terminal of the switch is connected as an output. The line corresponding unit 100 has a label conversion function such as replacement of a call identifier of an input cell and addition of routing information in a switch. On the other hand, the line corresponding unit (outgoing line side) 200 is provided after the switch, and one of the outputs from the switch is connected as an input and the output line is connected as an output. The line corresponding unit 200 has a function of receiving a signal cell from the control mechanism 400 and rewriting the conversion table of the line corresponding unit (input side) 100. The control mechanism 400
One of the outputs of the switch is connected as an input, and one of the inputs of the switch is connected as an output.

次に、各種セルフォーマットを第5図に示す。ここで
は、一例として呼識別子がI1,I2の2つに分解されてい
るものとする。I1,I2は、例えばパス識別子,回線識別
子という意味のあるものでも良いし、単にビット列を区
切ったものでも良い。尚、以下の説明には、特に断わり
なく第5図の記号を用いることがある。
Next, various cell formats are shown in FIG. Here, as an example, it is assumed that the call identifier is decomposed into two, I1 and I2. I1 and I2 may be, for example, meanings such as a path identifier and a line identifier, or may be simply divided bit strings. In the following description, the symbols in FIG. 5 may be used without any particular notice.

第2図で示した自己ルーティング型交換機の呼設定フ
ェーズにおいては、呼設定情報(DN,I1,I2など)を載せ
た信号セルが、回線対応部(入線側)100に到着し、こ
こで制御機構部400に接続する出力端子番号(DA′)と
入力端子番号(SA)を付加され送り出される。制御機構
部400は、信号セルの呼設定情報に含まれる予約された
呼識別子(I1,I2)を基に参照番号(r1,r2)を割り当
て、また出線側の呼識別子として用いる新たな識別子
(I1′,I2′)やスイッチの出力端子番号(DA)などを
決定し、これらの情報を載せた信号セルを回線対応部
(出線側)200へ宛てて送り出す。回線対応部(出線
側)200では、受け取った上記の情報を回線対応部(入
線側)100の変換テーブルに書き込む。ここで回線対応
部(入線側)100と回線対応部(出線側)200は、第1図
に示すように実際には一体化されている。
In the call setup phase of the self-routing type exchange shown in FIG. 2, a signal cell carrying call setup information (DN, I1, I2, etc.) arrives at the line corresponding unit (incoming side) 100, where control is performed. An output terminal number (DA ') and an input terminal number (SA) to be connected to the mechanism section 400 are added and sent out. The control mechanism unit 400 assigns the reference numbers (r1, r2) based on the reserved call identifiers (I1, I2) included in the call setting information of the signaling cell, and a new identifier used as the call identifier on the outgoing line side. (I1 ', I2') and the output terminal number (DA) of the switch are determined, and the signal cell carrying these pieces of information is sent to the line corresponding unit (outgoing line side) 200. The line corresponding unit (outgoing line side) 200 writes the received information in the conversion table of the line corresponding unit (incoming line side) 100. Here, the line corresponding section (input line side) 100 and the line corresponding section (outgoing line side) 200 are actually integrated as shown in FIG.

情報転送フェーズにおいては、回線対応部(入線側)
100へ到着したセルは、ラベル変換が行われ、出力端子
番号などが付加され、自己ルーティングスイッチ300へ
送り出される。スイッチングされたセルは、回線対応部
(出線側)200にて出力端子番号などが除去され、出力
回線へと送り出される。
In the information transfer phase, the line handling section (incoming side)
The cell arriving at 100 is subjected to label conversion, added with an output terminal number and the like, and sent out to the self-routing switch 300. The switched cell has its output terminal number and the like removed in the line corresponding section (outgoing line side) 200 and is sent out to the output line.

第3図に制御機構部400の構成の一例を示す。参照番
号割当回路4100は、回線対応に複数個設ける。入力信号
セルは、振り分け機構4200にて入力端子番号(SA)を基
に振り分けられる。また、各参照番号割当回路4100から
の出力信号セルは、集線機構4300にてまとめられ、自己
ルーティングスイッチ300へと送られる。
FIG. 3 shows an example of the configuration of the control mechanism section 400. A plurality of reference number assignment circuits 4100 are provided for each line. The input signal cells are sorted by the sorting mechanism 4200 based on the input terminal number (SA). The output signal cells from each reference number assignment circuit 4100 are collected by the concentrator 4300 and sent to the self-routing switch 300.

次に、第1図を用いてラベル変換回路の詳細を説明す
る。
Next, the label conversion circuit will be described in detail with reference to FIG.

まず、入回線は、入力レジスタ101、及び遅延回路109
を介して出力レジスタ102に接続される。入力レジスタ1
01から、I1とI2の取り出し線が設けられ、それぞれ変換
テーブル103〔TAB 1c〕、変換テーブル104〔TAB 2c〕の
読みだしアドレス入力へ接続されている。また、I1取り
出し線は、信号セル検出回路106へも接続されている。
変換テーブル103,104の各データ出力線は、変換テーブ
ル105〔TAB 3c〕の読みだしアドレス入力へ接続されて
いる。変換テーブル105のデータ出力線は、ゲート107を
介して、出力レジスタ102へと接続されている。ゲート1
07には、信号セル検出回路106の出力が接続されてい
る。入力端子番号設定回路108の出力は、出力レジスタ1
02へ接続されている。出力レジスタ102の出力は、自己
ルーティングスイッチ300の入り端子のひとつに接続さ
れている。
First, the input line is connected to the input register 101 and the delay circuit 109.
Is connected to the output register 102 via the. Input register 1
From 01, extraction lines for I1 and I2 are provided and connected to the read address inputs of the conversion table 103 [TAB 1c] and the conversion table 104 [TAB 2c], respectively. The I1 extraction line is also connected to the signal cell detection circuit 106.
Each data output line of the conversion tables 103 and 104 is connected to a read address input of the conversion table 105 [TAB 3c]. The data output line of the conversion table 105 is connected to the output register 102 via the gate 107. Gate 1
07 is connected to the output of the signal cell detection circuit 106. The output of the input terminal number setting circuit 108 is output register 1
Connected to 02. The output of the output register 102 is connected to one of the input terminals of the self-routing switch 300.

一方、スイッチの出端子のひとつは、入力レジスタ20
1と遅延回路205を介して、出力レジスタ203へと接続さ
れている。入力レジスタ201からは、各種の取り出し線
が転送レジスタ202へと接続されている。転送レジスタ2
02の各種出力線のうち、呼識別子I1,I2はそれぞれ変換
テーブル103,104の書き込みアドレス入力、及び変換テ
ーブル105の書き込みアドレス入力へ、参照番号r1,r2は
それぞれ変換テーブル103,104のデータ入力へと接続さ
れている。出線側の呼識別子として用いる新たな識別子
(I1′,I2′)やスイッチの出力端子番号(DA)など
は、変換テーブル105のデータ入力へと接続されてい
る。尚、呼識別子クリア回路204は、受け取って用済み
となった信号セルを空きセル化する回路である。
On the other hand, one of the output terminals of the switch is
It is connected to the output register 203 via 1 and the delay circuit 205. From the input register 201, various extraction lines are connected to the transfer register 202. Transfer register 2
Of the various output lines 02, the call identifiers I1 and I2 are respectively connected to the write address inputs of the conversion tables 103 and 104 and the write address input of the conversion table 105, and the reference numbers r1 and r2 are connected to the data inputs of the conversion tables 103 and 104, respectively. ing. New identifiers (I1 ′, I2 ′) used as call identifiers on the outgoing line and output terminal numbers (DA) of the switches are connected to the data input of the conversion table 105. Note that the call identifier clear circuit 204 is a circuit for converting the received and used signal cells into empty cells.

このラベル変換回路の動作を、第6図を用いて説明す
る。第6図には、変換テーブルによる変換の様子が示さ
れている。NビットとMビットに分解された呼識別子I
1,I2は、これらを読みだしアドレスとして、変換テーブ
ル103,104を引くことで、それぞれ参照番号r1,r2に変換
される。次に、r1とr2を結合した数値(例えば、r1が上
位ビット、r2が下位ビットの場合は、「r1+r2」と略記
する)を読みだしアドレスとして、変換テーブル105を
引くことで、新たな呼識別子(I1,I2)と出端子番号(D
A)が得られる。入り端子番号(SA)は、回線の物理的
位置により一意に定まる。これらをセルのヘッダ部に付
加、ないしヘッダ部を変換することで、スイッチ内のセ
ルとする。入力セルが信号セルであった場合は、変換は
行わず、出端子番号として、制御機構部へ接続する端子
番号を付加する。
The operation of the label conversion circuit will be described with reference to FIG. FIG. 6 shows a state of conversion by the conversion table. Call identifier I broken down into N and M bits
1 and I2 are converted to reference numbers r1 and r2 by pulling the conversion tables 103 and 104 using these as read addresses. Next, by reading a conversion table 105 as a read address, a numerical value obtained by combining r1 and r2 (for example, when r1 is the upper bit and r2 is the lower bit, abbreviated as “r1 + r2”), a new call is obtained. Identifiers (I1, I2) and output terminal numbers (D
A) is obtained. The incoming terminal number (SA) is uniquely determined by the physical location of the line. These are added to the header part of the cell, or the header part is converted, thereby forming a cell in the switch. When the input cell is a signal cell, the conversion is not performed, and the terminal number connected to the control mechanism is added as the output terminal number.

以上のような変換方法を採った場合、r1のビット長は
I1より短いnでよく、r2のビット長はI2より短いmでよ
い。なぜならば、呼識別子のビット長をフルに使うほど
の呼が一度に一つの回線で設定されることはないからで
ある。
When the above conversion method is adopted, the bit length of r1 is
N may be shorter than I1, and the bit length of r2 may be m shorter than I2. This is because a call that makes full use of the bit length of the call identifier is not established on one line at a time.

ここで具体的に数置例をあげて比較してみる。N=1
2,M=16,U=10(ビット)の場合、従来の方法即ち一つ
のテーブルで変換する場合は、212+16×12+16+10とな
り、これは約10Gビットのメモリ容量である。一方、n
=m=8とすると212×8+216×(12+16+10)とな
り、これは約2.5Mビットである。前者は非現実的な置で
あるが、後者は1Mビットクラスの1チップメモリが入手
可能な現在、実現可能な値である。
Here, a specific example will be given for comparison. N = 1
In the case of 2, M = 16, U = 10 (bits), in the case of the conventional method, that is, conversion by one table, it is 2 12 + 16 × 12 + 16 + 10, which is a memory capacity of about 10 G bits. On the other hand, n
If = m = 8, then 2 12 × 8 + 2 16 × (12 + 16 + 10), which is about 2.5 Mbits. The former is an unrealistic setting, while the latter is a feasible value at present when a 1-Mbit class one-chip memory is available.

次に、第4図により参照番号割当回路の説明を行う。
スイッチの出端子から第3図で示す振り分け機構4200を
介した入力線は、入力レジスタ4101と出力レジスタ4110
と接続される。呼設定情報等(呼切断情報等も含む信号
情報)の取り出し線は、変換テーブル4111の読みだしア
ドレス入力に接続されている。また、同時に上記情報の
うちI1の部分が変換テーブル4102の読みだしアドレス入
力へと接続されている。変換テーブル4111のデータ出力
は、出力レジスタ4110へと接続されている。変換テーブ
ル4102のデータ出力は、レジスタ4104と比較回路4103へ
と接続されている。比較回路の出力のうち、0でない場
合の出力が、レジスタ4104のイネーブル入力となってい
る。一方、0である場合の出力は、参照番号格納回路41
06〔FIF0 1〕の出力イネーブル入力となっている。レジ
スタ4104の出力は、リセット回路4112を介して出力レジ
スタ4110へと接続されている。また、該出力は同時に参
照番号管理テーブル4105の読みだしアドレス入力と、参
照番号格納回路4106の入力ともなっている。参照番号格
納回路4106のデータ出力は、比較回路4107に接続されて
いる。比較回路4107の出力は、リセット回路4112のリセ
ット入力と、参照番号格納回路4106の入力イネーブル入
力となっている。入力レジスタ4101からは、呼識別子の
部分であるJ1及び信号種別Kの取り出し線が信号種別検
出回路4109へと接続され、その出力はデータインクリメ
ント/デクリメント回路4108へと接続されている。デー
タインクリメント/デクリメント回路4108の出力は、参
照番号管理デーブル4105のデータ入力となっている。
尚、呼識別子の残りの部分であるJ2に対応する回路は、
J1に対応する回路と同様な構成なので、詳細は省略す
る。
Next, the reference number assignment circuit will be described with reference to FIG.
The input line from the output terminal of the switch via the distribution mechanism 4200 shown in FIG.
Connected to An extraction line for call setting information and the like (signal information including call disconnection information and the like) is connected to a read address input of the conversion table 4111. At the same time, the I1 portion of the above information is connected to the read address input of the conversion table 4102. The data output of the conversion table 4111 is connected to the output register 4110. The data output of the conversion table 4102 is connected to the register 4104 and the comparison circuit 4103. Among the outputs of the comparison circuit, the output when it is not 0 is the enable input of the register 4104. On the other hand, when the output is 0, the reference number storage circuit 41
06 [FIF01] is the output enable input. The output of the register 4104 is connected to the output register 4110 via the reset circuit 4112. Further, the output is also an input of a read address of the reference number management table 4105 and an input of the reference number storage circuit 4106. The data output of the reference number storage circuit 4106 is connected to the comparison circuit 4107. The output of the comparison circuit 4107 is the reset input of the reset circuit 4112 and the input enable input of the reference number storage circuit 4106. From the input register 4101, a line for extracting J1 and signal type K, which are call identifier parts, is connected to a signal type detection circuit 4109, and the output thereof is connected to a data increment / decrement circuit 4108. The output of the data increment / decrement circuit 4108 is the data input of the reference number management table 4105.
The circuit corresponding to the remaining part of the call identifier, J2,
Since the configuration is the same as that of the circuit corresponding to J1, the details are omitted.

以上の回路の動作は、第7図に示してある。呼設定情
報に含まれるI1,I2にてそれぞれ変換テーブルを引き、c
1,c2を得る。(以下、I1側のみ説明する。)c1が特定パ
ターン、例えば0である場合は、このI1は初めて用いら
れたものであり、このときは参照番号格納回路から新た
な参照番号としてr1を取り出し、変換テーブル上のc1と
置き換える。一方、c1が0でない場合は、このI1はすで
に使われているので、このc1の値で参照番号管理テーブ
ルを引く。するとそこには、このc1が現在何回使われて
いるかがq1として書かれてあり、呼設定の場合は、さら
にこの値を1つ増加させる。呼の切断の場合は、1つ減
少させる。q1が0の場合は、r1を用いていた全ての呼が
切断されたことに相当するので、r1を参照番号格納回路
へ戻す。同時に、出力レジスタへの転送をやめる。
The operation of the above circuit is shown in FIG. Look up the conversion table for each of I1 and I2 included in the call setting information, and
Get 1, c2. (Hereinafter, only the I1 side will be described.) When c1 is a specific pattern, for example, 0, this I1 is used for the first time, and at this time, r1 is extracted from the reference number storage circuit as a new reference number, Replace with c1 on the conversion table. On the other hand, if c1 is not 0, since this I1 has already been used, the reference number management table is retrieved using the value of c1. Then, the number of times c1 is currently used is written as q1 there, and in the case of call setup, this value is further increased by one. In the case of a call disconnection, it is decremented by one. If q1 is 0, it means that all calls using r1 have been disconnected, and therefore r1 is returned to the reference number storage circuit. At the same time, the transfer to the output register is stopped.

呼設定情報(例えばダイヤル番号:DN)からは、変換
テーブル〔TRANS〕をひいて、新たな呼識別子I1′,I2′
および出端子番号DAを得る。この辺間テーブルの内容
は、一連の呼設定手順の中で図示しない制御系によって
設定されたものである。
From the call setting information (for example, the dial number: DN), the conversion table [TRANS] is used to obtain new call identifiers I1 'and I2'.
And the output terminal number DA. The contents of the inter-edge table are set by a control system (not shown) in a series of call setting procedures.

本回路の変換テーブルも前記のラベル変換テーブルと
同様な構成であり、本構成を採ることによりメモリ容量
の削減が図れる。尚、参照番号管理テーブルは、ビット
幅がn,mよりさらに少なく済み、ワード数も2nないし2m
で良いため必要なメモリ量はきわめて少ない。
The conversion table of the present circuit also has the same configuration as the above-described label conversion table, and the memory capacity can be reduced by adopting this configuration. In the reference number management table, the bit width is smaller than n and m, and the number of words is 2 n to 2 m.
The amount of required memory is extremely small.

〔発明の効果〕〔The invention's effect〕

本発明は以上述べたように、ラベル変換回路に於て、
変換テーブルの分割と階層化を行っているので、単一の
変換テーブルを用いるよりもきわめて少ないメモリ量で
必要な機能を実現できる。
As described above, the present invention provides a label conversion circuit,
Since the conversion table is divided and hierarchized, the required functions can be realized with an extremely small amount of memory compared to using a single conversion table.

また、上記変換テーブルの階層化に有効な参照番号割
当回路においても同様な変換テーブルの分割との階層化
を行っているので、上記ラベル変換回路と同程度のメモ
リ削減が図れる。一例としては、従来方法では約10Gビ
ットものメモリ容量が回線対応に必要である場合に、こ
れの約4000分の1の2.5Mビットのメモリ容量で同等機能
が実現できる。
In addition, in the reference number assigning circuit which is effective for hierarchizing the conversion table, the same division and hierarchization of the conversion table are performed, so that the same amount of memory can be reduced as in the label conversion circuit. As an example, when a conventional method requires a memory capacity of about 10 Gbits for a line, an equivalent function can be realized with a memory capacity of 2.5 Mbits, which is about 1/4000 of this.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例であるラベル変換回路のブロ
ック図、第2図は第1図のラベル変換回路を用いる交換
機の構成図、第3図は第2図の一部である制御機構部の
ブロック図、第4図は本発明の一実施例である参照番号
割当回路のブロック図、第5図は本実施例の交換機で扱
うセルの構造図、第6図は第1図の動作説明図、第7図
は第4図の動作説明図である。 100……回線対応部(入り線側) 200……回線対応部(出線側) 300……自己ルーティングスイッチ 400……制御機構部 103,104,105……変換テーブル 4102……変換テーブル 4105……参照番号管理テーブル 4106……参照番号格納回路
FIG. 1 is a block diagram of a label conversion circuit according to an embodiment of the present invention, FIG. 2 is a block diagram of an exchange using the label conversion circuit of FIG. 1, and FIG. 3 is a part of FIG. FIG. 4 is a block diagram of a reference number assigning circuit according to an embodiment of the present invention, FIG. 5 is a structural diagram of a cell handled by the exchange of this embodiment, and FIG. 6 is a diagram of FIG. FIG. 7 is an explanatory diagram of the operation, and FIG. 7 is an explanatory diagram of the operation of FIG. 100: Line-corresponding section (incoming line side) 200: Line-corresponding section (outgoing line side) 300: Self-routing switch 400: Control mechanism section 103, 104, 105: Conversion table 4102: Conversion table 4105: Reference number management Table 4106 …… Reference number storage circuit

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ヘッダ部及び情報部からなる固定長のセル
を用いて通信情報を交換する自己ルーティング型交換機
において、 前記ヘッダ部に含まれる呼識別子のビット列を複数に分
割し、分割したそれぞれの前記ビット列をそれぞれに対
応する参照番号に変換する複数の変換テーブルと、前記
複数の参照番号ビット列を結合したスイッチ内呼識別番
号をスイッチの出端子番号および新たな呼識別子に変換
する変換テーブルとを有することを特徴とするラベル変
換回路。
1. A self-routing type exchange for exchanging communication information using a fixed-length cell comprising a header section and an information section, wherein a bit string of a call identifier included in the header section is divided into a plurality of bits, and A plurality of conversion tables for converting the bit strings into corresponding reference numbers, and a conversion table for converting the in-switch call identification number obtained by combining the plurality of reference number bit strings into an outgoing terminal number of a switch and a new call identifier. A label conversion circuit, comprising:
【請求項2】上記ヘッダ部に含まれる上記セルの種別情
報を検出し前記セルが交換制御のための信号セルか否か
を検出する手段と、前記セルが前記信号セルである場合
に、呼識別子を未変換とする手段と、前記セルの内容を
上記交換機の制御機構部に伝達する手段とを有すること
を特徴とする特許請求の範囲第1項に記載のラベル変換
回路。
2. A means for detecting the type information of the cell included in the header section and detecting whether the cell is a signaling cell for switching control, and a caller when the cell is the signaling cell. 2. The label conversion circuit according to claim 1, further comprising: means for converting the identifier to unconverted; and means for transmitting the contents of the cell to a control mechanism of the exchange.
【請求項3】上記セルのセル種別が信号セルである場
合、前記セルに付加する出端子番号を上記制御機構部の
入力端子番号とすることで前記信号セルの内容を上記交
換機の制御機構部に伝達することを特徴とする特許請求
の範囲第2項に記載のラベル変換回路。
3. When the cell type of the cell is a signal cell, the output terminal number to be added to the cell is set as the input terminal number of the control mechanism section, so that the contents of the signal cell are controlled by the control mechanism section of the exchange. 3. The label conversion circuit according to claim 2, wherein the signal is transmitted to the label conversion circuit.
JP15231889A 1989-06-16 1989-06-16 Label conversion circuit Expired - Lifetime JP2624834B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15231889A JP2624834B2 (en) 1989-06-16 1989-06-16 Label conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15231889A JP2624834B2 (en) 1989-06-16 1989-06-16 Label conversion circuit

Publications (2)

Publication Number Publication Date
JPH0319452A JPH0319452A (en) 1991-01-28
JP2624834B2 true JP2624834B2 (en) 1997-06-25

Family

ID=15537905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15231889A Expired - Lifetime JP2624834B2 (en) 1989-06-16 1989-06-16 Label conversion circuit

Country Status (1)

Country Link
JP (1) JP2624834B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3159351B2 (en) * 1994-03-03 2001-04-23 日本電気エンジニアリング株式会社 Switch control information management system for exchanges
JP3014080B2 (en) * 1994-12-28 2000-02-28 三菱電機株式会社 Exchange adapter and general-purpose computer
JP3840475B2 (en) 2004-02-04 2006-11-01 石川ガスケット株式会社 Cylinder head gasket
JP4137116B2 (en) * 2005-11-30 2008-08-20 石川ガスケット株式会社 Cylinder head gasket
EP3110085A4 (en) 2014-02-19 2017-10-25 NEC Corporation Network control method, network system, device, and program

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225263A (en) * 1988-03-04 1989-09-08 Nippon Telegr & Teleph Corp <Ntt> Packet communicating system

Also Published As

Publication number Publication date
JPH0319452A (en) 1991-01-28

Similar Documents

Publication Publication Date Title
US5214639A (en) Communication switching element and method for transmitting variable length cells
RU2178624C2 (en) Minicells with variable value of useful load
US7315550B2 (en) Method and apparatus for shared buffer packet switching
US6327244B1 (en) Packet handler
AU673026B2 (en) Hybrid ATM cell switching
KR970704282A (en) Switch Nodes and Methods for Switching STM 셑 in a Circuit-Emulated ATM Switch
JP2960437B2 (en) Packet concentrator, network using the same, and packet switching system
JP2624834B2 (en) Label conversion circuit
KR100200558B1 (en) Apparatus and method for sar of cbr traffic in atm network
KR920009123A (en) Cell switch
JP3103298B2 (en) ATM switch address generation circuit
JPH05268241A (en) Conversion system for header in atm exchange
RU2180992C2 (en) Single-bit resolution switch
US6301259B1 (en) Switch and switching method
JP2869080B2 (en) Buffer control device
JPH0290834A (en) Atm channel equipment and atm line terminal equipment
JPH0969839A (en) Atm exchange and vpi/vci management method for the same
EP0226688B1 (en) Serial link adapter for a communication controller
KR100347330B1 (en) Atm switch being low speed physical layer line card interface
KR100384997B1 (en) Linked-list common memory switch
JP3067368B2 (en) Interface circuit for ATM transmission
JPH06284453A (en) Atm cell switch
JPH02142241A (en) Wide band digital exchanging device
JP3187310B2 (en) Cell header address translator
JPH09284308A (en) Atm cell routing control method and controller therefor