JP2617625B2 - Constant current charging circuit - Google Patents
Constant current charging circuitInfo
- Publication number
- JP2617625B2 JP2617625B2 JP2223591A JP2223591A JP2617625B2 JP 2617625 B2 JP2617625 B2 JP 2617625B2 JP 2223591 A JP2223591 A JP 2223591A JP 2223591 A JP2223591 A JP 2223591A JP 2617625 B2 JP2617625 B2 JP 2617625B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- current
- constant current
- source
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＮｉＣｄ電池のような
２次電池を充電するための定電流充電回路に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant current charging circuit for charging a secondary battery such as a NiCd battery.
【０００２】[0002]
【従来の技術】従来、２次電池を定電流で充電するため
に、図２に示すような定電流回路が利用されている。以
下、この定電流回路の回路構成について説明する。Ｖｒ
ｅｆは基準電圧源であり、その負極はスイッチＳＷａ，
ＳＷｂ，ＳＷｃ，ＳＷｄの各一端に接続されている。ス
イッチＳＷａ，ＳＷｂ，ＳＷｃ，ＳＷｄの各他端は、抵
抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの各一端にそれぞれ接続され
ている。抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの各他端は、Ｐチ
ャンネル型のＭＯＳトランジスタＴｒ1 のドレイン及び
ゲートに接続されている。このＭＯＳトランジスタＴｒ
1 のソースは、基準電圧源Ｖｒｅｆの正極に接続されて
いる。ＭＯＳトランジスタＴｒ1 のゲート及びソース
は、Ｐチャンネル型のＭＯＳトランジスタＴｒ2 のゲー
ト及びソースにそれぞれ接続されている。ＭＯＳトラン
ジスタＴｒ2 のドレインは、Ｎチャンネル型のＭＯＳト
ランジスタＴｒ3 のドレイン及びゲートに接続されてい
る。ＭＯＳトランジスタＴｒ3 のゲート及びソースは、
Ｎチャンネル型のＭＯＳトランジスタＴｒ4 のゲート及
びソースにそれぞれ接続されている。ＭＯＳトランジス
タＴｒ4 のドレインとソースの間には、定電流出力のた
めの端子１，２が接続されている。２次電池を定電流で
充電するには、この端子１，２間を介して２次電池を充
電用の電源に接続するものである。2. Description of the Related Art Conventionally, a constant current circuit as shown in FIG. 2 has been used to charge a secondary battery with a constant current. Hereinafter, the circuit configuration of the constant current circuit will be described. Vr
ef is a reference voltage source, and its negative electrode is a switch SWa,
SWb, SWc, and SWd are connected to one end of each. The other ends of the switches SWa, SWb, SWc, SWd are connected to one ends of the resistors Ra, Rb, Rc, Rd, respectively. Resistors Ra, Rb, Rc, and the other ends of Rd is connected to the drain of the MOS transistor Tr 1 of the P-channel and the gate. This MOS transistor Tr
One source is connected to the positive electrode of the reference voltage source Vref. The gate and source of the MOS transistor Tr 1 are connected to the gate and source of a P-channel type MOS transistor Tr 2 , respectively. The drain of the MOS transistor Tr 2 is connected to the drain of the MOS transistor Tr 3 of the N-channel type and a gate. The gate and source of the MOS transistor Tr 3 are
They are respectively connected to the N-channel type MOS gate and source of the transistor Tr 4 of. Between the drain and source of the MOS transistor Tr 4, terminals 1 and 2 are connected to the constant current output. In order to charge the secondary battery with a constant current, the secondary battery is connected to a power source for charging through the terminals 1 and 2.
【０００３】以下、図２に示す定電流回路の動作につい
て説明する。スイッチＳＷａ，ＳＷｂ，ＳＷｃ，ＳＷｄ
は、いずれかが選択的にＯＮとなり、これにより抵抗Ｒ
ａ，Ｒｂ，Ｒｃ，Ｒｄの任意の組合せで抵抗Ｒｘが形成
される。この抵抗Ｒｘに流れる電流Ｉ1 は、ＭＯＳトラ
ンジスタＴｒ1 のゲート・ソース間電圧をＶｇｓとする
と、次式で与えられる。 Ｉ1 ＝（Ｖｒｅｆ−Ｖｇｓ）／ＲｘThe operation of the constant current circuit shown in FIG. 2 will be described below. Switches SWa, SWb, SWc, SWd
Is selectively turned on, thereby setting the resistance R
A resistor Rx is formed by an arbitrary combination of a, Rb, Rc, and Rd. The current I 1 flowing through the resistor Rx is given by the following equation, where the gate-source voltage of the MOS transistor Tr 1 is Vgs. I 1 = (Vref−Vgs) / Rx
【０００４】また、ＭＯＳトランジスタＴｒ1 のスレシ
ョルド電圧をＶｔｈ、チャネル長をＬ1 、チャネル幅を
Ｗ1 とすると、電流Ｉ1 は次式で与えられる。 Ｉ1 ＝（β／２）（Ｗ1 ／Ｌ1 ）（Ｖｇｓ−Ｖｔｈ）2 そして、この電流Ｉ1 をＭＯＳトランジスタＴｒ1 ，Ｔ
ｒ2 よりなる第１のカレントミラー回路と、ＭＯＳトラ
ンジスタＴｒ3 ，Ｔｒ4 よりなる第２のカレントミラー
回路を通すことにより、定電流出力のための端子１，２
間に定電流Ｉ4 が流れる。If the threshold voltage of the MOS transistor Tr 1 is Vth, the channel length is L 1 , and the channel width is W 1 , the current I 1 is given by the following equation. I 1 = (β / 2) (W 1 / L 1 ) (Vgs−Vth) 2 Then, this current I 1 is supplied to the MOS transistors Tr 1 , T
By passing a first current mirror circuit composed of r 2 and a second current mirror circuit composed of MOS transistors Tr 3 and Tr 4 , terminals 1 and 2 for constant current output are provided.
Constant current I 4 flows between.
【０００５】 Ｉ4 ＝（Ｌ1 ×Ｗ2 ×Ｗ3 ×Ｌ4 ／Ｗ1 ×Ｌ2 ×Ｌ3 ×Ｗ4 ）Ｉ1 ここで、Ｌ1 ，Ｗ1 ，Ｌ2 ，Ｗ2 ，Ｌ3 ，Ｗ3 ，Ｌ4 ，
Ｗ4 は、それぞれＭＯＳトランジスタＴｒ1 ，Ｔｒ2 ，
Ｔｒ3 ，Ｔｒ4 のチャネル長、チャネル幅である。I 4 = (L 1 × W 2 × W 3 × L 4 / W 1 × L 2 × L 3 × W 4 ) I 1 where L 1 , W 1 , L 2 , W 2 , L 3 , W 3 , L 4 ,
W 4 is the MOS transistor Tr 1 , Tr 2 ,
These are the channel lengths and channel widths of Tr 3 and Tr 4 .
【０００６】この定電流回路では、定電流Ｉ4 の誤差を
小さくするために、複数の抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄ
を用意しておき、回路を構成した後、実測値を見た上で
適当な抵抗を選ぶことにより誤差を抑えるものである。
このために、いくつかの抵抗を並列に接続し、各抵抗に
直列にスイッチを挿入する必要があった。[0006] In this constant current circuit, in order to reduce the error of the constant current I 4, a plurality of resistors Ra, Rb, Rc, Rd
Is prepared, and after configuring a circuit, an error is suppressed by selecting an appropriate resistor after observing an actually measured value.
This required connecting several resistors in parallel and inserting a switch in series with each resistor.
【０００７】[0007]
【発明が解決しようとする課題】上述のように、従来の
構成では、スイッチＳＷａ，ＳＷｂ，ＳＷｃ，ＳＷｄと
して用いられるＭＯＳトランジスタのドレイン・ソース
間に電流を流すことになるので、ＭＯＳトランジスタの
サイズを余り小さくすることができない。そして、同じ
理由により、スイッチ用のトランジスタに電流が流れる
際に、わずかではあるが、電圧降下が生じる。従って、
この電圧降下も無視することができない。また、スイッ
チ用のＭＯＳＦＥＴに電流を流すのに十分な電流能力が
基準電圧源Ｖｒｅｆに必要となる。As described above, in the conventional configuration, a current flows between the drain and the source of the MOS transistor used as the switches SWa, SWb, SWc, and SWd. Cannot be made too small. For the same reason, when a current flows through the switching transistor, a slight voltage drop occurs. Therefore,
This voltage drop cannot be ignored. Further, the reference voltage source Vref needs to have a sufficient current capability to allow a current to flow through the switching MOSFET.
【０００８】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、２次電池充電用
の定電流を設定する抵抗回路の抵抗値をスイッチの選択
により微調整できる定電流充電回路において、スイッチ
に流れる電流を抑制することにある。The present invention has been made in view of the above points, and has as its object to finely adjust the resistance of a resistor circuit for setting a constant current for charging a secondary battery by selecting a switch. An object of the present invention is to suppress a current flowing through a switch in a constant current charging circuit that can be used.
【０００９】[0009]
【課題を解決するための手段】本発明の定電流充電回路
は、上記の課題を解決するために、図１に示すように、
複数の抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの直列回路をドレイ
ンに接続された第１のＭＯＳトランジスタＴｒ1 と、第
１のＭＯＳトランジスタＴｒ1 とゲート及びソースを共
通接続されてカレントミラー回路を構成する第２のＭＯ
ＳトランジスタＴｒ2 と、第１のＭＯＳトランジスタＴ
ｒ1 のゲートに出力端子を接続されると共に第１の入
力端子に基準電圧Ｖｒｅｆを印加されたアンプＡと、
前記各抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの端部とアンプＡの
第２の入力端子との間に接続された複数のスイッチＳ
Ｗａ，ＳＷｂ，ＳＷｃ，ＳＷｄと、第２のＭＯＳトラン
ジスタＴｒ2 のドレイン・ソース間を介して充電される
２次電池Ｖ2 とを有することを特徴とするものである。The constant current charging circuit according to the present invention, as shown in FIG.
A first MOS transistor Tr 1 having a drain connected to a series circuit of a plurality of resistors Ra, Rb, Rc and Rd, and a gate and a source commonly connected to the first MOS transistor Tr 1 constitute a current mirror circuit. Second MO
S transistor Tr 2 and first MOS transistor T
an amplifier A having an output terminal connected to the gate of r 1 and a reference voltage Vref applied to a first input terminal;
A plurality of switches S connected between the ends of the resistors Ra, Rb, Rc, Rd and the second input terminal of the amplifier A
Wa, SWb, SWc, those characterized with SWd, to have a secondary battery V 2 which is charged through the second inter-MOS transistors the drain and source of the Tr 2.
【００１０】[0010]
【作用】本発明にあっては、アンプＡの出力により駆動
される第１のＭＯＳトランジスタＴｒ1 を介して抵抗Ｒ
ａ，Ｒｂ，Ｒｃ，Ｒｄに電流Ｉ1が流れ、この電流Ｉ1
が所定値となるように、スイッチＳＷａ，ＳＷｂ，ＳＷ
ｃ，ＳＷｄのいずれかを介してアンプＡの入力端子に
抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄのいずれかの端部の電圧を
フィードバックしているので、スイッチＳＷａ，ＳＷ
ｂ，ＳＷｃ，ＳＷｄには電流は流れない。従って、スイ
ッチ用の半導体素子の小容量化が可能となり、その電圧
降下も問題にはならない。さらに、アンプＡの入力端子
にフィードバックされた電圧を、入力端子に印加さ
れた基準電圧源Ｖｒｅｆの電圧と比較しているものであ
るから、基準電圧源Ｖｒｅｆから抵抗Ｒａ，Ｒｂ，Ｒ
ｃ，Ｒｄに電流を流す必要はなく、基準電圧源Ｖｒｅｆ
の電流容量も小さくて良い。According to the present invention, the resistor R is connected via the first MOS transistor Tr1 driven by the output of the amplifier A.
a, Rb, Rc, the current I 1 to the Rd flow, the current I 1
Are set to predetermined values so that the switches SWa, SWb, SW
Since the voltage at any one of the ends of the resistors Ra, Rb, Rc, and Rd is fed back to the input terminal of the amplifier A via any one of the switches SWa and SWd.
No current flows through b, SWc and SWd. Therefore, the capacity of the semiconductor element for the switch can be reduced, and the voltage drop does not matter. Further, since the voltage fed back to the input terminal of the amplifier A is compared with the voltage of the reference voltage source Vref applied to the input terminal, the resistors Ra, Rb, R
It is not necessary to supply a current to c and Rd, and the reference voltage source Vref
May have a small current capacity.
【００１１】[0011]
【実施例】図１は本発明の一実施例の回路図である。本
実施例では、Ｎチャンネル型のＭＯＳトランジスタＴｒ
1 ，Ｔｒ2 のゲート・ソースを共通としてカレントミラ
ー回路を構成している。ＭＯＳトランジスタＴｒ1 ，Ｔ
ｒ2 のゲートには、オペアンプＡの出力端子が接続さ
れている。オペアンプＡの反転入力端子は、基準電圧
源Ｖｒｅｆの負極に接続されている。基準電圧源Ｖｒｅ
ｆの正極は、抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄを介してＭＯ
ＳトランジスタＴｒ1 のドレインに接続されている。抵
抗Ｒａ，Ｒｂの接続点は、スイッチＳＷａの一端に接続
され、他端はオペアンプＡの非反転入力端子に接続さ
れている。抵抗Ｒｂ，Ｒｃの接続点は、スイッチＳＷｂ
の一端に接続され、他端はオペアンプＡの非反転入力端
子に接続されている。抵抗Ｒｃ，Ｒｄの接続点は、ス
イッチＳＷｃの一端に接続され、他端はオペアンプＡの
非反転入力端子に接続されている。抵抗ＲｄとＭＯＳ
トランジスタＴｒ1 のドレインの接続点は、スイッチＳ
Ｗｄの一端に接続され、他端はオペアンプＡの非反転入
力端子に接続されている。２次電池Ｖ2 は、ＭＯＳト
ランジスタＴｒ2 のドレインとソースを介して充電用の
直流電源Ｖ1 に接続されている。なお、各スイッチＳＷ
ａ，ＳＷｂ，ＳＷｃ，ＳＷｄはＭＯＳトランジスタ等の
半導体素子を用いて構成される。FIG. 1 is a circuit diagram of an embodiment of the present invention. In this embodiment, an N-channel MOS transistor Tr
A current mirror circuit is configured by using the gate and source of 1 and Tr 2 in common. MOS transistors Tr 1 , T
The gate of r 2, the output terminal of the operational amplifier A is connected. The inverting input terminal of the operational amplifier A is connected to the negative terminal of the reference voltage source Vref. Reference voltage source Vre
f through the resistors Ra, Rb, Rc, Rd
It is connected to the drain of the S transistor Tr 1. The connection point between the resistors Ra and Rb is connected to one end of the switch SWa, and the other end is connected to the non-inverting input terminal of the operational amplifier A. The connection point of the resistors Rb and Rc is connected to the switch SWb.
And the other end is connected to the non-inverting input terminal of the operational amplifier A. The connection point between the resistors Rc and Rd is connected to one end of the switch SWc, and the other end is connected to the non-inverting input terminal of the operational amplifier A. Resistance Rd and MOS
The connection point of the drain of the transistor Tr 1 is connected to the switch S
One end of Wd is connected, and the other end is connected to the non-inverting input terminal of the operational amplifier A. 2 battery V 2 is connected to the DC power supply V 1 of the charging via the drain and source of the MOS transistor Tr 2. Each switch SW
a, SWb, SWc and SWd are configured using semiconductor elements such as MOS transistors.
【００１２】以下、本実施例の動作について説明する。
オペアンプＡは入力インピーダンスが高く、反転入力端
子と非反転入力端子はイマジナリーショート（仮想
的短絡）の状態となり、同じ電位となる。反転入力端子
には基準電圧源Ｖｒｅｆが接続されているので、非反
転入力端子には同じ電圧Ｖｒｅｆが加わる。したがっ
て、ＯＮしたスイッチが接続されている端子に電圧Ｖｒ
ｅｆが加わることになる。例えば、スイッチＳＷｂがＯ
Ｎしたとすると、電流Ｉ1 ＝Ｖｒｅｆ／（Ｒａ＋Ｒｂ）
がトランジスタＴｒ1 のドレイン・ソース間を流れる。
そして、カレントミラー回路により電流Ｉ1 に比例した
電流Ｉ2 ＝Ｉ1 （Ｗ2 ×Ｌ1 ）／（Ｌ2 ×Ｗ1 ）が充電
用の直流電源Ｖ1 から２次電池Ｖ2 に充電電流として流
れる。このような構成にすることにより、ＯＮしている
スイッチＳＷｂには電流は流れない。他のスイッチＳＷ
ａ，ＳＷｃ，ＳＷｄがＯＮされた場合も同様である。The operation of this embodiment will be described below.
The operational amplifier A has a high input impedance, the inverting input terminal and the non-inverting input terminal are in an imaginary short (virtual short) state, and have the same potential. Since the reference voltage source Vref is connected to the inverting input terminal, the same voltage Vref is applied to the non-inverting input terminal. Therefore, the voltage Vr is applied to the terminal connected to the switch that has been turned on.
ef will be added. For example, if the switch SWb is O
Assuming N, the current I 1 = Vref / (Ra + Rb)
There flowing between the drain and source of the transistor Tr 1.
Then, the current I 2 = I 1 (W 2 × L 1 ) / (L 2 × W 1 ) proportional to the current I 1 is supplied from the DC power supply V 1 for charging to the secondary battery V 2 by the current mirror circuit. Flows as With this configuration, no current flows through the switch SWb that is ON. Other switch SW
The same applies when a, SWc and SWd are turned on.
【００１３】[0013]
【発明の効果】本発明によれば、定電流を設定する抵抗
回路の抵抗値を微調整するためのスイッチに電流を流す
必要がないので、スイッチに用いる半導体素子のサイズ
を小さくすることができ、回路の集積化に有効である。
また、スイッチに用いる半導体素子に電流が流れる際の
電圧降下を考慮する必要もなく、その分、充電電流の誤
差を小さくすることができるという効果があり、基準電
圧源の電流能力も小さくて済むという効果がある。According to the present invention, it is not necessary to supply a current to the switch for finely adjusting the resistance value of the resistor circuit for setting the constant current, so that the size of the semiconductor element used for the switch can be reduced. This is effective for circuit integration.
In addition, there is no need to consider a voltage drop when a current flows through the semiconductor element used for the switch, so that there is an effect that the error of the charging current can be reduced accordingly, and the current capability of the reference voltage source can be reduced. This has the effect.
【図１】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of one embodiment of the present invention.
【図２】従来例の回路図である。FIG. 2 is a circuit diagram of a conventional example.
Ａ オペアンプ Ｔｒ1 第１のＭＯＳトランジスタ Ｔｒ2 第２のＭＯＳトランジスタ Ｖ2 ２次電池 Ｖｒｅｆ 基準電圧源 ＳＷａ スイッチ ＳＷｂ スイッチ ＳＷｃ スイッチ ＳＷｄ スイッチ Ｒａ 抵抗 Ｒｂ 抵抗 Ｒｃ 抵抗 Ｒｄ 抵抗A operational amplifier Tr 1 first MOS transistor Tr 2 second MOS transistor V 2 2 battery Vref reference voltage source SWa switches SWb switch SWc switch SWd switch Ra resistor Rb resistor Rc resistor Rd resistance
Claims (1)
された第１のＭＯＳトランジスタと、第１のＭＯＳトラ
ンジスタとゲート及びソースを共通接続されてカレント
ミラー回路を構成する第２のＭＯＳトランジスタと、第
１のＭＯＳトランジスタのゲートに出力端子を接続され
ると共に第１の入力端子に基準電圧を印加されたアンプ
と、前記各抵抗の端部とアンプの第２の入力端子との間
に接続された複数のスイッチと、第２のＭＯＳトランジ
スタのドレイン・ソース間を介して充電される２次電池
とを有することを特徴とする定電流充電回路。A first MOS transistor having a drain connected to a series circuit of a plurality of resistors; a second MOS transistor having a gate and a source commonly connected to the first MOS transistor to form a current mirror circuit; An amplifier having an output terminal connected to the gate of the first MOS transistor and a reference voltage applied to the first input terminal, and a connection between an end of each of the resistors and a second input terminal of the amplifier. A constant-current charging circuit, comprising: a plurality of switches; and a secondary battery charged via a drain and a source of a second MOS transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223591A JP2617625B2 (en) | 1991-02-15 | 1991-02-15 | Constant current charging circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223591A JP2617625B2 (en) | 1991-02-15 | 1991-02-15 | Constant current charging circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04261340A JPH04261340A (en) | 1992-09-17 |
| JP2617625B2 true JP2617625B2 (en) | 1997-06-04 |
Family
ID=12077130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2223591A Expired - Lifetime JP2617625B2 (en) | 1991-02-15 | 1991-02-15 | Constant current charging circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617625B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008515378A (en) * | 2004-09-29 | 2008-05-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Charging method and circuit using indirect current detection |
| KR100698200B1 (en) * | 2004-12-31 | 2007-03-22 | 엘지전자 주식회사 | Method for Controlling Current Charging of Mobile Phone |
-
1991
- 1991-02-15 JP JP2223591A patent/JP2617625B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04261340A (en) | 1992-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885477A (en) | Differential amplifier and current sensing circuit including such an amplifier | |
| US6445244B1 (en) | Current measuring methods | |
| EP0814395A3 (en) | Overcurrent sensing circuit for power mos field effect transistor | |
| US5434534A (en) | CMOS voltage reference circuit | |
| JPH0119297B2 (en) | ||
| JPH0327934B2 (en) | ||
| JPH0661816A (en) | Circuit device for limiting of electric current of power mosfet | |
| JP2000505574A (en) | CMOS current mirror | |
| JPS61273796A (en) | Sample holding circuit array | |
| KR100904111B1 (en) | Voltage control circuit | |
| JP2617625B2 (en) | Constant current charging circuit | |
| Inokawa et al. | A merged single-electron transistor and metal-oxide-semiconductor transistor logic for interface and multiple-valued functions | |
| US5510750A (en) | Bias circuit for providing a stable output current | |
| JP3089873B2 (en) | Output circuit | |
| JP2861693B2 (en) | Comparator starting circuit | |
| JP3904077B2 (en) | Charge control device for secondary battery | |
| JPH0774976B2 (en) | Voltage control circuit | |
| US3970874A (en) | Circuitry for controlling shutter time in accordance with a manually adjustable resistor | |
| JP3250249B2 (en) | Constant current charging circuit | |
| JPH0685584A (en) | Comparator | |
| JPH01177867A (en) | Charge pump circuit | |
| JP2607304B2 (en) | Semiconductor integrated circuit device | |
| JPH0263317A (en) | Gate driving circuit for field effect transistor | |
| JPH10276076A (en) | Semiconductor circuit | |
| JP2772069B2 (en) | Constant current circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090311 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090311 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100311 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |