JP2610773B2 - Ａｎｓｉ ｘ３．９２データ暗号化アルゴリズム標準のパフォーマンスを強化したデータ暗号化アルゴリズムを実行するデータ処理システム - Google Patents
Ａｎｓｉ ｘ３．９２データ暗号化アルゴリズム標準のパフォーマンスを強化したデータ暗号化アルゴリズムを実行するデータ処理システムInfo
- Publication number
- JP2610773B2 JP2610773B2 JP5145025A JP14502593A JP2610773B2 JP 2610773 B2 JP2610773 B2 JP 2610773B2 JP 5145025 A JP5145025 A JP 5145025A JP 14502593 A JP14502593 A JP 14502593A JP 2610773 B2 JP2610773 B2 JP 2610773B2
- Authority
- JP
- Japan
- Prior art keywords
- des
- data
- function
- round
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ・システム
に関し、特にＤＥＳアルゴリズムが標準としてデータ暗
号化のために使用されるような暗号化プロセッサに関す
る。
に関し、特にＤＥＳアルゴリズムが標準としてデータ暗
号化のために使用されるような暗号化プロセッサに関す
る。
【０００２】用語の解説 ＤＥＳ データ暗号化規格（Ｄａｔａ Ｅｎｃｒｙｐ
ｔｉｏｎ Ｓｔａｎｄａｒｄ） − キーを用いてデー
タを暗号化し、非暗号化（暗号解読）するためのアルゴ
リズム Ｅ（） セット・パターンに応じた３２ビットから４
８ビットへの拡張 Ｒn ラウンドｎの入力データの右側３２ビット Ｋn ４８ビット・キー Ｌn ラウンドｎの入力データの左側３２ビット ＳＩn ラウンドｎのＳ−ＢＯＸへの入力データの４
８ビット ｎ オペレーションの現在のラウンド本明細書に引用されている文献 本明細書には、本発明の理解を容易にするために、以下
の文献が引用されている。
ｔｉｏｎ Ｓｔａｎｄａｒｄ） − キーを用いてデー
タを暗号化し、非暗号化（暗号解読）するためのアルゴ
リズム Ｅ（） セット・パターンに応じた３２ビットから４
８ビットへの拡張 Ｒn ラウンドｎの入力データの右側３２ビット Ｋn ４８ビット・キー Ｌn ラウンドｎの入力データの左側３２ビット ＳＩn ラウンドｎのＳ−ＢＯＸへの入力データの４
８ビット ｎ オペレーションの現在のラウンド本明細書に引用されている文献 本明細書には、本発明の理解を容易にするために、以下
の文献が引用されている。
【０００３】１．キー制御による暗号化アルゴリズム
（暗号化機能をもつアルゴリズム） ＩＢＭ社規格仕様書、Ｃ−Ｓ ０−３０３１−００１，
１９８９−０３ ２．キー制御による暗号化アルゴリズム記述 ＩＢＭ社仕様書、Ｃ−Ｈ−０−３０３１−００２，Ｃ−
Ｓ ０−３０３１−００１ なお、上記文献は本明細書の一部を構成するものであ
る。
（暗号化機能をもつアルゴリズム） ＩＢＭ社規格仕様書、Ｃ−Ｓ ０−３０３１−００１，
１９８９−０３ ２．キー制御による暗号化アルゴリズム記述 ＩＢＭ社仕様書、Ｃ−Ｈ−０−３０３１−００２，Ｃ−
Ｓ ０−３０３１−００１ なお、上記文献は本明細書の一部を構成するものであ
る。
【０００４】なお、本明細書の記述は本件出願の優先権
の基礎たる米国特許出願第 ／号の明細書の記載に基
づくものであって、当該米国特許出願の番号を参照する
ことによって当該米国特許出願の明細書の記載内容が本
明細書の一部分を構成するものとする。
の基礎たる米国特許出願第 ／号の明細書の記載に基
づくものであって、当該米国特許出願の番号を参照する
ことによって当該米国特許出願の明細書の記載内容が本
明細書の一部分を構成するものとする。
【０００５】
【従来の技術】データ暗号化アルゴリズム（Ｄａｔａ
Ｅｎｃｒｙｐｔｉｏｎ Ａｒｇｏｒｉｔｈｍ−ＤＥＡ）
は、バイナリ・コード・データの暗号化（ｅｎｃｒｙｐ
ｔｉｏｎ，ｅｎｃｉｐｈｅｒ）と非暗号化（ｄｅｃｒｙ
ｐｔｉｏｎ，ｄｅｃｉｐｈｅｒ−暗号解読）のための数
学的アルゴリズムを詳細に記述したものである。暗号化
とは、平文（非暗号テキスト）を判読不能なテキストに
変換することであり、非暗号化とは、暗号化テキストを
平文に戻すように変換することである。ＤＥＡは、キー
を用いた暗号化と非暗号化オペレーションを規定してい
る。暗号化テキストは、暗号化のために使用したときの
同じキーを用いて、平文に回復することが可能になって
いる。このアルゴリズムは一般に知られているので、セ
キュリティ（機密保護）は、キーの保護だけから達成さ
れる。
Ｅｎｃｒｙｐｔｉｏｎ Ａｒｇｏｒｉｔｈｍ−ＤＥＡ）
は、バイナリ・コード・データの暗号化（ｅｎｃｒｙｐ
ｔｉｏｎ，ｅｎｃｉｐｈｅｒ）と非暗号化（ｄｅｃｒｙ
ｐｔｉｏｎ，ｄｅｃｉｐｈｅｒ−暗号解読）のための数
学的アルゴリズムを詳細に記述したものである。暗号化
とは、平文（非暗号テキスト）を判読不能なテキストに
変換することであり、非暗号化とは、暗号化テキストを
平文に戻すように変換することである。ＤＥＡは、キー
を用いた暗号化と非暗号化オペレーションを規定してい
る。暗号化テキストは、暗号化のために使用したときの
同じキーを用いて、平文に回復することが可能になって
いる。このアルゴリズムは一般に知られているので、セ
キュリティ（機密保護）は、キーの保護だけから達成さ
れる。
【０００６】ＤＥＡ規格は多年の間に発達しており、イ
ンターナショナル・ビジネス・マシンズ・コーポレイシ
ョン（ＩＢＭ）は、次の文献に定義されている暗号化ア
ルゴリズムを使用している。
ンターナショナル・ビジネス・マシンズ・コーポレイシ
ョン（ＩＢＭ）は、次の文献に定義されている暗号化ア
ルゴリズムを使用している。
【０００７】１．キー制御による暗号化アルゴリズム
（暗号化機能をもつアルゴリズム） ＩＢＭ社規格仕様書、Ｃ−Ｓ ０−３０３１−００１，
１９８９−０３ ２．キー制御による暗号化アルゴリズム記述 ＩＢＭ社仕様書、Ｃ−Ｈ−０−３０３１−００２，Ｃ−
Ｓ ０−３０３１−００１（１９８９および１９９０以
降） これらの文献は、本発明による改良の対象となっている
規格の実現方法とその準拠方法を示している。
（暗号化機能をもつアルゴリズム） ＩＢＭ社規格仕様書、Ｃ−Ｓ ０−３０３１−００１，
１９８９−０３ ２．キー制御による暗号化アルゴリズム記述 ＩＢＭ社仕様書、Ｃ−Ｈ−０−３０３１−００２，Ｃ−
Ｓ ０−３０３１−００１（１９８９および１９９０以
降） これらの文献は、本発明による改良の対象となっている
規格の実現方法とその準拠方法を示している。
【０００８】暗号化と非暗号化は区別して用いられるこ
とが時々あるが、本発明は両方のために使用されるもの
であるので、以下では、広義の意味で暗号化という用語
を用いることにする。
とが時々あるが、本発明は両方のために使用されるもの
であるので、以下では、広義の意味で暗号化という用語
を用いることにする。
【０００９】
【発明が解決しようとする課題】ＡＮＳＩ Ｘ３．９２
データ暗号化アルゴリズムは一般に広く知られており、
商業銀行やシークレット・サービス企業などのように、
データ・セキュリティ（機密保護）と保全性が重要視さ
れる分野で広く使用されている。このアルゴリズムはソ
フトウェアで実現することが可能であるが、大部分のア
プリケーションでは、所望のパフォーマンスが得られな
いので実用に適していない。従って、ハードウェアで実
現することが強く望まれている。ＣＭＯＳテクノロジに
よる従来技術のＤＥＳハードウェアから得られるパフォ
ーマンスは、テクノロジの制約上、小規模システムと中
規模システムのそれに限られていた。しかし、テクノロ
ジの進歩によって、これらの制約のいくつかは解消さ
れ、現在のＣＭＯＳはハイ・パフォーマンス・アプリケ
ーションに十分に適している。従来のＤＥＳ設計では、
セル・カウントを最小にするために、サイクル当たり１
ラウンドが可能であったのに対し、現在のテクノロジで
は、ＣＭＯＳチップの高密度化テクノロジによって、サ
イクル当たり複数のラウンドが可能になっている。ある
サイクル・タイムのときのラウンド数を最大にするため
には、ロジック実装から見たクリティカル・パス（ｃｒ
ｉｔｉｃａｌ ｐａｔｈ）を判断するためのアルゴリズ
ムを慎重に研究することが要求される。
データ暗号化アルゴリズムは一般に広く知られており、
商業銀行やシークレット・サービス企業などのように、
データ・セキュリティ（機密保護）と保全性が重要視さ
れる分野で広く使用されている。このアルゴリズムはソ
フトウェアで実現することが可能であるが、大部分のア
プリケーションでは、所望のパフォーマンスが得られな
いので実用に適していない。従って、ハードウェアで実
現することが強く望まれている。ＣＭＯＳテクノロジに
よる従来技術のＤＥＳハードウェアから得られるパフォ
ーマンスは、テクノロジの制約上、小規模システムと中
規模システムのそれに限られていた。しかし、テクノロ
ジの進歩によって、これらの制約のいくつかは解消さ
れ、現在のＣＭＯＳはハイ・パフォーマンス・アプリケ
ーションに十分に適している。従来のＤＥＳ設計では、
セル・カウントを最小にするために、サイクル当たり１
ラウンドが可能であったのに対し、現在のテクノロジで
は、ＣＭＯＳチップの高密度化テクノロジによって、サ
イクル当たり複数のラウンドが可能になっている。ある
サイクル・タイムのときのラウンド数を最大にするため
には、ロジック実装から見たクリティカル・パス（ｃｒ
ｉｔｉｃａｌ ｐａｔｈ）を判断するためのアルゴリズ
ムを慎重に研究することが要求される。
【００１０】上掲の公知文献はデータ暗号化を行うもの
であるが、暗号化を高速化してパフォーマンスを向上す
るためには、改善が必要である。本発明による新規のＤ
ＥＳ設計は、暗号化と非暗号化を高速化するために開発
されたものである。
であるが、暗号化を高速化してパフォーマンスを向上す
るためには、改善が必要である。本発明による新規のＤ
ＥＳ設計は、暗号化と非暗号化を高速化するために開発
されたものである。
【００１１】ＡＮＳＩＸ３．９２データ暗号化アルゴリ
ズムを実行するデータ処理システムのパフォーマンスを
向上することを目的とする。
ズムを実行するデータ処理システムのパフォーマンスを
向上することを目的とする。
【００１２】さらに、詳述すると、本発明の目的は、任
意のサイクル・タイムでＤＥＳアルゴリズムの実行を高
速化し、その結果として、システム・パフォーマンスの
向上（例えば、毎秒あたりのセキュリティ（機密保護）
トランザクション数の増加）を図って、規格を実行する
ことにある。
意のサイクル・タイムでＤＥＳアルゴリズムの実行を高
速化し、その結果として、システム・パフォーマンスの
向上（例えば、毎秒あたりのセキュリティ（機密保護）
トランザクション数の増加）を図って、規格を実行する
ことにある。
【００１３】
【課題を解決するための手段】このような目的を達成す
るために、本発明では、ａ）アルゴリズムを分析するこ
とによってクリティカル・パスを識別し、ｂ）アルゴリ
ズムに変更を加えないでロジックを除去し、並べ替える
ようにする。
るために、本発明では、ａ）アルゴリズムを分析するこ
とによってクリティカル・パスを識別し、ｂ）アルゴリ
ズムに変更を加えないでロジックを除去し、並べ替える
ようにする。
【００１４】すなわち、請求項１記載の発明は、ハード
ウェアに実装されたＤＥＳ（データ暗号化規格）アルゴ
リズムをベースとした暗号化設計構造の機能を実行する
データ処理システムであって、ＡＮＳＩ Ｘ３．９２デ
ータ暗号化標準に準拠するハードウェア・データ暗号化
規格（ＤＥＳ）エレメントを含み、該標準エレメントは
データ暗号化処理のために使用される１６ラウンドから
なるクリティカル・パスと標準Ｅテーブルをもつものに
おいて、ＡＮＳＩ Ｘ３．９２データ暗号化ＤＥＳエレ
メントの論理ＸＯＲ機能のステージをラウンド２〜１５
においてクリティカル・パスから取り除き、論理時間遅
延を減少してパフォーマンスの向上を実現する手段を含
み、前記クリティカル・パスは拡張データと、ＤＥＳア
ルゴリズムのｆ関数におけるＳボックスまでのインデッ
クスとなるキーとの間の４８ビットＸＯＲ機能として識
別されており、ＸＯＲ機能が現ラウンド期間に入力デー
タの拡張左半分とキーとの間で実行され、その結果が暗
号化期間にｆ関数の次のラウンドに入力されるようにラ
ウンド２〜１５に対する前記クリティカル・パスが再構
築され、入力データの左半分は標準Ｅテーブルを使用し
てキーのサイズと一致するように事前に拡張されること
を特徴とする。
ウェアに実装されたＤＥＳ（データ暗号化規格）アルゴ
リズムをベースとした暗号化設計構造の機能を実行する
データ処理システムであって、ＡＮＳＩ Ｘ３．９２デ
ータ暗号化標準に準拠するハードウェア・データ暗号化
規格（ＤＥＳ）エレメントを含み、該標準エレメントは
データ暗号化処理のために使用される１６ラウンドから
なるクリティカル・パスと標準Ｅテーブルをもつものに
おいて、ＡＮＳＩ Ｘ３．９２データ暗号化ＤＥＳエレ
メントの論理ＸＯＲ機能のステージをラウンド２〜１５
においてクリティカル・パスから取り除き、論理時間遅
延を減少してパフォーマンスの向上を実現する手段を含
み、前記クリティカル・パスは拡張データと、ＤＥＳア
ルゴリズムのｆ関数におけるＳボックスまでのインデッ
クスとなるキーとの間の４８ビットＸＯＲ機能として識
別されており、ＸＯＲ機能が現ラウンド期間に入力デー
タの拡張左半分とキーとの間で実行され、その結果が暗
号化期間にｆ関数の次のラウンドに入力されるようにラ
ウンド２〜１５に対する前記クリティカル・パスが再構
築され、入力データの左半分は標準Ｅテーブルを使用し
てキーのサイズと一致するように事前に拡張されること
を特徴とする。
【００１５】請求項２記載の発明は、請求項１に記載の
データ処理システムにおいて、ラウンド１のＳＩ1 は、
データ処理システムにおいて、ラウンド１のＳＩ1 は、
【００１６】
【数６】
【００１７】として定義されていることを特徴とする。
【００１８】請求項３記載の発明は、請求項１に記載の
ＤＥＳエレメントにおいて、ラウンド２〜ラウンド１５
は、ｎ＝２〜１５のとき、
ＤＥＳエレメントにおいて、ラウンド２〜ラウンド１５
は、ｎ＝２〜１５のとき、
【００１９】
【数７】
【００２０】として再定義されていることを特徴とす
る。
る。
【００２１】請求項４記載の発明は、請求項１に記載の
ＤＥＳエレメントにおいて、ラウンド１６のＳＩ16は、
ＤＥＳエレメントにおいて、ラウンド１６のＳＩ16は、
【００２２】
【数８】
【００２３】として定義されていることを特徴とする。
【００２４】請求項５記載の発明は、請求項２に記載の
ＤＥＳエレメントにおいて、ラウンド２〜１５は、ｎ＝
２〜１５のとき、
ＤＥＳエレメントにおいて、ラウンド２〜１５は、ｎ＝
２〜１５のとき、
【００２５】
【数９】
【００２６】と再定義されていることを特徴とする。
【００２７】請求項６記載の発明は、請求項５に記載の
ＤＥＳエレメントにおいて、ラウンド１６のＳＩ16は、
ＤＥＳエレメントにおいて、ラウンド１６のＳＩ16は、
【００２８】
【数１０】
【００２９】として定義されていることを特徴とする。
【００３０】
【作用】本発明では、ＤＥＳアルゴリズムのｆ関数にク
リティカル・パスを１つ見つけ、そこで拡張データとキ
ーのＸＯＲをとってからＳ関数に入力する。入力データ
の左半分を拡張し、２番目のキーとＸＯＲをとるのを、
まだＸＯＲ、Ｓ関数、置換および拡張を受けている入力
データの右半分と同時に行えば、この拡張結果は、並行
に拡張され、ＸＯＲがとられている左入力データと即時
にＸＯＲをとることができることは、数学的に証明され
る。その結果の出力は次のＳ関数への入力として使用で
きるので、ラウンド２〜１５における後続のＳ関数入力
のための拡張とＸＯＲロジックのステージが不要にな
る。
リティカル・パスを１つ見つけ、そこで拡張データとキ
ーのＸＯＲをとってからＳ関数に入力する。入力データ
の左半分を拡張し、２番目のキーとＸＯＲをとるのを、
まだＸＯＲ、Ｓ関数、置換および拡張を受けている入力
データの右半分と同時に行えば、この拡張結果は、並行
に拡張され、ＸＯＲがとられている左入力データと即時
にＸＯＲをとることができることは、数学的に証明され
る。その結果の出力は次のＳ関数への入力として使用で
きるので、ラウンド２〜１５における後続のＳ関数入力
のための拡張とＸＯＲロジックのステージが不要にな
る。
【００３１】その結果、本発明によれば、任意のサイク
ル・タイムでＤＥＳアルゴリズムの実行を高速化し、以
て、データ暗号化アルゴリズムを実行するデータ処理シ
ステムのパフォーマンスを向上させることができる。
ル・タイムでＤＥＳアルゴリズムの実行を高速化し、以
て、データ暗号化アルゴリズムを実行するデータ処理シ
ステムのパフォーマンスを向上させることができる。
【００３２】これらの改善およびその他の改善は、以下
で詳しく説明する。また、本発明の利点と特徴の理解を
容易にするために、以下では、添付図面を参照して本発
明の実施例について詳しく説明する。
で詳しく説明する。また、本発明の利点と特徴の理解を
容易にするために、以下では、添付図面を参照して本発
明の実施例について詳しく説明する。
【００３３】
【実施例】説明の便宜上、添付図面はいくつかの部分に
分割されている場合があるが、図が複数のページに分割
されている場合は、原則として、図の上部は１ページ目
に示し、そのあとに続く部分は次のページに示されてい
る。
分割されている場合があるが、図が複数のページに分割
されている場合は、原則として、図の上部は１ページ目
に示し、そのあとに続く部分は次のページに示されてい
る。
【００３４】以下、本発明の利点と特徴を理解しやすく
するために、添付図面に示す好適実施例を参照して、本
発明を詳しく説明する。
するために、添付図面に示す好適実施例を参照して、本
発明を詳しく説明する。
【００３５】上掲の公知文献はデータ暗号化を行うもの
であるが、暗号化を高速化してパフォーマンスを向上す
るためには、改善が必要である。本発明による新規のＤ
ＥＳ設計は、暗号化と非暗号化を高速化するために開発
されたものである。
であるが、暗号化を高速化してパフォーマンスを向上す
るためには、改善が必要である。本発明による新規のＤ
ＥＳ設計は、暗号化と非暗号化を高速化するために開発
されたものである。
【００３６】本発明による新規の設計は、ＤＥＳアルゴ
リズムに変更を加えなくても、ある種の論理関数を作り
替えることによって、パフォーマンス向上が達成される
という認識に基づいて開発されたものである。以下に詳
しく説明するように、本発明の開発によれば、これらの
変更が達成され、しかも、アルゴリズムに変更を加えな
くても、これらの変更が可能であることを実証してい
る。
リズムに変更を加えなくても、ある種の論理関数を作り
替えることによって、パフォーマンス向上が達成される
という認識に基づいて開発されたものである。以下に詳
しく説明するように、本発明の開発によれば、これらの
変更が達成され、しかも、アルゴリズムに変更を加えな
くても、これらの変更が可能であることを実証してい
る。
【００３７】図１はＤＥＳアルゴリズムの標準版を示す
もので、本発明の理解を容易にするために、またその相
違点を分かりやすくするために、このアルゴリズムにつ
いて、以下簡単に説明することにする。なお、このアル
ゴリズムの詳しい説明は、上記標準に準拠して書かれた
ＩＢＭ社規格書「キー制御による暗号化アルゴリズム」
（文書番号Ｃ−Ｈ０−３０３１−００２，１９９０−１
１）に記載されている。
もので、本発明の理解を容易にするために、またその相
違点を分かりやすくするために、このアルゴリズムにつ
いて、以下簡単に説明することにする。なお、このアル
ゴリズムの詳しい説明は、上記標準に準拠して書かれた
ＩＢＭ社規格書「キー制御による暗号化アルゴリズム」
（文書番号Ｃ−Ｈ０−３０３１−００２，１９９０−１
１）に記載されている。
【００３８】ＤＥＳアルゴリズムは、６４ビット初期置
換（ｐｅｒｍｕｔａｔｉｏｎ）を行い、データ・インボ
リューション（対合）を１６「ラウンド」行い、最後
に、６４ビット逆初期置換を行うことからなっている。
置換によって起こるロジックの時間遅延は最小であるの
に対し、データ・インボリューションを連続的に１６
「ラウンド」行うと、相対的に時間がかかることにな
る。
換（ｐｅｒｍｕｔａｔｉｏｎ）を行い、データ・インボ
リューション（対合）を１６「ラウンド」行い、最後
に、６４ビット逆初期置換を行うことからなっている。
置換によって起こるロジックの時間遅延は最小であるの
に対し、データ・インボリューションを連続的に１６
「ラウンド」行うと、相対的に時間がかかることにな
る。
【００３９】各ラウンドでは、データの右半分は関数ｆ
に入力され、左半分は関数ｆの出力とビットごとに排他
的ＯＲ（ＸＯＲ）がとられる。ラウンド１〜１６では、
関数ｆの他方の入力は４８ビット部分キーであり、これ
は６４ビット・キーから生成されたものである。出力Ｌ
（１６）とＲ（１６）は連結され、逆初期置換の対象と
なって最終のＤＥＳ ６４ビット出力が得られる。
に入力され、左半分は関数ｆの出力とビットごとに排他
的ＯＲ（ＸＯＲ）がとられる。ラウンド１〜１６では、
関数ｆの他方の入力は４８ビット部分キーであり、これ
は６４ビット・キーから生成されたものである。出力Ｌ
（１６）とＲ（１６）は連結され、逆初期置換の対象と
なって最終のＤＥＳ ６４ビット出力が得られる。
【００４０】図２は、図１に示した関数ｆの評価を示し
ている。
ている。
【００４１】Ｅは、３１ビット・ブロックを入力として
受け取り、図３に示すＥビット選択表を用いて、４８ビ
ット・ブロックを出力として得る拡張関数を表してい
る。従って、Ｅ（Ｒ）の最初の３ビットは位置３２、１
および２のビットであり、最後のビットは位置３２と１
のビットである。
受け取り、図３に示すＥビット選択表を用いて、４８ビ
ット・ブロックを出力として得る拡張関数を表してい
る。従って、Ｅ（Ｒ）の最初の３ビットは位置３２、１
および２のビットであり、最後のビットは位置３２と１
のビットである。
【００４２】図２に示している選択関数Ｓ１，．．，Ｓ
８はＳボックス（参照テーブル）とも呼ばれている。各
Ｓ１〜Ｓ８の６ビットは、８個のＳボックスの１つまで
のインデックスとなるものである。Ｓボックスは各々が
４ビットの６４エントリからなり、８回の参照オペレー
ションすべてが行われると、その結果として３２ビット
出力ブロックが得られる。
８はＳボックス（参照テーブル）とも呼ばれている。各
Ｓ１〜Ｓ８の６ビットは、８個のＳボックスの１つまで
のインデックスとなるものである。Ｓボックスは各々が
４ビットの６４エントリからなり、８回の参照オペレー
ションすべてが行われると、その結果として３２ビット
出力ブロックが得られる。
【００４３】図４は、置換関数Ｐを示している。関数Ｐ
の出力は、この参照テーブルを用いて入力から選択され
る。従って、関数Ｐの入力ビット１６，７，２０．．
４，２５は、出力ビット１，２，３．．３１および３２
として置換される。
の出力は、この参照テーブルを用いて入力から選択され
る。従って、関数Ｐの入力ビット１６，７，２０．．
４，２５は、出力ビット１，２，３．．３１および３２
として置換される。
【００４４】以上から理解されるように、１６ラウンド
においてｆ関数およびＸＯＲが原因で起こるロジックの
遅延は非常に大きいので、この経路を改善すると、パフ
ォーマンスが大幅に向上することになる。
においてｆ関数およびＸＯＲが原因で起こるロジックの
遅延は非常に大きいので、この経路を改善すると、パフ
ォーマンスが大幅に向上することになる。
【００４５】図５は、機能が強化されたＤＥＳ設計を示
している。図５に示すように、ｆ関数が現れる１６個所
の１つを除き、すべてにおいてＸＯＲの１ステージが取
り除かれ、合計で１５ステージになっている。本発明に
よる方法は、３つの独自のｆ関数を使用している。つま
り、図５に示すように、ラウンド１ではｆ１、ラウンド
２〜１５ではｆ２、ラウンド１６ではｆ３を使用してい
る。図１に示した実施例では、図２に示したｆ関数を記
入すると、データ・フローが完成される。６４ビット入
力データの右半分は置換され（ビット入替え）、そのあ
と４８ビットに拡張され、最初の４８ビット・キーとＸ
ＯＲがとられたあと、「Ｓ−ＢＯＸ」に入力されて、選
択したパターンが３２ビットで得られる。これらの３２
ビットは、次に置換され（ビット入替え）、６４ビット
入力データの左半分とＸＯＲがとられたあと、次のステ
ージに入力される。次のステージの開始時に、再びデー
タは４８ビットに拡張され、次の４８ビット・キーとＸ
ＯＲがとられる。パフォーマンスを向上するために改善
されたのは、この拡張とＸＯＲの順序である。ここでは
ロジックのステージを取り除くために、ある種の並行性
（ｐａｒａｌｌｅｌｉｓｍ）を取り入れている。前のス
テージの最後のＸＯＲが終了するのを待ってから左半分
の入力データを拡張し、そのあとで２番目のキーとＸＯ
Ｒをとるのではなく、入力データの左半分を拡張し、２
番目のキーとＸＯＲをとるのを、入力データの右半分が
まだＸＯＲ、Ｓ−ＢＯＸ、置換、および拡張を受けてい
るのと同時に行えば、この拡張された結果は、並列に行
われている左半分の入力データとキーの拡張とＸＯＲか
ら得たデータと即時にＸＯＲをとることができ、このこ
とは論理的に実証されている。このデータは、従来の設
計のように、次のステージの先頭の拡張とＸＯＲを経由
するのではなく、次のステージのＳ−ＢＯＸに直接に入
力することができる。以上のようにして、ロジックのス
テージを取り除くことができる。
している。図５に示すように、ｆ関数が現れる１６個所
の１つを除き、すべてにおいてＸＯＲの１ステージが取
り除かれ、合計で１５ステージになっている。本発明に
よる方法は、３つの独自のｆ関数を使用している。つま
り、図５に示すように、ラウンド１ではｆ１、ラウンド
２〜１５ではｆ２、ラウンド１６ではｆ３を使用してい
る。図１に示した実施例では、図２に示したｆ関数を記
入すると、データ・フローが完成される。６４ビット入
力データの右半分は置換され（ビット入替え）、そのあ
と４８ビットに拡張され、最初の４８ビット・キーとＸ
ＯＲがとられたあと、「Ｓ−ＢＯＸ」に入力されて、選
択したパターンが３２ビットで得られる。これらの３２
ビットは、次に置換され（ビット入替え）、６４ビット
入力データの左半分とＸＯＲがとられたあと、次のステ
ージに入力される。次のステージの開始時に、再びデー
タは４８ビットに拡張され、次の４８ビット・キーとＸ
ＯＲがとられる。パフォーマンスを向上するために改善
されたのは、この拡張とＸＯＲの順序である。ここでは
ロジックのステージを取り除くために、ある種の並行性
（ｐａｒａｌｌｅｌｉｓｍ）を取り入れている。前のス
テージの最後のＸＯＲが終了するのを待ってから左半分
の入力データを拡張し、そのあとで２番目のキーとＸＯ
Ｒをとるのではなく、入力データの左半分を拡張し、２
番目のキーとＸＯＲをとるのを、入力データの右半分が
まだＸＯＲ、Ｓ−ＢＯＸ、置換、および拡張を受けてい
るのと同時に行えば、この拡張された結果は、並列に行
われている左半分の入力データとキーの拡張とＸＯＲか
ら得たデータと即時にＸＯＲをとることができ、このこ
とは論理的に実証されている。このデータは、従来の設
計のように、次のステージの先頭の拡張とＸＯＲを経由
するのではなく、次のステージのＳ−ＢＯＸに直接に入
力することができる。以上のようにして、ロジックのス
テージを取り除くことができる。
【００４６】図５に示すように、Ｋn キーはＬ(n-2) の
４８ビットと事前にＸＯＲがとられ（ただし、２≦ｎ≦
１５）、各々の結果は、図６と図７に示すように、ｆ１
関数とｆ２関数の両方で使用される。Ｌn-2 の経路はタ
イミングがクリティカル（ｔｉｍｉｎｇ ｃｒｉｔｉｃ
ａｌ）でないので、この事前ＸＯＲの出力は、各ｆ１関
数とｆ２関数の内部で、各Ｓ−ＢＯＸの置換出力と再び
ＸＯＲがとられる準備状態にある。この結果は次のラウ
ンドの入力に直接に送ることができるので、ラウンド間
のＸＯＲゲートは１つ取り除かれる。クリティカル・パ
スは、ｆ１、すべてのｆ２、ｆ３、最終ＸＯＲを経由す
る初期置換から逆初期置換までの経路になるように変更
されることになる。
４８ビットと事前にＸＯＲがとられ（ただし、２≦ｎ≦
１５）、各々の結果は、図６と図７に示すように、ｆ１
関数とｆ２関数の両方で使用される。Ｌn-2 の経路はタ
イミングがクリティカル（ｔｉｍｉｎｇ ｃｒｉｔｉｃ
ａｌ）でないので、この事前ＸＯＲの出力は、各ｆ１関
数とｆ２関数の内部で、各Ｓ−ＢＯＸの置換出力と再び
ＸＯＲがとられる準備状態にある。この結果は次のラウ
ンドの入力に直接に送ることができるので、ラウンド間
のＸＯＲゲートは１つ取り除かれる。クリティカル・パ
スは、ｆ１、すべてのｆ２、ｆ３、最終ＸＯＲを経由す
る初期置換から逆初期置換までの経路になるように変更
されることになる。
【００４７】図５に示すように、ラウンドごとの右半分
の結果は次のラウンドで必要になるものである。この実
施例では、「正規の右半分結果」Ｐ1 ．．Ｐn はアルゴ
リズムの条件を満足するために作られたものである。こ
れを示したのが図６と図７である。右半分の結果は次の
ラウンドまで使用されないので、Ｐ1 ．．Ｐn はタイミ
ング・クリティカル・パス（ｔｉｍｉｎｇ ｃｒｉｔｉ
ｃａｌ ｐａｔｈ）には置かれていない。
の結果は次のラウンドで必要になるものである。この実
施例では、「正規の右半分結果」Ｐ1 ．．Ｐn はアルゴ
リズムの条件を満足するために作られたものである。こ
れを示したのが図６と図７である。右半分の結果は次の
ラウンドまで使用されないので、Ｐ1 ．．Ｐn はタイミ
ング・クリティカル・パス（ｔｉｍｉｎｇ ｃｒｉｔｉ
ｃａｌ ｐａｔｈ）には置かれていない。
【００４８】ＤＥＳ準拠の数学的証明 図５に示す新規構造を証明することは、図１に示した元
の構造を証明するのと同じである。以下に示した式を証
明する。
の構造を証明するのと同じである。以下に示した式を証
明する。
【００４９】表記：Ｅ（ ）はセット・パターンに従っ
て３２ビットから４８ビットに拡張することを表してい
る。
て３２ビットから４８ビットに拡張することを表してい
る。
【００５０】Ｐ（ ）はセット・パターンに従って３２
ビットを入れ替えること、または置換することを表して
いる。
ビットを入れ替えること、または置換することを表して
いる。
【００５１】Ｓ（ ）はあらかじめ決めたテーブルのセ
ットに従って、６入力ビットから４ビッチ出力を得ると
きの選択プロセスを表している。
ットに従って、６入力ビットから４ビッチ出力を得ると
きの選択プロセスを表している。
【００５２】ＳＩn は次のステージ・キーとすでにＸＯ
Ｒがとられている拡張データを表している。
Ｒがとられている拡張データを表している。
【００５３】Ｒn はラウンドｎの入力データの右側３２
ビットを表している。
ビットを表している。
【００５４】Ｋn は４８ビットの現暗号化キーを表して
いる。
いる。
【００５５】Ｌn はラウンドｎの入力データの左側３２
ビットを表している。
ビットを表している。
【００５６】ＳＩn はラウンドｎのＳ−ＢＯＸへの入力
データの４８ビットを表している。
データの４８ビットを表している。
【００５７】Ｐn はラウンドｎの置換Ｓ−ＢＯＸ出力デ
ータの３２ビットを表している。
ータの３２ビットを表している。
【００５８】ｎはオペレーションの現在のラウンドを示
す整数セットである。
す整数セットである。
【００５９】
【外１】
【００６０】
【外２】
【００６１】２≦ｎ≦１５のとき、元のＳＩn は次のと
おりである。
おりである。
【００６２】
【数１１】
【００６３】分配法則によると、
【００６４】
【数１２】
【００６５】結合法則によると、
【００６６】
【数１３】
【００６７】式（３）は、新規設計の構造を示してい
る。この新規設計では、ＤＥＳアルゴリズムも、ＤＥＳ
関数も変更されていない。式（３）が示すように、最初
の２論理項はタイミングがクリティカルではない。従っ
て、最初に評価できるので、これらはクリティカル・パ
スから除かれている。
る。この新規設計では、ＤＥＳアルゴリズムも、ＤＥＳ
関数も変更されていない。式（３）が示すように、最初
の２論理項はタイミングがクリティカルではない。従っ
て、最初に評価できるので、これらはクリティカル・パ
スから除かれている。
【００６８】これらの式が真であることを証明するため
に、次のように置換する。
に、次のように置換する。
【００６９】ｎ＝２のとき、
【００７０】
【数１４】
【００７１】分配法則によると、
【００７２】
【数１５】
【００７３】結合法則によると、
【００７４】
【数１６】
【００７５】上記から明らかなように、図６のｆ１関数
は式（６）を絵で表している。
は式（６）を絵で表している。
【００７６】これは、式（１）〜（３）がｎ＝２のとき
真であることを証明している。
真であることを証明している。
【００７７】３≦ｎ≦１５のとき、
【００７８】
【数１７】
【００７９】分配法則によると、
【００８０】
【数１８】
【００８１】結合法則によると、
【００８２】
【数１９】
【００８３】図６を参照する。ＳＩ2 が真のとき、ｆ
（ＳＩ2 ）＝ｆ（Ｒ1 ，Ｋ2 ）も真である。式（９）の
すべての項はｆ２関数で証明されている。
（ＳＩ2 ）＝ｆ（Ｒ1 ，Ｋ2 ）も真である。式（９）の
すべての項はｆ２関数で証明されている。
【００８４】ｆ２関数はラウンド３〜１５で繰り返され
る。ラウンド２〜１５は同一であるので、機能を強化し
た設計のラウンド２〜１５は、標準設計のラウンド２〜
１５と論理的に同じである。
る。ラウンド２〜１５は同一であるので、機能を強化し
た設計のラウンド２〜１５は、標準設計のラウンド２〜
１５と論理的に同じである。
【００８５】最後に、ｆ３関数が証明される。Ｆ３関数
は証明された入力ＳＩ15を受け取り、それを逆初期置換
の通常経路に適用するだけである（図８参照）。
は証明された入力ＳＩ15を受け取り、それを逆初期置換
の通常経路に適用するだけである（図８参照）。
【００８６】数学的証明では、一般式（３）が示され、
数値的に評価することによって証明される。関数ｆ１、
ｆ２、およびｆ３もすべて、整合数学方程式として証明
される。
数値的に評価することによって証明される。関数ｆ１、
ｆ２、およびｆ３もすべて、整合数学方程式として証明
される。
【００８７】前述したように、正規ラウンド結果は再作
成する必要がある。従って、各Ｒn について（１≦ｎ≦
１５）、
成する必要がある。従って、各Ｒn について（１≦ｎ≦
１５）、
【００８８】
【数２０】
【００８９】
【外３】
【００９０】正規ラウンド出力は再作成される。
【００９１】以上、本発明の好適実施例を説明してきた
が、請求項に明確化されている本発明の範囲において種
々態様に改良および機能強化することが可能であること
は勿論である。これらの請求項は、本発明の保護範囲に
属することは勿論である。
が、請求項に明確化されている本発明の範囲において種
々態様に改良および機能強化することが可能であること
は勿論である。これらの請求項は、本発明の保護範囲に
属することは勿論である。
【００９２】
【発明の効果】本発明では、ＤＥＳアルゴリズムのｆ関
数にクリティカル・パスを１つ見つけ、そこで拡張デー
タとキーのＸＯＲをとってからＳ関数に入力する。入力
データの左半分を拡張し、２番目のキーとＸＯＲをとる
のを、まだＸＯＲ、Ｓ関数、置換および拡張を受けてい
る入力データの右半分と同時に行えば、この拡張結果
は、並行に拡張され、ＸＯＲがとられている左入力デー
タと即時にＸＯＲをとることができることは、数学的に
証明される。その結果の出力は次のＳ関数への入力とし
て使用できるので、ラウンド２〜１５における後続のＳ
関数入力のための拡張とＸＯＲロジックのステージが不
要になる。
数にクリティカル・パスを１つ見つけ、そこで拡張デー
タとキーのＸＯＲをとってからＳ関数に入力する。入力
データの左半分を拡張し、２番目のキーとＸＯＲをとる
のを、まだＸＯＲ、Ｓ関数、置換および拡張を受けてい
る入力データの右半分と同時に行えば、この拡張結果
は、並行に拡張され、ＸＯＲがとられている左入力デー
タと即時にＸＯＲをとることができることは、数学的に
証明される。その結果の出力は次のＳ関数への入力とし
て使用できるので、ラウンド２〜１５における後続のＳ
関数入力のための拡張とＸＯＲロジックのステージが不
要になる。
【００９３】その結果、本発明によれば、任意のサイク
ル・タイムでＤＥＳアルゴリズムの実行を高速化し、以
て、データ暗号化アルゴリズムを実行するデータ処理シ
ステムのパフォーマンスを向上させることができる。
ル・タイムでＤＥＳアルゴリズムの実行を高速化し、以
て、データ暗号化アルゴリズムを実行するデータ処理シ
ステムのパフォーマンスを向上させることができる。
【００９４】
【図面の簡単な説明】
【図１】標準のＤＥＳアルゴリズムの概要を示す概略図
である。
である。
【図２】標準のｆ関数を示す図である。
【図３】３２ビット・データを拡張するためのＥビット
選択表を示す図である。
選択表を示す図である。
【図４】Ｓ関数出力を配列するための配列関数（Ｐ）を
示す図である。
示す図である。
【図５】本発明による好適実施例における拡張ＤＥＳ設
計を示し、具体的には、ラウンド２〜１５のクリティカ
ル・パスからＸＯＲ関数を取り除くことによって作り替
えられたＤＥＳ設計を示す図である。
計を示し、具体的には、ラウンド２〜１５のクリティカ
ル・パスからＸＯＲ関数を取り除くことによって作り替
えられたＤＥＳ設計を示す図である。
【図６】本発明に係わるｆ１関数を示し、具体的には、
ＤＥＳロジックの最初のラウンドで使用される“ｆ１”
関数の詳細を示す図である。
ＤＥＳロジックの最初のラウンドで使用される“ｆ１”
関数の詳細を示す図である。
【図７】本発明に係わるｆ２関数を示し、具体的には、
ＤＥＳロジックのラウンド２〜１５で使用される“ｆ
２”関数の詳細を示す図である。
ＤＥＳロジックのラウンド２〜１５で使用される“ｆ
２”関数の詳細を示す図である。
【図８】本発明に係わるｆ３関数を示し、具体的には、
ＤＥＳロジックの最後のラウンド、つまり、ラウンド１
６で使用される“ｆ３”関数の詳細を示す図である。
ＤＥＳロジックの最後のラウンド、つまり、ラウンド１
６で使用される“ｆ３”関数の詳細を示す図である。
ＤＥＳ データ暗号化標準 ｆ１，ｆ２，ｆ３ 関数 Ｐ1 ．．Ｐn 正規の右半分結果 Ｓ１，．．Ｓ８ 選択関数
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイムズ ポール クルツ アメリカ合衆国 18421 ペンシルヴェ ニア州 フォーレスト シティ サスケ ハナ ストリート 809 (72)発明者 シバラマ クリッシュナ コドュクラ アメリカ合衆国 13850 ニューヨーク 州 ヴェスタル フラー ホロー ロー ド 4100
Claims (6)
- 【請求項１】 ハードウェアに実装されたＤＥＳ（デー
タ暗号化規格）アルゴリズムをベースとした暗号化設計
構造の機能を実行するデータ処理システムであって、Ａ
ＮＳＩ Ｘ３．９２データ暗号化標準に準拠するハード
ウェア・データ暗号化規格（ＤＥＳ）エレメントを含
み、該標準エレメントはデータ暗号化処理のために使用
される１６ラウンドからなるクリティカル・パスと標準
Ｅテーブルをもつものにおいて、 ＡＮＳＩ Ｘ３．９２データ暗号化ＤＥＳエレメントの
論理ＸＯＲ機能のステージをラウンド２〜１５において
クリティカル・パスから取り除き、論理時間遅延を減少
してパフォーマンスの向上を実現する手段を含み、 前記クリティカル・パスは拡張データと、ＤＥＳアルゴ
リズムのｆ関数におけるＳボックスまでのインデックス
となるキーとの間の４８ビットＸＯＲ機能として識別さ
れており、 ＸＯＲ機能が現ラウンド期間に入力データの拡張左半分
とキーとの間で実行され、その結果が暗号化期間にｆ関
数の次のラウンドに入力されるようにラウンド２〜１５
に対する前記クリティカル・パスが再構築され、 入力データの左半分は標準Ｅテーブルを使用してキーの
サイズと一致するように事前に拡張されることを特徴と
するデータ処理システム。 - 【請求項２】 請求項１に記載のデータ処理システムに
おいて、ラウンド１のＳＩ1 は、 【数１】 として定義されていることを特徴とするデータ処理シス
テム。 - 【請求項３】 請求項１に記載のＤＥＳエレメントにお
いて、ラウンド２〜ラウンド１５は、ｎ＝２〜１５のと
き、 【数２】 として再定義されていることを特徴とするＤＥＳエレメ
ント。 - 【請求項４】 請求項１に記載のＤＥＳエレメントにお
いて、ラウンド１６のＳＩ16は、 【数３】 として定義されていることを特徴とするＤＥＳエレメン
ト。 - 【請求項５】 請求項２に記載のＤＥＳエレメントにお
いて、ラウンド２〜１５は、ｎ＝２〜１５のとき、 【数４】 と再定義されていることを特徴とするＤＥＳエレメン
ト。 - 【請求項６】 請求項５に記載のＤＥＳエレメントにお
いて、ラウンド１６のＳＩ16は、 【数５】 として定義されていることを特徴とするＤＥＳエレメン
ト。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US916777 | 1992-07-17 | ||
| US07/916,777 US5317638A (en) | 1992-07-17 | 1992-07-17 | Performance enhancement for ANSI X3.92 data encryption algorithm standard |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06236148A JPH06236148A (ja) | 1994-08-23 |
| JP2610773B2 true JP2610773B2 (ja) | 1997-05-14 |
Family
ID=25437827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5145025A Expired - Lifetime JP2610773B2 (ja) | 1992-07-17 | 1993-06-16 | Ａｎｓｉ ｘ３．９２データ暗号化アルゴリズム標準のパフォーマンスを強化したデータ暗号化アルゴリズムを実行するデータ処理システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5317638A (ja) |
| JP (1) | JP2610773B2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812537B2 (ja) * | 1993-03-11 | 1996-02-07 | 日本電気株式会社 | 暗号化装置 |
| JP3293308B2 (ja) * | 1994-03-10 | 2002-06-17 | 三菱電機株式会社 | 人物状態検出装置 |
| JPH08179690A (ja) * | 1994-12-22 | 1996-07-12 | Nec Corp | プロダクト暗号装置 |
| US6201869B1 (en) | 1995-09-05 | 2001-03-13 | Mitsubishi Denki Kabushiki Kaisha | Data transformation apparatus and data transformation method |
| KR0153758B1 (ko) * | 1995-12-26 | 1998-11-16 | 양승택 | 입출력 변화 공격과 선형 공격에 안전한 대치회로 생성기 및 생성방법 |
| US5745577A (en) * | 1996-07-25 | 1998-04-28 | Northern Telecom Limited | Symmetric cryptographic system for data encryption |
| US5933501A (en) * | 1996-08-01 | 1999-08-03 | Harris Corporation | `Virtual` encryption scheme combining different encryption operators into compound-encryption mechanism |
| JP3088337B2 (ja) | 1997-05-30 | 2000-09-18 | 三菱電機株式会社 | 暗号処理装置、ｉｃカード及び暗号処理方法 |
| CA2302784A1 (en) | 1997-09-17 | 1999-03-25 | Frank C. Luyster | Improved block cipher method |
| US6108421A (en) * | 1998-03-06 | 2000-08-22 | Harris Corporation | Method and apparatus for data encryption |
| TW375721B (en) | 1998-06-17 | 1999-12-01 | Ind Tech Res Inst | DES chip processor capable of executing data encryption standard (DES) operation |
| KR100314235B1 (ko) * | 1998-07-18 | 2001-12-28 | 김춘호 | 티에스비트열의데이터디이에스디스클램블링장치 |
| US6857076B1 (en) | 1999-03-26 | 2005-02-15 | Micron Technology, Inc. | Data security for digital data storage |
| US7096370B1 (en) | 1999-03-26 | 2006-08-22 | Micron Technology, Inc. | Data security for digital data storage |
| KR100316024B1 (ko) * | 1999-06-30 | 2001-12-12 | 박종섭 | 데이터 암호 표준 알고리즘을 이용한 암호화 장치 |
| TW556111B (en) * | 1999-08-31 | 2003-10-01 | Toshiba Corp | Extended key generator, encryption/decryption unit, extended key generation method, and storage medium |
| KR100380638B1 (ko) * | 2000-05-18 | 2003-04-16 | 강정용 | 병렬 Ｆｅｉｓｔｅｌ 구조를 가진 데이터 암호 표준화시스템 |
| KR100384873B1 (ko) * | 2000-05-26 | 2003-05-22 | 주식회사 하이닉스반도체 | 데이터 암호화 표준 알고리즘을 이용한 암호화 장치 |
| KR100377175B1 (ko) * | 2000-06-08 | 2003-03-26 | 주식회사 하이닉스반도체 | 데이터 암호화 표준 알고리즘을 이용한 암호화 장치 |
| KR100377176B1 (ko) * | 2000-06-12 | 2003-03-26 | 주식회사 하이닉스반도체 | 데이터 암호화 표준 알고리즘을 이용한 암호화 장치 |
| US20020061107A1 (en) * | 2000-09-25 | 2002-05-23 | Tham Terry K. | Methods and apparatus for implementing a cryptography engine |
| US20020078342A1 (en) * | 2000-09-25 | 2002-06-20 | Broadcom Corporation | E-commerce security processor alignment logic |
| US7062657B2 (en) * | 2000-09-25 | 2006-06-13 | Broadcom Corporation | Methods and apparatus for hardware normalization and denormalization |
| WO2002058036A1 (en) * | 2001-01-22 | 2002-07-25 | Fujitsu Limited | Encryption circuit |
| US7526795B2 (en) * | 2001-03-27 | 2009-04-28 | Micron Technology, Inc. | Data security for digital data storage |
| US7280657B2 (en) * | 2001-06-13 | 2007-10-09 | Itt Manufacturing Enterprises, Inc. | Data encryption and decryption system and method using merged ciphers |
| JP4690600B2 (ja) * | 2001-08-23 | 2011-06-01 | 富士通株式会社 | データ保護方法 |
| US7103180B1 (en) * | 2001-10-25 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Method of implementing the data encryption standard with reduced computation |
| US8582774B2 (en) * | 2002-03-07 | 2013-11-12 | Gemalto Sa | Method for making safe an electronic cryptography assembly with a secret key |
| KR100456599B1 (ko) * | 2002-11-12 | 2004-11-09 | 삼성전자주식회사 | 병렬 디이에스 구조를 갖는 암호 장치 |
| KR100574945B1 (ko) * | 2003-08-08 | 2006-04-28 | 삼성전자주식회사 | 겹침 연산 방식과 변동 클럭 방식을 이용한 암호화 방법 |
| US20050147244A1 (en) * | 2003-12-30 | 2005-07-07 | Alexander Moldovyan | Method for cryptographic transformation of binary data blocks |
| US7433469B2 (en) * | 2004-04-27 | 2008-10-07 | Intel Corporation | Apparatus and method for implementing the KASUMI ciphering process |
| US8437470B2 (en) * | 2005-10-10 | 2013-05-07 | Nds Limited | Method and system for block cipher encryption |
| JP4961909B2 (ja) * | 2006-09-01 | 2012-06-27 | ソニー株式会社 | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム |
| US20100027781A1 (en) * | 2007-12-20 | 2010-02-04 | Galbi Duane E | Method and apparatus for enhancing performance of data encryption standard (des) encryption/decryption |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3962539A (en) * | 1975-02-24 | 1976-06-08 | International Business Machines Corporation | Product block cipher system for data security |
| US3958081A (en) * | 1975-02-24 | 1976-05-18 | International Business Machines Corporation | Block cipher system for data security |
| FR2549989B1 (fr) * | 1983-07-29 | 1985-09-13 | Philips Ind Commerciale | Systeme d'authentification entre un lecteur de carte et une carte de paiement echangeant des informations |
| US4805216A (en) * | 1987-01-08 | 1989-02-14 | Compfax Corporation | Method and apparatus for continuously acknowledged link encrypting |
| GB8704920D0 (en) * | 1987-03-03 | 1987-04-08 | Hewlett Packard Co | Secure messaging system |
| US4941176A (en) * | 1988-08-11 | 1990-07-10 | International Business Machines Corporation | Secure management of keys using control vectors |
| US4926478A (en) * | 1988-12-30 | 1990-05-15 | Gruenberg Elliot | Method and apparatus for continuously acknowledged link encrypting |
| US5081678A (en) * | 1989-06-28 | 1992-01-14 | Digital Equipment Corporation | Method for utilizing an encrypted key as a key identifier in a data packet in a computer network |
| US5008935A (en) * | 1989-06-30 | 1991-04-16 | At&T Bell Laboratories | Efficient method for encrypting superblocks of data |
| US5003597A (en) * | 1989-12-21 | 1991-03-26 | Xerox Corporation | Method and apparatus for data encryption |
-
1992
- 1992-07-17 US US07/916,777 patent/US5317638A/en not_active Expired - Fee Related
-
1993
- 1993-06-16 JP JP5145025A patent/JP2610773B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06236148A (ja) | 1994-08-23 |
| US5317638A (en) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610773B2 (ja) | Ａｎｓｉ ｘ３．９２データ暗号化アルゴリズム標準のパフォーマンスを強化したデータ暗号化アルゴリズムを実行するデータ処理システム | |
| TWI744388B (zh) | 用於藉由位元混合器來產生保密器回合金鑰的方法和系統 | |
| US5673319A (en) | Block cipher mode of operation for secure, length-preserving encryption | |
| US6141421A (en) | Method and apparatus for generating hash value | |
| US9054857B2 (en) | Parallelizeable integrity-aware encryption technique | |
| CA2578316C (en) | Table splitting for cryptographic processes | |
| AU767323B2 (en) | Block encryption device using auxiliary conversion | |
| US7092525B2 (en) | Cryptographic system with enhanced encryption function and cipher key for data encryption standard | |
| US7720225B2 (en) | Table splitting for cryptographic processes | |
| JPH11500241A (ja) | ハッシュ関数および疑似ランダム関数の安全性を高める効率的な暗号ハッシュ関数および方法 | |
| US8619985B2 (en) | Table splitting for cryptographic processes | |
| US7403615B2 (en) | Methods and apparatus for accelerating ARC4 processing | |
| US6990199B2 (en) | Apparatus and method for cipher processing system using multiple port memory and parallel read/write operations | |
| JP2950485B2 (ja) | ストリーム暗号処理装置 | |
| JP4515716B2 (ja) | 拡大鍵生成装置、暗号化装置および暗号化システム | |
| EP3832945B1 (en) | System and method for protecting memory encryption against template attacks | |
| JP2004004784A (ja) | ハッシュ・アルゴリズムを実装するためのシステム及び方法 | |
| Kothandan | Modified Blowfish Algorithm to Enhance its Performance and Security | |
| Chowdhury et al. | Progress in Cryptology-INDOCRYPT 2008: 9th International Conference on Cryptology in India, Kharagpur, India, December 14-17, 2008. Proceedings | |
| CN1089205C (zh) | 一种高速数据置乱方法 | |
| KR100380638B1 (ko) | 병렬 Ｆｅｉｓｔｅｌ 구조를 가진 데이터 암호 표준화시스템 | |
| Vidhya | Secure Format Preserving Encryption for Multiple Data Fields | |
| JP5387295B2 (ja) | 暗号装置及び方法 | |
| Feldmeier | A high-speed software DES implementation | |
| US8358780B2 (en) | Execution unit for performing the data encryption standard |