JP2607641Y2 - Non-reciprocal circuit device - Google Patents

Non-reciprocal circuit device

Info

Publication number
JP2607641Y2
JP2607641Y2 JP1993044538U JP4453893U JP2607641Y2 JP 2607641 Y2 JP2607641 Y2 JP 2607641Y2 JP 1993044538 U JP1993044538 U JP 1993044538U JP 4453893 U JP4453893 U JP 4453893U JP 2607641 Y2 JP2607641 Y2 JP 2607641Y2
Authority
JP
Japan
Prior art keywords
permanent magnet
electrode
chip
pressing sheet
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1993044538U
Other languages
Japanese (ja)
Other versions
JPH0714704U (en
Inventor
正幸 米田
昭人 増田
政則 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1993044538U priority Critical patent/JP2607641Y2/en
Publication of JPH0714704U publication Critical patent/JPH0714704U/en
Application granted granted Critical
Publication of JP2607641Y2 publication Critical patent/JP2607641Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、VHF,UHF,及び
SHF帯域で採用される非可逆回路素子、例えばサーキ
ュレータ,アイソレータに関し、詳細にはチップ部品を
半田付け接続する際に該部品が位置ずれして接続不良を
生じるのを防止できるようにした構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-reciprocal circuit device used in the VHF, UHF and SHF bands, for example, a circulator and an isolator. The present invention relates to a structure capable of preventing poor connection from occurring.

【0002】[0002]

【従来の技術】一般に、サーキュレータ,アイソレータ
等の非可逆回路素子は、信号の伝送方向のみ通過させ、
逆方向への伝送を阻止する機能を有しており、例えば携
帯電話,自動車電話等の移動通信機器の送信回路部に採
用されている。このようなアイソレータの一例として、
図4及び図5に示す構造のものがある。このアイソレー
タ50は、下ヨーク51bに上ヨーク51aを装着して
なる磁性体金属ヨーク51内に樹脂ブロック52を配置
し、該樹脂ブロック52上に図示しない複数の中心電極
がパターン形成された電極基板53を配設し、該基板5
3の中心電極の両面に一対のフェライト54a,54b
を当接するとともに、両フェライト54a,54bに永
久磁石55a,55bにより直流磁界を印加するように
構成されている。
2. Description of the Related Art Generally, non-reciprocal circuit elements such as circulators and isolators allow signals to pass only in the signal transmission direction.
It has a function of preventing transmission in the reverse direction, and is employed in, for example, a transmission circuit of a mobile communication device such as a mobile phone or a car phone. As an example of such an isolator,
There is a structure shown in FIGS. This isolator 50 is an electrode substrate in which a resin block 52 is disposed in a magnetic metal yoke 51 in which an upper yoke 51a is mounted on a lower yoke 51b, and a plurality of center electrodes (not shown) are formed on the resin block 52 in a pattern. 53, and the substrate 5
A pair of ferrites 54a, 54b
And a permanent magnet 55a, 55b applies a DC magnetic field to both ferrites 54a, 54b.

【0003】また上記電極基板53上にはアース板56
が配設されており、このアース板56の中央部には上記
フェライト54aが収容される凹部56aが凹設されて
いる。このアース板56は上ヨーク51aの天壁内面に
貼着された永久磁石55aにより電極基板53上に押圧
されている。
A ground plate 56 is provided on the electrode substrate 53.
A concave portion 56a for accommodating the ferrite 54a is formed in the center of the ground plate 56. This ground plate 56 is pressed onto the electrode substrate 53 by a permanent magnet 55a attached to the inner surface of the top wall of the upper yoke 51a.

【0004】さらに上記アース板56の左右コーナ部に
は切り欠き部56bが形成されており、この切り欠き部
56bの上記電極基板53上にはチップ抵抗器R1,R
2が配置されている。この両抵抗器R1,R2には上記
1つの中心電極の一端,及びアース電極が接続されてい
る。
Further, cutouts 56b are formed in the left and right corners of the ground plate 56, and chip resistors R1 and R2 are formed on the electrode substrate 53 in the cutouts 56b.
2 are arranged. One end of the one central electrode and a ground electrode are connected to the resistors R1 and R2.

【0005】上記アイソレータ50を組立てる場合、従
来、上記電極基板53上面のアース板56,及び各抵抗
器R1,R2が当接する部分に半田を塗布し、これにア
ース板56,各抵抗器R1,R2を配置した状態で上ヨ
ーク51aを装着し、これにより上ヨーク51aの永久
磁石55aでアース板56を押圧して位置決め固定す
る。この状態で各半田を加熱溶融させて両者を接続する
方法が用いられている。
Conventionally, when assembling the isolator 50, solder is applied to a portion of the upper surface of the electrode substrate 53 where the ground plate 56 and the resistors R1 and R2 come into contact, and the ground plate 56 and the resistors R1 and R2 are applied thereto. The upper yoke 51a is mounted in a state where the R2 is arranged, and the earth plate 56 is pressed and fixed by the permanent magnet 55a of the upper yoke 51a. In this state, a method is used in which each solder is heated and melted to connect them.

【0006】[0006]

【考案が解決しようとする課題】しかしながら、上記従
来の非可逆回路素子では、アース板56は永久磁石55
aにより押圧固定されているものの、各チップ抵抗器R
1,R2は電極基板53上に載置しただけであることか
ら、半田を溶融させる際に位置ずれし易く、その結果接
続不良を生じる場合があり、品質に対する信頼性が低い
という問題点がある。
However, in the above-mentioned conventional non-reciprocal circuit device, the earth plate 56 is provided with a permanent magnet 55.
a, but each chip resistor R
Since R1 and R2 are merely placed on the electrode substrate 53, they are liable to be displaced when the solder is melted, and as a result, a connection failure may occur, and there is a problem that the reliability with respect to quality is low. .

【0007】ここで、上記位置ずれを防止するために、
チップ抵抗器の組付け精度,あるいは半田の塗布量を管
理することが行われているが、これらを用いても位置ず
れの改善は不充分な状況である。
Here, in order to prevent the above displacement,
Although the precision of assembling the chip resistor or the amount of solder applied has been controlled, the use of these techniques has not been enough to improve the displacement.

【0008】本考案は、上記従来の問題点を解決するた
めになされたもので、整合回路部品の位置ずれによる接
続不良を確実に防止できる非可逆回路素子を提供するこ
とを目的としている。
The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a non-reciprocal circuit device capable of reliably preventing a connection failure due to a displacement of a matching circuit component.

【0009】[0009]

【課題を解決するための手段】本件考案者らは、上記半
田付け時の位置ずれを防止するために検討したところ、
チップ部品と永久磁石との間には両者の接触を回避する
ための隙間があり、しかもこの隙間はデッドスペースと
なっていることに着目し、この隙間に絶縁シートを介設
して上記チップ部品を押圧固定することによって位置ず
れの問題を解消できることに想到し、本考案を成したも
のである。
Means for Solving the Problems The present inventors have studied to prevent the above-mentioned displacement during soldering.
Focusing on the fact that there is a gap between the chip component and the permanent magnet to avoid contact between them and that this gap is dead space, The present invention was conceived to solve the problem of misalignment by pressing and fixing.

【0010】そこで本考案は、複数の中心電極が形成さ
れた基板上に整合用チップ部品を配置するとともに、上
記中心電極の上面にフェライトを配置し、該フェライト
の上面に永久磁石を当接させて直流磁界を印加するよう
にした非可逆回路素子において、上記永久磁石とチップ
部品との間に絶縁性でかつ平板状の押圧シートを配設
し、該永久磁石により押圧シートを介して上記チップ部
品を上記基板上に押圧固定したことを特徴としている。
In the present invention, therefore, a matching chip component is arranged on a substrate on which a plurality of center electrodes are formed, a ferrite is arranged on an upper surface of the center electrode, and a permanent magnet is brought into contact with the upper surface of the ferrite. In a non-reciprocal circuit device for applying a DC magnetic field, an insulative and flat pressing sheet is disposed between the permanent magnet and the chip component, and the chip is applied via the pressing sheet by the permanent magnet. It is characterized in that components are pressed and fixed on the substrate.

【0011】ここで、上記整合用チップ部品には、上述
のアイソレータの構成部品としてのチップ抵抗,あるい
はアイソレータ,サーキュレータを構成するチップコン
デンサ等が含まれる。
Here, the matching chip component includes a chip resistor as a component of the above-described isolator, or a chip capacitor constituting an isolator and a circulator.

【0012】[0012]

【作用】本考案に係る非可逆回路素子によれば、永久磁
石とチップ部品との間に絶縁性でかつ平板状の押圧シー
トを配設し、該押圧シートを介して整合用チップ部品を
基板上に押圧固定したので、半田を溶融させる際の位置
ずれを確実に防止できる。その結果、チップ部品の組み
付け制度,あるいは半田の塗布量の管理を不要にできる
とともに、接続不良による品質に対する信頼性を改善で
きる。
According to the non-reciprocal circuit device of the present invention, an insulating and flat pressing sheet is disposed between the permanent magnet and the chip component, and the matching chip component is mounted on the substrate via the pressing sheet. Since it is pressed and fixed on the upper side, it is possible to surely prevent the displacement when the solder is melted. As a result, it is possible to eliminate the necessity of assembling a chip component or managing the amount of applied solder, and improve the reliability of quality due to poor connection.

【0013】また本考案では、チップ部品と永久磁石と
のデッドスペースを利用した構造であるので、押圧シー
トを配設したことにより厚さ方向の寸法が大きくなるこ
とはないから、部品の大型化を回避できる。
Further, in the present invention, since the structure utilizing the dead space between the chip component and the permanent magnet is employed, the dimension in the thickness direction is not increased by disposing the pressing sheet. Can be avoided.

【0014】[0014]

【実施例】以下、本考案の実施例を図について説明す
る。図1ないし図3は、本考案の一実施例によるアイソ
レータを説明するための図であり、図1はアイソレータ
の断面図、図2はその押圧シートの配置状態を示す分解
斜視図、図3はそのアイソレータの分解斜視図である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 to 3 are views for explaining an isolator according to an embodiment of the present invention. FIG. 1 is a cross-sectional view of the isolator, FIG. 2 is an exploded perspective view showing an arrangement state of a pressing sheet, and FIG. It is an exploded perspective view of the isolator.

【0015】図において、1は本実施例構造が適用され
たアイソレータであり、これは磁性体金属製の下ヨーク
2上面に永久磁石3を介在させて樹脂ブロック4を配設
し、該樹脂ブロック4上に同じく磁性体金属製の上ヨー
ク5を装着し、該上ヨーク5の天壁内面にスペーサ6を
介在させて永久磁石7を貼着した概略構造のものであ
る。
In FIG. 1, reference numeral 1 denotes an isolator to which the structure of the present embodiment is applied. The isolator has a resin block 4 disposed on the upper surface of a lower yoke 2 made of a magnetic metal with a permanent magnet 3 interposed therebetween. The upper yoke 5 has a schematic structure in which an upper yoke 5 made of a magnetic metal is mounted on the upper yoke 4 and a permanent magnet 7 is attached to the inner surface of the top wall of the upper yoke 5 with a spacer 6 interposed therebetween.

【0016】上記樹脂ブロック4上面の中央部には第1
フェライト8aが配置される凹部4aが、また該凹部4
aの周縁部には3つのチップコンデンサC1,C2,C
3が配置される凹部4bがそれぞれ形成されている。ま
た上記樹脂ブロック4の各側壁には入出力,アース用と
しての各端子4cが形成されており、これらのうち入出
力端子4cには上記チップコンデンサC1,C3が接続
されている。
At the center of the upper surface of the resin block 4, a first
The recess 4a in which the ferrite 8a is arranged is
a, three chip capacitors C1, C2, C
Each of the recesses 4b in which 3 is disposed is formed. Terminals 4c for input / output and ground are formed on each side wall of the resin block 4, and the chip capacitors C1 and C3 are connected to the input / output terminals 4c.

【0017】上記樹脂ブロック4の上部には3つの中心
電極12がパターン形成された電極基板10が配設され
ており、この電極基板10上の中心電極12には該基板
10を挟んで上記第1フェライト8aと対向する第2フ
ェライト8bが配設されている。これにより上記各中心
電極12は両フェライト8a,8bにより誘導結合され
るとともに、上記各永久磁石3,7により直流磁界が印
加されるようになっている。
An electrode substrate 10 on which three center electrodes 12 are formed in a pattern is disposed above the resin block 4. The center electrode 12 on the electrode substrate 10 has the A second ferrite 8b opposed to one ferrite 8a is provided. Thus, the center electrodes 12 are inductively coupled by the ferrites 8a and 8b, and a DC magnetic field is applied by the permanent magnets 3 and 7.

【0018】上記電極基板10は、絶縁基板13の上面
に上記各中心電極12の一部を形成し、該基板13の下
面に点対象をなすよう中心電極12の残部を形成し、こ
の両内端同士をスルーホール電極で接続して構成されて
おり、これにより上記各中心電極12は互いに120度
ごとに電気的非接触状態で交差している。
In the electrode substrate 10, a part of each of the center electrodes 12 is formed on the upper surface of the insulating substrate 13, and the remaining portion of the center electrode 12 is formed on the lower surface of the substrate 13 so as to be symmetric with respect to a point. The ends are connected by through-hole electrodes, whereby the center electrodes 12 intersect with each other in an electrically non-contact state every 120 degrees.

【0019】上記絶縁基板13上面の周縁部にはアース
電極15が形成されており、該アース電極15には上面
側の各中心電極12の外端部が接続されている。さらに
上記絶縁基板13下面の周縁部には図示しない3つのポ
ート電極が形成されており、各ポート電極には下面側の
各中心電極12の外端部が接続されている。この各ポー
ト電極には上記各チップコンデンサC1,C2,C3が
接続されている。
A ground electrode 15 is formed on the periphery of the upper surface of the insulating substrate 13, and the outer end of each center electrode 12 on the upper surface is connected to the ground electrode 15. Further, three port electrodes (not shown) are formed on the periphery of the lower surface of the insulating substrate 13, and the outer ends of the center electrodes 12 on the lower surface are connected to the respective port electrodes. The chip capacitors C1, C2, and C3 are connected to the respective port electrodes.

【0020】上記電極基板10上にはアース板11が配
設されている。このアース板11の中央部には凹部11
aが凹設されており、この凹部11a内に上記第2フェ
ライト8bが収容されている。上記アース板11はこれ
の上部に位置する永久磁石7により押圧されており、該
アース板11の周縁部は上記基板10上面に当接してい
る。また上記アース板11の左右コーナ部には切り欠き
部11bが形成されており、該切り欠き部11bにより
電極基板10のアース電極15の一部が露出されてい
る。
A ground plate 11 is provided on the electrode substrate 10. A recess 11 is provided at the center of the ground plate 11.
The second ferrite 8b is housed in the recess 11a. The ground plate 11 is pressed by the permanent magnet 7 located above the ground plate 11, and the peripheral edge of the ground plate 11 is in contact with the upper surface of the substrate 10. Notches 11b are formed in the left and right corners of the ground plate 11, and a part of the ground electrode 15 of the electrode substrate 10 is exposed by the notches 11b.

【0021】上記電極基板10上面のアース板11の左
右切り欠き部11b内にはそれぞれチップ抵抗器R1,
R2が配置されており、この各抵抗器R1,R2の一方
の電極は上記アース電極15に、他方の電極は上記絶縁
基板13の一縁部に形成された接続電極16にそれぞれ
半田付け接続されている。この接続電極16はスルーホ
ール電極を介して上記1つのポート電極に接続されてお
り、これにより上記1つの中心電極12はチップコンデ
ンサC2及び両抵抗器R1,R2に接続されている。
The chip resistors R1, R2 are provided in the left and right cutouts 11b of the ground plate 11 on the upper surface of the electrode substrate 10, respectively.
R2 is disposed. One electrode of each of the resistors R1 and R2 is connected by soldering to the ground electrode 15, and the other electrode is connected by soldering to a connection electrode 16 formed at one edge of the insulating substrate 13. ing. The connection electrode 16 is connected to the one port electrode via a through-hole electrode, whereby the one center electrode 12 is connected to the chip capacitor C2 and the two resistors R1 and R2.

【0022】そして、上記電極基板10上の各抵抗器R
1,R2と永久磁石7との間には、本実施例の特徴をな
す押圧シート18が配設されている。この押圧シート1
8は例えばテフロン (登録商標) 等からなる絶縁性平板
状のもので、これの中央部には上記アース板11の凹部
11aが挿通する逃げ孔18aが形成されている。この
押圧シート18は上記永久磁石7を介して両抵抗器R
1,R2を電極基板10上に押圧固定しており、これに
よりツームストーンの発生が防止されている。
Each resistor R on the electrode substrate 10
A pressing sheet 18, which is a feature of the present embodiment, is disposed between the first magnet 1 and the permanent magnet 7 and the permanent magnet 7. This pressing sheet 1
Reference numeral 8 denotes an insulating flat plate made of, for example, Teflon (registered trademark) or the like, and an escape hole 18a through which the concave portion 11a of the ground plate 11 is inserted is formed at the center of the insulating plate. This pressing sheet 18 is connected to both resistors R through the permanent magnet 7.
1 and R2 are pressed and fixed on the electrode substrate 10, thereby preventing the occurrence of tombstone.

【0023】次に本実施例の作用効果について説明す
る。本実施例のアイソレータ1を組立てるには、まず電
極基板10上面のアース電極15,接続電極16に半田
を塗布するとともに、各素子の接続部分に半田を塗布す
る。そして樹脂ブロック4の下部に永久磁石3,下ヨー
ク2を配置するとともに、上部の各凹部4a,4b内に
チップコンデンサC1〜C3,第1フェライト8aを配
置し、これの上部に電極基板10,第2フェライト8
b,チップ抵抗基板R1,R2,及びアース板11をそ
れぞれ順次配置する。
Next, the operation and effect of this embodiment will be described. To assemble the isolator 1 of the present embodiment, first, solder is applied to the ground electrode 15 and the connection electrode 16 on the upper surface of the electrode substrate 10, and solder is applied to the connection portion of each element. The permanent magnet 3 and the lower yoke 2 are arranged below the resin block 4, and the chip capacitors C1 to C3 and the first ferrite 8a are arranged in the upper concave portions 4a and 4b, respectively. Second ferrite 8
b, the chip resistor substrates R1, R2, and the ground plate 11 are sequentially arranged.

【0024】次いで永久磁石7が貼着された上ヨーク5
を上記樹脂ブロック4上に配置し、該上ヨーク5を下ヨ
ーク2に嵌着する。この挿着によって上ヨーク5の永久
磁石7がアース板11の凹部11aを押圧するとともに
押圧シート18を押圧し、これによりアース板11の周
縁部が電極基板10のアース電極15上に位置決め固定
され、かつ上記押圧シート18を介して各チップ抵抗器
R1,R2が電極基板10上に位置決め固定される。
Next, the upper yoke 5 to which the permanent magnet 7 is attached
Is disposed on the resin block 4, and the upper yoke 5 is fitted to the lower yoke 2. By this attachment, the permanent magnet 7 of the upper yoke 5 presses the concave portion 11a of the ground plate 11 and also presses the pressing sheet 18, whereby the peripheral portion of the ground plate 11 is positioned and fixed on the ground electrode 15 of the electrode substrate 10. The chip resistors R1 and R2 are positioned and fixed on the electrode substrate 10 via the pressing sheet 18.

【0025】上記各素子を組立てた状態で上記半田を加
熱溶融させ、これにより上記各チップ抵抗器R1,R2
とアース電極15,接続電極16とを接続するととも
に、各素子同士を接続する。
The above-mentioned solder is heated and melted in a state where the above-mentioned elements are assembled, whereby the above-mentioned chip resistors R1, R2
And the ground electrode 15 and the connection electrode 16, and each element is connected.

【0026】ここで上記半田を溶融させる際に、従来で
は各チップ抵抗器R1,R2の位置ずれにより接続不良
が生じるという問題があった。これに対して本実施例で
は、電極基板10上のチップ抵抗器R1,R2と永久磁
石7との隙間に絶縁性の平板状押圧シート18を配設
し、該押圧シートで上記各チップ抵抗器R1,R2を電
極基板10に押圧固定したので、上記半田を溶融させて
も位置ずれすることはなく、接続不良を確実に防止でき
る。
Here, when the above-mentioned solder is melted, there has conventionally been a problem that a connection failure occurs due to a displacement of each of the chip resistors R1 and R2. On the other hand, in the present embodiment, an insulating flat pressing sheet 18 is disposed in the gap between the chip resistors R1 and R2 on the electrode substrate 10 and the permanent magnet 7, and the pressing sheet is used for the above-described chip resistors. Since R1 and R2 are pressed and fixed to the electrode substrate 10, even if the above-mentioned solder is melted, there is no displacement and the poor connection can be reliably prevented.

【0027】また本実施例では、上記押圧シート18で
永久磁石7とチップ抵抗器R1,R2とのデッドスペー
スを埋める構造であることから、アイソレータ1の高さ
方向寸法が大きくなることはなく、部品の大型化を回避
できる。
In this embodiment, since the dead space between the permanent magnet 7 and the chip resistors R1 and R2 is filled by the pressing sheet 18, the height dimension of the isolator 1 does not increase. Larger parts can be avoided.

【0028】なお、上記実施例では、押圧シート18を
電極基板10上面を覆う大きさに形成した場合を例にと
って説明したが、本考案は少なくともチップ抵抗器R
1,R2の上面を覆う大きさの押圧シートを形成すれば
よく、特に限定するものではない。
In the above embodiment, the case where the pressing sheet 18 is formed to have a size to cover the upper surface of the electrode substrate 10 has been described as an example.
It is only necessary to form a pressing sheet large enough to cover the upper surfaces of R1 and R2, and there is no particular limitation.

【0029】また上記実施例では、アイソレータを例に
とって説明したが、本考案はサーキュレータにも勿論適
用できる。このサーキュレータの場合は、電極基板上に
チップコンデンサを配置し、該チップコンデンサと永久
磁石との間に押圧シートを介設することとなる。
In the above embodiment, an isolator has been described as an example, but the present invention can of course be applied to a circulator. In the case of this circulator, a chip capacitor is arranged on an electrode substrate, and a pressing sheet is interposed between the chip capacitor and a permanent magnet.

【0030】[0030]

【考案の効果】以上のように本考案に係る非可逆回路素
子によれば、永久磁石とチップ部品との間に絶縁性でか
つ平板状の押圧シートを配設し、該押圧シートで整合用
チップ部品を基板上に押圧固定したので、部品寸法の大
型化を回避しながら、半田を溶融させる際の位置ずれを
確実に防止できる効果がある。
As described above, according to the non-reciprocal circuit device according to the present invention, an insulating and flat pressing sheet is disposed between the permanent magnet and the chip component, and the pressing sheet is used for alignment. Since the chip component is pressed and fixed on the substrate, there is an effect that it is possible to reliably prevent the displacement when the solder is melted while avoiding an increase in the size of the component.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の一実施例によるアイソレータを説明す
るための断面図てある。
FIG. 1 is a cross-sectional view illustrating an isolator according to an embodiment of the present invention.

【図2】上記実施例の押圧シートの挿着状態を示す分解
斜視図である。
FIG. 2 is an exploded perspective view showing an inserted state of the pressing sheet of the embodiment.

【図3】上記実施例のアイソレータの分解斜視図であ
る。
FIG. 3 is an exploded perspective view of the isolator of the embodiment.

【図4】従来のアイソレータの断面図である。FIG. 4 is a cross-sectional view of a conventional isolator.

【図5】従来のアイソレータの斜視図である。FIG. 5 is a perspective view of a conventional isolator.

【符号の説明】[Explanation of symbols]

1 アイソレータ(非可逆回路素子) 7 永久磁石 8b フェライト 10 電極基板 12 中心電極 18 押圧シート R1,R2 チップ抵抗器(整合用チップ部品) DESCRIPTION OF SYMBOLS 1 Isolator (non-reciprocal circuit element) 7 Permanent magnet 8b Ferrite 10 Electrode board 12 Center electrode 18 Press sheet R1, R2 Chip resistor (matching chip part)

フロントページの続き (56)参考文献 特開 平6−252610(JP,A) 特開 平2−55403(JP,A) 実開 平2−804(JP,U) 実開 平3−105008(JP,U)Continuation of the front page (56) References JP-A-6-252610 (JP, A) JP-A-2-55403 (JP, A) JP-A-2-804 (JP, U) JP-A-3-105008 (JP , U)

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 複数の中心電極が形成された基板上に整
合用チップ部品を配置するとともに上記中心電極にフェ
ライトを配置し、該フェライトの上面に永久磁石を当接
させて直流磁界を印加するようにした非可逆回路素子に
おいて、上記永久磁石とチップ部品との間に絶縁性でか
つ平板状の押圧シートを配設し、該永久磁石により押圧
シートを介して上記チップ部品を上記基板上に押圧固定
したことを特徴とする非可逆回路素子。
1. A matching chip component is arranged on a substrate on which a plurality of center electrodes are formed, a ferrite is arranged on the center electrode, and a permanent magnet is brought into contact with an upper surface of the ferrite to apply a DC magnetic field. In the non-reciprocal circuit device as described above, an insulating material is provided between the permanent magnet and the chip component .
A non-reciprocal circuit device, comprising: a flat sheet- shaped pressing sheet; and the chip component pressed and fixed on the substrate via the pressing sheet by the permanent magnet.
JP1993044538U 1993-08-16 1993-08-16 Non-reciprocal circuit device Expired - Lifetime JP2607641Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993044538U JP2607641Y2 (en) 1993-08-16 1993-08-16 Non-reciprocal circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993044538U JP2607641Y2 (en) 1993-08-16 1993-08-16 Non-reciprocal circuit device

Publications (2)

Publication Number Publication Date
JPH0714704U JPH0714704U (en) 1995-03-10
JP2607641Y2 true JP2607641Y2 (en) 2002-03-04

Family

ID=12694291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993044538U Expired - Lifetime JP2607641Y2 (en) 1993-08-16 1993-08-16 Non-reciprocal circuit device

Country Status (1)

Country Link
JP (1) JP2607641Y2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS528767U (en) * 1975-07-04 1977-01-21
JPS5525093Y2 (en) * 1976-06-30 1980-06-16
KR100320935B1 (en) * 1997-12-09 2002-05-13 이형도 Apparatus for separating strontium ferrite magnetic field of isolator
JP4827152B2 (en) * 2000-09-28 2011-11-30 日立金属株式会社 Electronic device, circulator, isolator and its container

Also Published As

Publication number Publication date
JPH0714704U (en) 1995-03-10

Similar Documents

Publication Publication Date Title
EP0948079A1 (en) Nonreciprocal circuit device
JP2607641Y2 (en) Non-reciprocal circuit device
JP3159054B2 (en) Non-reciprocal circuit device
JP3539351B2 (en) Method for manufacturing non-reciprocal circuit device
JP2556166B2 (en) Non-reciprocal circuit element
US6545558B2 (en) Nonreciprocal circuit component and communication device with a resin member having electrode-thick convexity
JP3175303B2 (en) Non-reciprocal circuit device
JP4151789B2 (en) Non-reciprocal circuit element
JP2606475Y2 (en) Non-reciprocal circuit device
JPH088610A (en) Irreversible circuit element
JP3570023B2 (en) Non-reciprocal circuit device
EP1309032A2 (en) Nonreciprocal circuit device
JP2604518Y2 (en) Non-reciprocal circuit device
US6633204B1 (en) Nonreciprocal circuit device and communication apparatus
US6670862B2 (en) Nonreciprocal circuit device and communication apparatus
US6650198B2 (en) Irreversible circuit component and communication device
JP2606474Y2 (en) Non-reciprocal circuit device
JPH0878911A (en) Irreversible circuit element
JP3296026B2 (en) Non-reciprocal circuit device
JP4284869B2 (en) Non-reciprocal circuit device and communication device
JPS6328114A (en) Piezoelectric vibrating component
US7138883B2 (en) Non-reciprocal circuit element
JPH1098309A (en) Irreversible circuit element
JPH11298206A (en) Irreversible circuit element
JP2003347807A (en) Non-reciprocal circuit element and communication device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

EXPY Cancellation because of completion of term