JP2606580B2 - Numerical data calculation method - Google Patents
Numerical data calculation methodInfo
- Publication number
- JP2606580B2 JP2606580B2 JP6089603A JP8960394A JP2606580B2 JP 2606580 B2 JP2606580 B2 JP 2606580B2 JP 6089603 A JP6089603 A JP 6089603A JP 8960394 A JP8960394 A JP 8960394A JP 2606580 B2 JP2606580 B2 JP 2606580B2
- Authority
- JP
- Japan
- Prior art keywords
- numerical data
- byte
- data
- digit
- mantissa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は情報処理における数値デ
ータ演算方法に関する。FIELD OF THE INVENTION The present invention relates to a numerical value in the information processing de
Data calculation method .
【０００２】[0002]
【従来の技術】科学技術計算のような膨大な計算を必要
とせず、多量のデータを入力し、多量のデータを出力す
るような事務上の情報処理（例えば給与計算）では、高
速性の点で不利ではあるが、一般的に２進演算よりも10
進演算が用いられる。10進数値の表現形式としては例え
ばＢＣＤコードを用い、10進１桁を４ビットで表現し、
８ビットより成る１バイトに10進２桁を格納するパック
形式がある。2. Description of the Related Art In office information processing (for example, payroll calculation) in which a large amount of data is input and a large amount of data is output without requiring an enormous amount of calculation such as scientific calculation, a point of high speed is required. But generally 10 times less than binary arithmetic
Hexadecimal operation is used. As a decimal value representation format, for example, a BCD code is used, and one decimal digit is represented by 4 bits.
There is a packed format in which two decimal digits are stored in one byte of eight bits.
【０００３】この方式は10進における切捨や四捨五入２
進演算では誤差となってしまうものもＢＣＤ表現では誤
差なくできるので、オフィスにおける演算等の有効数字
桁内での誤差が認められない装置に用いられている。[0003] This method is used for rounding down or rounding off decimal numbers.
Since an error in the binary operation can be made in the BCD expression without an error, it is used in an apparatus that does not recognize an error in a significant digit, such as an operation in an office.
【０００４】従来用いられていた数値データのパック形
式を図５に示す。図５(a) で全８バイトのうち最上位１
バイトが指数部であり、該１バイトの中で１ビットが指
数部符号、７ビットが指数を表現する。基数は10である
から10-127〜10+127の範囲の数値が表現できる。指数部
以外の７バイトのうち上位６ 1/2バイトが仮数部であ
り、10進で13桁の有効数字が表現される。小数点は仮数
部の最上位バイト中で上位４ビットと下位４ビットとの
間に固定されている。また最下位 1/2バイトは数値デー
タの符号を表わし、例えば＋は1100、−は1101で表わ
す。FIG. 5 shows a pack format of conventionally used numerical data. In FIG. 5 (a), the most significant one of all eight bytes
The byte is an exponent part, and one bit in the one byte represents an exponent part sign and seven bits represent an exponent. Since the radix is 10, a numerical value in the range of 10 -127 to 10 +127 can be expressed. The upper 61/2 bytes of the 7 bytes other than the exponent are the mantissa, and represent 13 significant digits in decimal. The decimal point is fixed between the upper 4 bits and the lower 4 bits in the most significant byte of the mantissa. The least significant 1/2 byte represents the sign of the numerical data. For example, + represents 1100 and-represents 1101.
【０００５】図５(b) のパック例ではバイト毎に実線、
４ビットを破線で区切り、該各４ビットに格納された10
進データを記入してあるが実際にはＢＣＤコード、すな
わち４ビット２進数が格納されている。該例は10進数−
1234.567が −1.234567×103 の形式で表現されたものである。[0005] In the pack example of FIG.
The four bits are separated by broken lines, and the 10 bits stored in each of the four bits are
Although binary data is written, a BCD code, that is, a 4-bit binary number is actually stored. The example is decimal-
1234.567 is expressed in the form of -1.234567 × 10 3 .
【０００６】[0006]
【発明が解決しようとする課題】しかしながら上述のよ
うなパック方式では演算時の桁合せの際に４ビット単位
での左、あるいは右へのシフト操作が必要となる。However, in the packing method as described above, a shift operation to the left or right in 4-bit units is required at the time of digit alignment at the time of calculation.
【０００７】この桁合せ処理について図６のフローチャ
ートを用いて説明する。ＣＰＵ（図示せず）は、桁合せ
がスタートし、二つの数値データＮ1 、Ｎ2 が入力され
る（Ｓ１）と、該データＮ1 とＮ2 のそれぞれの指数部
ｎ1 、ｎ2 の大小が比較される（Ｓ２）。ｎ1 がｎ2 よ
り大きい場合には、Ｎ2 の仮数部が４ビット右へシフト
される（Ｓ３）。該シフト操作にはＮ2 に10-1を乗じた
ことに相当するため、Ｎ2 の指数部に１を加えｎ2 ＋１
→ｎ2 とする（Ｓ４）。再びＳ２に戻り、指数部の比較
が行なわれ、二つのデータの指数部が一致するまで、Ｓ
２からＳ４までが繰返される。両データの指数部が一致
すると演算処理に移行（Ｓ５）する。The digit alignment processing will be described with reference to the flowchart of FIG. The CPU (not shown) starts digit alignment and inputs two numerical data N 1 and N 2 (S 1). When the two numerical data N 1 and N 2 are input (S 1), the exponents n 1 and n 2 of the data N 1 and N 2 are calculated. The magnitude is compared (S2). If n 1 is greater than n 2 , the mantissa of N 2 is shifted right by 4 bits (S3). Since the shift operation is equivalent to multiplying N 2 by 10 −1 , 1 is added to the exponent part of N 2 and n 2 +1
→ Set to n 2 (S4). Returning to S2, the exponents are compared, and S is repeated until the exponents of the two data match.
Steps 2 to S4 are repeated. When the exponents of the two data match, the process shifts to arithmetic processing (S5).
【０００８】逆に数値データＮ2 の指数部ｎ2 がデータ
Ｎ1 の指数部ｎ1 より大きい場合には、Ｎ2 の仮数部を
４ビット左へシフトし（Ｓ３´）、Ｎ2 の指数部から１
を減じるためｎ2 −１→ｎ2 とする（Ｓ４´）。ステッ
プ２、３´、４´は該両データの指数部が一致するまで
繰返され、一致すると演算処理に移行（Ｓ５）する。On the contrary, if the exponent part n 2 of the numerical data N 2 is larger than the exponent part n 1 of the data N 1 , the mantissa part of N 2 is shifted to the left by 4 bits (S3 ′), and the exponent of N 2 1 from the department
Is set to n 2 −1 → n 2 (S4 ′). Steps 2, 3 ', and 4' are repeated until the exponents of the two data match, and if they match, the process shifts to arithmetic processing (S5).
【０００９】上述の桁合せ処理においては、４ビット単
位での右、または左へのシフト操作が必要である。この
ためハードウェア自体にビットシフト機能が要求され、
しかも指数の差と同じ回数だけ４ビットシフト操作を行
なう必要があり、時間がかかるという問題があった。In the above-described digit alignment processing, a shift operation to the right or left in units of 4 bits is required. This requires a bit shift function in the hardware itself,
Moreover, it is necessary to perform the 4-bit shift operation the same number of times as the difference between the exponents, which takes a long time.
【００１０】本発明の課題は、従来のデータ長(例えば
８バイト)を変更することなく、繁雑なビットシフト操
作を不要にして、桁合せ時間を短縮した数値データ演算
方法を提供することである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a numerical data arithmetic apparatus which does not require a complicated bit shift operation without changing the conventional data length (for example, 8 bytes) and which reduces the digitizing time.
Is to provide a way.
【００１１】[0011]
【課題を解決するための手段】本発明の手段は次の通り
である。 ２桁のＢＣＤコードを１バイトで表現した複数
バイトからなる仮数と、仮数部の小数点位置の桁を１０
０の整数乗を基数とした指数で表わした指数部とにより
数値データを構成し、２つの数値データを演算する際
に、２つの数値データにおける指数部の差を求め、求め
られた差に基づいて上記２つの数値データのうち何れか
一方の数値データにおける仮数部をバイト単位でシフト
して桁合せを行ない、この桁合せ後に上記２つの数値デ
ータを演算するようにしたことを特徴とする。 Means of the present invention are as follows.
It is. Multiple two-digit BCD code expressed in one byte
The mantissa consisting of bytes and the decimal place of the mantissa
With the exponent part expressed as an exponent based on an integer power of 0
When constructing numerical data and calculating two numerical data
To find the difference between the exponents of the two numerical data
Either of the above two numerical data based on the difference
Shift the mantissa part of one numerical data by byte
After the digit alignment, the two numerical data
Data is calculated.
【００１２】[0012]
【作用】本発明の数値データ演算方法を用いることによ
り、ＢＣＤ演算の高速化を図ることができる。 By using the numerical data calculation method of the present invention,
Thus, the speed of the BCD operation can be increased.
【００１３】[0013]
【００１４】[0014]
【実施例】本発明のデータパック方式の一実施例が図２
である。図は従来の技術の項で説明した図５(b) と同様
10進数−1234.567をパックした例を示す。図５(b) と同
様にバイト区切りを実線、４ビット毎の10進数データを
破線で区切ってある。４ビット毎の10進数データは、実
際にはＢＣＤコード、即ち４ビットの２進数の形式で格
納されている。FIG. 2 shows an embodiment of the data pack system according to the present invention.
It is. The figure is the same as Fig. 5 (b) explained in the section of the prior art.
Here is an example of packing decimal number-1234.567. As in FIG. 5B, the byte delimiter is divided by a solid line and the decimal data of every four bits is delimited by a broken line. The decimal data of every 4 bits is actually stored in the form of a BCD code, that is, a 4-bit binary number.
【００１５】前記図１で説明したように、小数点は最上
位バイト内最上位ビットの左側にあり、基数は100 であ
る。最下位１バイト内最上位ビットにあるデータ符号は
図２では、すなわち１であり、該最下位バイト内で残り
の７ビットが表現する指数が２であることから該数値デ
ータは −.1234567×1002 の形式でパックされていることになる。As described with reference to FIG. 1, the decimal point is to the left of the most significant bit in the most significant byte, and the radix is 100. In FIG. 2, the data code at the most significant bit in the least significant byte is 1, and the exponent represented by the remaining 7 bits in the least significant byte is 2, so that the numerical data is -.1234567 × It will be packed in 100 2 format.
【００１６】次に本発明のデータパック方式に基づく桁
合せ時のビットシフト操作の不要化、すなわちバイト単
位のシフト操作につき、図３の桁合せフローチャートを
用いて説明する。ＣＰＵ（図示せず）は、桁合せがスタ
ートすると二つの数値データＮ1 、Ｎ2 が入力（ＳＴ
１）され、次にＮ1 の指数部ｎ1 とＮ2 の指数部ｎ2 と
の差が求められる（ＳＴ２）。Next, the need for a bit shift operation at the time of digit alignment based on the data pack method of the present invention, that is, the shift operation in byte units, will be described with reference to the digit alignment flowchart of FIG. The CPU (not shown) inputs two numerical data N 1 and N 2 when digit alignment starts (ST).
1) it is, then the difference between the exponent n 2 of the exponent n 1 and N 2 of N 1 is determined (ST2).
【００１７】その結果ｎ1 −ｎ2 ＞０である場合には、
ｎ1 とｎ2 との差に相当するバイト数だけ、すなわち差
が１であれば１バイト、２であれば２バイト、・・・と
いうように、例えばＮ2 の仮数部を右へシフトさせる。
逆にＮ1 の仮数部を左へシフトさせてもよい。またｎ2
−ｎ1 ＞０である場合には、その差に相当するバイト数
だけＮ2 の仮数部を左へシフトさせるか、あるいはＮ1
の仮数部を右へシフトさせる（ＳＴ３）。その後に演算
処理へ移行（ＳＴ４）するが、前記ＳＴ２における指数
部の差が零である場合には直ちに演算処理へ移行（ＳＴ
４）することは当然である。As a result, when n 1 −n 2 > 0,
The mantissa of N 2 is shifted to the right, for example, by the number of bytes corresponding to the difference between n 1 and n 2 , that is, 1 byte if the difference is 1, 2 bytes if the difference is 2, and so on. .
The mantissa of N 1 may be shifted to the left in the opposite. And n 2
If −n 1 > 0, the mantissa of N 2 is shifted to the left by the number of bytes corresponding to the difference, or N 1
Is shifted to the right (ST3). Thereafter, the process proceeds to the operation process (ST4). If the difference between the exponents in ST2 is zero, the process immediately proceeds to the operation process (ST4).
4) It is natural to do.
【００１８】上述の桁合せ時のバイトシフト操作は、例
えば図示しないランダムアクセスメモリ（ＲＡＭ）内部
の数値データ記憶領域内で該数値データの記憶開始アド
レスを示すポインタ位置を変更することによっても実現
できる。図４にＲＡＭ内部の数値データ記憶領域の例を
示し、バイト単位のシフト操作を説明する。各アドレス
に１バイトのデータを記憶させると図のように10進２桁
のデータが格納される。数値データ開始アドレスを示す
ポインタが最初Ｐ1 にあるとすると、記憶されている現
在の数値データ仮数部は、 .00001234567000 となっている。ポインタ位置を図のＰ2 に変更すること
により２バイトの左シフトが行なわれ、その結果の仮数
部は前記図２におけると全く同様となる。The above-described byte shift operation at the time of digit alignment can also be realized by, for example, changing a pointer position indicating a storage start address of the numerical data in a numerical data storage area in a random access memory (RAM) (not shown). . FIG. 4 shows an example of a numerical data storage area in the RAM, and a shift operation in byte units will be described. When one byte of data is stored in each address, two-digit decimal data is stored as shown in the figure. The pointer indicating the numerical data start address and in the first P 1, numerical data mantissa of the current stored has a .00001234567000. Left shift 2 bytes is performed by changing the pointer in P 2 in FIG mantissa of the result is exactly the same as in FIG. 2.
【００１９】以上、詳細に説明したように、本発明のデ
ータパック方式を用いることにより、演算時の桁合せ処
理においてビットシフト操作に代ってバイト単位のシフ
ト操作が可能となり、しかも該シフト操作も、例えばラ
ンダムアクセスメモリ（ＲＡＭ）内での数値データ記憶
開始アドレスを示すポインタ位置の変更により、ソフト
ウェアにて実現可能である。As described in detail above, by using the data pack method of the present invention, it is possible to perform a byte-by-byte shift operation in place of a bit shift operation in digit alignment processing at the time of operation. This can also be realized by software, for example, by changing a pointer position indicating a numerical data storage start address in a random access memory (RAM).
【００２０】また、本発明の実施例においては１バイト
でＢＣＤの２桁を表わしているが、これに限らずたとえ
ば１バイトを 100進数の表現で表わすことが可能であ
る。尚、この時には仮数部の各桁を７ビットを１バイト
として表現したり、符号部を８ビットの残り１ビットに
設けること等も可能である。In the embodiment of the present invention, one byte represents two digits of the BCD. However, the present invention is not limited to this. For example, one byte can be represented by a decimal number. At this time, each digit of the mantissa part can be represented by 7 bits as one byte, or a sign part can be provided in the remaining one bit of eight bits.
【００２１】[0021]
【発明の効果】本発明によれば、桁合せ時にバイト単位
シフト操作すなわちバイトムーブを用いることが可能と
なり、演算処理の高速化、特にオフィスコンピュータ等
のＢＣＤ演算の桁合せの高速化に有効である。According to the present invention, it is possible to use a byte-by-byte shift operation, that is, a byte move, at the time of digit alignment, which is effective for speeding up arithmetic processing, especially for speeding up digit alignment for BCD operation of an office computer or the like. is there.
【図１】本発明のデータパック方式の説明図である。FIG. 1 is an explanatory diagram of a data pack system according to the present invention.
【図２】本発明の一実施例を示す図である。FIG. 2 is a diagram showing one embodiment of the present invention.
【図３】本発明におけるパックデータの桁合せ処理のフ
ローチャートである。FIG. 3 is a flowchart of a pack data digit alignment process according to the present invention.
【図４】ランダムアクセスメモリー内部の数値データ記
憶開始アドレスを示すポインタの位置変化によるバイト
シフト操作の説明図である。FIG. 4 is an explanatory diagram of a byte shift operation based on a change in the position of a pointer indicating a numerical data storage start address in a random access memory.
【図５】(a) ，(b) は従来のデータパック方式とその実
施例の説明図である。FIGS. 5A and 5B are explanatory diagrams of a conventional data pack system and an embodiment thereof.
【図６】従来のパックデータ桁合せ処理のフローチャー
トである。FIG. 6 is a flowchart of a conventional pack data digit alignment process.
Claims (1)
た複数バイトからなる仮数と、仮数部の小数点位置の桁
を１００の整数乗を基数とした指数で表わした指数部と
により数値データを構成し、 ２つの数値データを演算する際に、２つの数値データに
おける指数部の差を求め、 求められた差に基づいて上
記２つの数値データのうち何れか一方の数値データにお
ける仮数部をバイト単位でシフトして桁合せを行ない、 この桁合せ後に上記２つの数値データを演算する、 ようにしたことを特徴とする数値データ演算方法。 1. A two-digit BCD code is represented by one byte.
Mantissa consisting of multiple bytes and the digit at the decimal point of the mantissa
An exponent part expressed as an exponent with an integer power of 100
Is used to construct numerical data. When calculating two numerical data, the two numerical data
The difference between the exponents, and based on the difference
Note that either one of the two numerical data
A digit mantissa part is shifted by a byte unit to perform digit alignment, and after the digit alignment, the two numerical data are calculated .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6089603A JP2606580B2 (en) | 1994-04-27 | 1994-04-27 | Numerical data calculation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6089603A JP2606580B2 (en) | 1994-04-27 | 1994-04-27 | Numerical data calculation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318147A JPH06318147A (en) | 1994-11-15 |
| JP2606580B2 true JP2606580B2 (en) | 1997-05-07 |
Family
ID=13975344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6089603A Expired - Lifetime JP2606580B2 (en) | 1994-04-27 | 1994-04-27 | Numerical data calculation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606580B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147898A (en) * | 1985-12-23 | 1987-07-01 | Matsushita Electric Works Ltd | Reception signal processing circuit |
-
1994
- 1994-04-27 JP JP6089603A patent/JP2606580B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318147A (en) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5932817B2 (en) | Device for performing binary-modulo M conversion of binary numbers | |
| JPS6132437Y2 (en) | ||
| US4374427A (en) | Divisor transform type high-speed electronic division system | |
| JP2502836B2 (en) | Preprocessing device for division circuit | |
| US7860910B2 (en) | System and method for mapping mathematical finite floating-point numbers | |
| JP2606580B2 (en) | Numerical data calculation method | |
| US5289399A (en) | Multiplier for processing multi-valued data | |
| JPH049340B2 (en) | ||
| GB2376773A (en) | Display and/or precision operations of numerical values in binary systems | |
| US4118786A (en) | Integrated binary-BCD look-ahead adder | |
| JPS6170635A (en) | Rounding controller | |
| JP3055558B2 (en) | n-bit arithmetic unit | |
| JPH0869372A (en) | Binary multiplier | |
| US6256656B1 (en) | Apparatus and method for extending computational precision of a computer system having a modular arithmetic processing unit | |
| JPH0831024B2 (en) | Arithmetic processor | |
| US6128636A (en) | Method for interfacing floating point and integer processes in a computer system | |
| JP2624738B2 (en) | Rounding method | |
| US5751623A (en) | Digital computer for adding and subtracting | |
| JP3138342B2 (en) | Variable length code decoding device | |
| SU1363186A1 (en) | Arithmetic device | |
| JPH0381175B2 (en) | ||
| JP2723319B2 (en) | How to convert a binary number to a decimal number | |
| JP3539077B2 (en) | Division method by parallel operation method | |
| JPS6275838A (en) | Arithmetic unit for numerical data with variable accuracy | |
| SU898425A1 (en) | Dividing device |